【課題】分極方向の均一性が高められた強誘電体層を有し、書き込み及び読み出しに際しての精度を高め得る強誘電体メモリ素子の製造方法。
【解決手段】基板２上に電極３が形成されており、電極３上に強誘電体層４が積層されている積層体を用意し、水分を２３ｇ／ｍ^３以上含むガス雰囲気下で積層体を熱処理する、強誘電体メモリ素子１の製造方法。 （もっと読む）

【課題】圧電性能に優れたペロブスカイト型酸化物を提供する。
【解決手段】
本発明のペロブスカイト型酸化物は、下記の第１成分、第２成分、及び第３成分を含むことを特徴とするものである。
第１成分：ＢｉＦｅＯ_３、第２成分：Ａサイトの平均イオン価数が２価であり、かつ結晶系が正方晶系である少なくとも１種のペロブスカイト型酸化物、第３成分：結晶系が、単斜晶系、三斜晶系、及び斜方晶系のうちいずれかである少なくとも１種のペロブスカイト型酸化物（ここで、各成分のペロブスカイト型酸化物においては、Ａサイト元素とＢサイト元素と酸素のモル比は１：１：３が標準であるが、これらのモル比はペロブスカイト構造を取り得る範囲内で基準モル比からずれてもよい。）。 （もっと読む）

【課題】結晶化しようとする強誘電体膜の配向を変換して任意に制御した強誘電体膜を提供する。
【解決手段】本発明の一態様に係る強誘電体膜は、基板上に形成された（１１１）配向したPt膜４と、前記Pt膜上に形成されたPZT膜６と、を具備し、前記PZT膜は、（１１１）＋（００１）、（００１）、（００１）＋（１１０）及び（１１０）のいずれかに配向されていることを特徴とする。 （もっと読む）

【課題】亀裂の原因を判別することができる強誘電体膜の評価方法、及びこれを用いた、製造工程にすぐにフィードバックをかけることができる液体噴射ヘッドの製造方法を提供する。
【解決手段】強誘電体膜の評価方法は、一対の電極間に形成した強誘電体膜に電圧を印加して、強誘電体膜にリークを生じさせるリーク発生工程と、発生したリークの発生数を測定し、発生数に基づいて強誘電体膜の評価を行う評価工程とを備える。液体噴射ヘッドの製造方法は、圧電素子形成工程後、この強誘電体膜の評価方法を行い、強誘電体膜の評価が良い場合には圧力発生室形成工程を行う。 （もっと読む）

【課題】酸化物材料膜の結晶化温度を低温化できる水蒸気加圧急速加熱装置を提供する。
【解決手段】本発明の一態様に係る水蒸気加圧急速加熱装置は、処理室３４内に配置された、基板３５を載置する載置台３６と、前記載置台に載置された基板を加熱する加熱機構３８と、前記処理室内を加圧する加圧機構４３と、前記処理室内に加熱及び加圧された水蒸気を供給する水蒸気供給機構と、前記処理室内を真空排気する真空排気機構５６と、前記処理室内に加熱及び加圧された酸素ガスを供給する酸素ガス供給機構と、を具備する。 （もっと読む）

【課題】分極方向の均一性が高められた強誘電体層を有し、書き込み及び読み出しに際しての精度を高め得る強誘電体メモリ素子の製造方法。
【解決手段】基板２上に電極３が形成されており、電極３上に強誘電体層４が積層されている積層体を用意し、積層体を空気雰囲気下で熱処理する、強誘電体メモリ素子１の製造方法。 （もっと読む）

【課題】バックゲート電極へのリーク電流を抑えた薄膜トランジスタ（ＭＦＳＦＥＴ）を提供することにある。
【解決手段】基板１１上に形成されたゲート電極１２と、ゲート電極１２上に形成された強誘電体膜からなるゲート絶縁膜１３と、ゲート絶縁膜１３上に形成されたオーミック電極からなるソース・ドレイン電極１５ｓ、１５ｄと、ソース・ドレイン電極１５ｓ、１５ｄ間のゲート絶縁膜１３上に形成された半導体膜１４とを備え、ゲート絶縁膜１３と半導体膜１４との界面をチャネルとする。 （もっと読む）

【課題】大容量のデータを格納することができ、かつ、微細化に適した半導体記憶装置を提供する。
【解決手段】半導体記憶装置は、半導体基板に設けられた複数のセルトランジスタと、セルトランジスタ上に設けられた層間絶縁膜と、層間絶縁膜の上方に設けられ、互いに異なる抗電圧を有する第１から第ｎ（ｎは２以上の整数）の強誘電体膜と、第１から第ｎの強誘電体膜を挟むように第１から第ｎの強誘電体膜の両側面にそれぞれ設けられた複数の電極を備え、第１から第ｎの強誘電体膜および電極がデータを保持する強誘電体キャパシタを構成する。 （もっと読む）

【課題】高いスイッチング電荷量を得ながら、リーク電流の変動を抑制することができる半導体装置及びその製造方法を提供する。
【解決手段】下地膜５１上に、Ｉｒからなる下部電極５２、ＰＺＴ膜の初期層５３、コア層５４及び終端層５５、並びにＩｒＯ₂からなる上部電極５６を形成する。初期層５３は、低酸素分圧にて５ｎｍの厚さで形成する。コア層５４の厚さは１２０ｎｍとする。終端層５５は、過剰Ｚｒ層とする。即ち、終端層５５の組成について、「Ｚｒ／（Ｚｒ＋Ｔｉ）」は０．５よりも大きく、終端層５５には、平衡組成よりもＺｒが過剰に含有される。 （もっと読む）

【課題】膜の膨れによる欠陥の発生を防止することで半導体装置の品質向上と歩留まりの向上を図る半導体装置の製造方法を提供する。
【解決手段】シリコン基板の上方に第２層間絶縁膜を形成し（ステップＳ１００）、第１熱処理を行い（ステップＳ１１０）、その後に基板洗浄を行う（ステップＳ１２０）。下部電極密着膜及び第１導電性膜を形成したら、第１導電性膜に表面処理して不純物を除去し（ステップＳ１７０）、第１導電性膜を大気に晒すことなく第１誘電体膜を形成する（ステップＳ１８０）。さらに、第１誘電体膜を表面処理して不純物を除去し（ステップＳ２００）、第１誘電体膜を大気に晒すことなく第２誘電体膜を形成する（ステップＳ２１０）。 （もっと読む）

【課題】キャパシタの強誘電体又は高誘電体からなる容量絶縁膜が水素バリア膜から発生する水素によって劣化することを確実に防止できるようにする半導体記憶装置及びその製造方法を提供する。
【解決手段】半導体記憶装置は、半導体基板１１の上に形成された強誘電体又は高誘電体からなる容量絶縁膜１８を有するキャパシタ２０と、キャパシタ２０の下側に形成された第１の水素バリア膜１５とを有している。第１の水素バリア膜１５は、フッ素を含む窒化シリコンからなる。 （もっと読む）

【課題】絶縁層として高い誘電率を有する材料が用いられ、容量の増加および微細化が可能でリーク電流を抑制できるキャパシタ素子を備えた半導体装置を提供する。
【解決手段】キャパシタ素子に蓄積される電荷の有無によってメモリ情報の記憶動作を行う半導体装置であって、キャパシタ素子が、高い誘電率を有する金属の酸化物を含む絶縁層と、絶縁層の第１面に接して設けられ、貴金属またはその化合物からなる貴金属材料で形成された第１電極ａと、絶縁層の第２面に接して設けられ、貴金属を除く金属またはその化合物からなる第１電極ａよりも仕事関数の小さい材料で形成された第２電極ｂとを有するものであり、第１電極ａの電位が、第２電極ｂの電位以下とされている半導体装置とする。 （もっと読む）

【課題】強誘電体キャパシタの下部電極とバリアメタル膜との間の酸化膜の形成を防止する半導体記憶装置を提供する。
【解決手段】半導体記憶装置は、トランジスタＴのソース／ドレイン拡散層１１に接続するように形成された第１、第２のビアコンタクト２３、２４と、バリアメタル膜３１を介して第１、第２のビアコンタクト２３、２４に接続された強誘電体キャパシタＣとを備える。強誘電体キャパシタＣは、バリアメタル膜３１上に設けられた下部電極３２と、強誘電体膜３３と、上部電極３４とを備える。下部電極３２は、錐台形状の上部３２２と、この上部３２２に比べ水平方向に突出した鍔部を有する底部３２１とからなり、下部電極３２の底部３２１は、バリアメタル膜３１の上面を全て覆い、バリアメタル膜３１の端面、鍔部の端面、及び強誘電体膜３３の端面が水平方向において整合している。 （もっと読む）

【課題】配向制御層や保護膜等の圧電素子として本来必要でない膜を必須とせず、複雑なプロセスを要することなく、圧電性能と耐電圧とがいずれも良好な圧電体膜を提供する。
【解決手段】圧電素子１は、基板１０上に、下部電極２０と圧電体膜３０と上部電極４０とが順次積層された素子であり、圧電体膜３０は、膜表面における最大高さ（ピーク値Ｐ）と最小高さ（バレー値Ｖ）との差で規定される表面粗さＰ−Ｖ値が１７０．０ｎｍ以下であり、圧電定数ｄ_３１＞１５０ｐｃ／Ｎであり、かつ、電流値が１μＡ以上となる印加電圧により定義される絶縁破壊電圧が８０Ｖ以上である。 （もっと読む）

【課題】強誘電特性及び圧電特性の劣化が抑制され、リーク特性が改善された強誘電体及び圧電体を提供する。
【解決手段】ＢｉＦｅＯ₃を主成分とする強誘電体及び圧電体１３は、ＢｉＦｅＯ₃の複数のＦｅサイトが、Ｔｉと、Ｍｎ、Ｎｉ及びＣｕのいずれかとに元素置換されている。ＢｉとＦｅとＴｉとＭｎ、Ｎｉ及びＣｕのいずれかとからなるターゲットにパルスレーザを照射することで、基板１１上に、ＢｉとＦｅとＴｉとＭｎ、Ｎｉ及びＣｕのいずれかとを堆積させることにより、ＢｉＦｅＯ3を主成分とする強誘電体又は圧電体１３の製造方法。 （もっと読む）

【課題】非ヒステリシストランジスタとヒステリシストランジスタとを混載する場合において、欠陥や不純物混入リスクの少ない良好な基板界面を保ったまま、同一材料の絶縁膜を用いて、ヒステリシストランジスタと非ヒステリシストランジスタとを同一基板上に混載することができる絶縁ゲート型半導体装置の製造方法を提供する。
【解決手段】第１及び第２のトランジスタ形成領域上に第１のトランジスタにヒステリシス特性を与える絶縁膜１を形成し、これを第１のトランジスタのゲート絶縁１膜とする工程、及び、第２のトランジスタ形成領域上の絶縁膜１を部分的にエッチング除去することにより、第２のトランジスタにヒステリシス特性を与えない絶縁膜とし、これを第２のトランジスタのゲート絶縁膜とする工程を含む。 （もっと読む）

【課題】水素バリア膜の成膜時に生じるダストを効果的に除去することができる半導体記憶装置およびその製造方法を提供する。
【解決手段】半導体記憶装置は、半導体基板１０上に設けられたトランジスタＳＴと、トランジスタＳＴ上に形成された第１の層間絶縁膜ＩＬＤ１と、第１の層間絶縁膜ＩＬＤ１内に設けられ、トランジスタＳＴの拡散層ＤＬ１に接続された下部コンタクトプラグＣＰ１と、下部コンタクトプラグＣＰ１および第１の層間絶縁膜ＩＬＤ１上に形成された下部電極ＬＥ、強誘電体膜ＦＥおよび上部電極ＵＥを含む強誘電体キャパシタＦＣと、強誘電体キャパシタＦＣの周辺に設けられた第２の層間絶縁膜ＩＬＤ２と、強誘電体キャパシタＦＣの側面と第２の層間絶縁膜ＩＬＤ２との間に形成されたトレンチ５０の内部を充填し、強誘電体キャパシタＦＣの側面を被覆し、水素の透過を抑制する第１のバリア膜ＢＭ１とを備えている。 （もっと読む）

【課題】本発明の目的は、セラミックスの結晶化温度を低減させることができ、セラミックスの表面モフォロジを改善することができる、セラミックスの製造方法を提供することにある。
【解決手段】セラミックスの製造方法は、酸素八面体構造を有する複合酸化物材料と、該複合酸化物材料に対して触媒作用を有する常誘電体材料とが混在した膜を形成し、その後該膜を熱処理することを含み、前記常誘電体材料は、構成元素中にSiを含む層状触媒物質、または構成元素中にSi及びGeを含む層状触媒物質からなる。前記熱処理は焼成及びポストアニールを含み、少なくとも該ポストアニールは、加圧された、酸素及びオゾンの少なくとも一方を含む雰囲気中で行われることが望ましい。セラミックスは、酸素八面体構造を有する複合酸化物であって、該酸素八面体構造中にSi及びGeを含む。 （もっと読む）

【課題】圧電体の上部電極端面の近傍部分における電荷集中と応力集中が緩和され、耐久性に優れた圧電素子を提供する。
【解決手段】本発明の圧電素子１は、圧電体３０と、圧電体３０に電界を印加する下部電極２０及び上部電極５０とを備えた素子であり、上部電極５０はパターン形成されており、上部電極５０の端部５０Ｅの領域は、圧電体３０への電界印加時に、圧電体３０の中心側から外周面側に向けて圧電体３０にかかる電界強度が徐々に低下する構造を有している。 （もっと読む）

【課題】容量素子の酸素雰囲気中での焼結を制限を設けず実施した場合も、スタックコンタクトの信頼性や製造歩留まりを向上できる半導体装置およびその製造方法を提供する。
【解決手段】半導体装置は、半導体基板1と、その上に形成された第１の層間絶縁膜1,2および第２の層間絶縁膜3,4,5と、第１の層間絶縁膜1,2中に形成された第１のプラグ8bおよび第２のプラグ8aと、第２の層間絶縁膜3,4,5中に形成され第１のプラグ8bと接続された容量素子たるメモリセル30と、第２の層間絶縁膜3,4,5中に形成され第２のプラグ8aと接続された第３のプラグ19とを備え、第２のプラグ8aの中央部の上面は第１の層間絶縁膜1,2の上面よりも半導体基板1側に位置するように構成する。 （もっと読む）