【課題】特性の劣化が抑制され、且つ、十分な静電容量を有するキャパシタを備えた半導体装置とその製造方法を提供する。
【解決手段】半導体装置は、半導体基板１及びＭＯＳトランジスタ３上に形成された第１の層間絶縁膜４と、第１の層間絶縁膜４の上に形成され、メモリセル領域に位置する部分に開口部を有する第２の層間絶縁膜１１と、開口部の内壁上に形成された下部電極１２と、開口部の内壁に沿って、下部電極１２及び第２の層間絶縁膜１１上に形成された誘電体膜１３、及び誘電体膜１３上に形成され、開口部を埋める上部電極１４とを有するキャパシタとを備えている。上部電極１４、誘電体膜１３、第２の層間絶縁膜のうち、メモリセル領域の端部に設けられた部分をそれぞれ貫通し、キャパシタを取り囲む第１の水素バリア膜１７が設けられている。 （もっと読む）

【課題】水素バリア膜の膜欠損が抑制できる構造を備えた半導体記憶装置を提供する。
【解決手段】 半導体記憶装置は、半導体基板１００上に形成された下部水素バリア膜１０４と、下部水素バリア膜上に形成された容量素子１３０と、下部水素バリア膜１０４上に容量素子１３０を覆うように形成され、容量素子１３０の周囲において下部水素バリア膜１０４を露出する第１の絶縁膜１１２と、第１の絶縁膜１１２上に形成され、容量素子１３０の周囲において露出する下部水素バリア膜１０４と接続する上部水素バリア膜１１３と、上部水素バリア膜１１３の上に、少なくとも容量素子１３０の周囲において上部水素バリア膜１１３と接続する保護膜１１４と、保護膜１１４の上に形成され、該保護膜が残存するように、表面が平坦化された第２の絶縁膜１１５とを備えている。 （もっと読む）

【課題】従来のＭＯＮＯＳは、ＳｉＮに電荷を蓄積する構成であるが、電荷蓄積量が不十分であり閾値電圧変化幅を大きく取れず、またＨｆＯ_２，ＺｒＯ_２，ＴｉＯ_２中へＬａ系元素を導入した技術ではドーパント導入による電荷の高密度化は実現が困難である。
【解決手段】窒化シリコン膜よりも十分に誘電率の高いＺｒ酸化物、Ｈｆ酸化物等の窒化シリコンよりも十分に高い誘電率を有する金属酸化物を母体材料として、その中に電子の出し入れが可能なトラップレベルを発生させるために、価数が２つ上（ＶＩ価）以上の高価数物質を適量添加する構成の電荷蓄積層を有する不揮発性半導体メモリである。 （もっと読む）

【課題】
本発明はＭＦＭＳ（Ｍｅｔａｌ−Ｆｅｒｒｏｅｌｅｃｔｒｉｃ−Ｍｅｔａｌ−Ｓｕｂｓｔｒａｔｅ）構造を有する電界効果トランジスタ及び強誘電体メモリ装置並びにこれらの製造方法を提供する。
【解決手段】本発明に係るＭＦＭＳ型電界効果トランジスタ及び強誘電体メモリ装置はソース及びドレイン領域とその間にチャネル領域が形成される基板と、基板のチャネル領域の上側に形成されるバッファ層と、バッファ層上に形成される強誘電体層、及び強誘電体層上に形成されるゲート電極を備えて構成され、バッファ層が導電性材質で構成される。 （もっと読む）

【課題】 強誘電体の結晶化における熱負荷を低減することができる強誘電体薄膜の形成方法、強誘電体メモリならびに強誘電体メモリの製造方法、および半導体装置ならびに半導体装置の製造方法を提供する。
【解決手段】 本発明に係る強誘電体薄膜の形成方法は、基板１０上に形成された非晶質の酸化物薄膜３０にパルス状のレーザー光またはランプ光を照射して当該酸化物の微結晶核４０を形成する工程と、前記微結晶核４０を有する薄膜にパルス状のレーザー光またはランプ光を照射して前記酸化物を結晶化させて強誘電体５０を形成する工程と、を含む。 （もっと読む）

【課題】リーク電流を抑制するとともに、強誘電体膜と上部電極との間の剥離も防止した強誘電体キャパシタの製造方法、及び強誘電体メモリ装置の製造方法を提供する。
【解決手段】第１電極膜１２ａ上に、有機金属化学気相堆積法によって第１強誘電体材料膜１７ａを形成する工程と、第１強誘電体材料膜１７ａ上に、化学溶液堆積法によって第２強誘電体材料膜の前駆体膜１９を形成する工程と、前駆体膜１９を、ペロブスカイト型の結晶構造にならない温度で加熱し、乾燥・脱脂を行う工程と、前駆体膜１９上に第２電極膜１４ａを形成する工程と、第２電極膜１４ａ及び前駆体膜１９を加熱し、第２電極膜１４ａに対して回復アニール処理を行うと同時に、前駆体膜１９を結晶化しあるいは相転移させることでペロブスカイト型の結晶構造を有する第２強誘電体材料膜１８ａにする工程と、パターニングによって強誘電体キャパシタ３を形成する工程と、を含む。 （もっと読む）

【課題】実用化が可能である程度の期間データを保持することのできる半導体強誘電体記憶デバイスの製造方法を提供できるようにすること。
【解決手段】ソース領域とドレイン領域を有する半導体基板または半導体領域上に、ハフニウム・アルミニウム酸化物を主成分とする絶縁体バッファ層、強誘電体膜およびゲート電極がこの順に積層されているトランジスタを有する半導体強誘電体記憶デバイスの製造方法であって、半導体表面処理、絶縁体バッファ層形成、強誘電体膜形成、ゲート電極形成および熱処理工程を含み、前記絶縁体バッファ層形成を、窒素と酸素のモル比が1:1〜1:10^-7の混合ガスの雰囲気中にて行うことを特徴とする半導体強誘電体記憶デバイスの製造方法。 （もっと読む）

【課題】水素バリア膜の下層との間においてエッチングの十分な選択比が得られると共に、コンタクトホールの形成工程を簡略化した強誘電体メモリ装置の製造方法を提供すること。
【解決手段】半導体基板上に強誘電体キャパシタ３を形成する工程と、強誘電体キャパシタ３を被覆する水素バリア膜１２を形成する工程と、水素バリア膜１２を被覆する層間絶縁膜１３を形成する工程と、Ｃ_４Ｆ_８ガススとＯ_２ガスとを少なくとも含む混合ガスを用いたエッチングにより層間絶縁膜１３及び水素バリア膜１２を貫通する貫通孔２１を形成する工程とを備え、Ｃ_４Ｆ_８ガスの流量がＯ_２ガスの流量に対して０．７７倍以上３．８倍以下である。 （もっと読む）

【課題】キャパシタにおける誘電体層の特性検査を容易にかつ正確に行うことができるようにしたキャパシタの検査方法と、このキャパシタの検査方法を用いた半導体装置の製造方法とを提供する。
【解決手段】基体上に第１電極膜５１ａ、強誘電体材料膜５２ａ、第２電極膜５３ａを形成する工程と、第２電極膜５３ａ上にハードマスク６０を形成する工程と、ハードマスク６０をマスクにして第２電極膜５３ａと強誘電体材料膜５２ａとを順次パターニングし、上部電極５３と強誘電体層５２との積層構造と第１電極膜５１ａとからなるキャパシタ構造５０を形成する工程と、第１電極膜５１ａと上部電極５３との間に電圧を印加し、キャパシタ構造５０における強誘電体層５２の特性検査を行う工程と、を含むキャパシタの検査方法である。 （もっと読む）

【課題】アクチュエータ、液体噴射ヘッド、並びに、強誘電体メモリに用いられ、信頼性が高く、かつ圧電特性が良好な圧電素子およびその製造方法を提供する。
【解決手段】圧電素子１００は、基体１０と、基体１０側から順に形成された下部電極層２０、ＰＺＴ，ＰＺＴＮ，ＰＺＴＮＳ等を用いた圧電体層３０および上部電極層４０を有する積層体５０と、積層体５０の上方に空洞部６２を介して形成され、水素などの還元種から、積層体５０を保護する機能を有する酸化アルミニウムなどのバリア層７０と、を含み、バリア層７０は、少なくとも圧電体層３０および上部電極層４０と、接触していない。 （もっと読む）

【課題】実用化が可能である程度の期間データを保持することのできる半導体強誘電体記憶デバイスの製造方法を提供できるようにすること。
【解決手段】ソース領域とドレイン領域を有する半導体基板または半導体領域上に、ハフニウム酸化物を主成分とする絶縁体バッファ層、強誘電体膜およびゲート電極がこの順に積層されているトランジスタを有する半導体強誘電体記憶デバイスの製造方法であって、半導体表面処理、絶縁体バッファ層形成、強誘電体膜形成、ゲート電極形成および熱処理工程を含み、前記絶縁体バッファ層形成を、窒素と酸素のモル比が1:1〜1:10^-7の混合ガスの雰囲気中にて行うことを特徴とする半導体強誘電体記憶デバイスの製造方法。 （もっと読む）

【課題】Ｐｂを含まず、かつ、強誘電体特性、分極疲労特性に優れた強誘電体材料およびその製造方法を提供する。
【解決手段】ストロンチウム、金属Ｍ１、金属Ｍ２、および酸素から構成され、Ｓｒ（Ｍ１_XＭ２_1-x）Ｏ₃の化学式で表わされる型強誘電体材料において、金属Ｍ１および金属Ｍ２は、ジルコニウム、モリブデン、タングステン、バナジウム、タンタル、ニオビウムの中から選ばれた互いに異なる任意の２つの金属であり、Ｘが０〜１の組成範囲であることを特徴とする強誘電体材料およびその製造方法。 （もっと読む）

【課題】優れたデータ保持特性と、高速でのデータ書換え性能と、低消費電力での動作性能と、高い信頼性と、を同時に兼ね備えた不揮発性ＭＯＳ型半導体メモリ装置を提供する。
【解決手段】ＭＯＳ型半導体メモリ装置６０１は、大きなバンドギャップを持つ第１の絶縁膜１１１および第５の絶縁膜と、最も小さなバンドギャップを持つ第３の絶縁膜１１３との間に、両者の中間の大きさのバンドギャップを持つ第２の絶縁膜１１２および第４の絶縁膜１１４を備えている。このようなエネルギーバンド構造を有することにより、データ書き込み時には第１の絶縁膜１１１を介した電荷の移動が起こりやすく、書き込み動作速度を高速化することが可能で、かつ絶縁膜積層体に電荷を注入するために必要な書き込み電圧を小さく抑えることができる。 （もっと読む）

【課題】ベリファイ操作が省略可能で２種類を超えるしきい値電圧の実現が可能な不揮発性半導体記憶素子及び不揮発性半導体記憶装置を提供する。
【解決手段】半導体基板１と、半導体基板に設けられた第一の導電型の半導体領域２ｃと、離間して設けられた第二の導電型のソースおよびドレイン領域２ａ、２ｂと、ソースおよびドレイン領域の間に設けられた第一の絶縁層３と、第一の絶縁層上に設けられ、少なくとも三層の導電体膜４ａ、４ｃ、４ｅ、４ｇと、導電体膜間に設けられた導電体間絶縁膜４ｂ、４ｄ、４ｆとの積層構造を有し、半導体基板から遠く離れて位置している導電体間絶縁膜の誘電率は、半導体基板の近くに位置している導電体間絶縁膜の誘電率よりも高く且つ導電体間絶縁膜の誘電率は第一の絶縁層３の誘電率より低い電荷蓄積層４と、電荷蓄積層上に設けられ導電体間絶縁膜の何れよりも誘電率が高い第二の絶縁層５と、導電体層６と、を備えている。 （もっと読む）

【課題】
シリコン基板上に（１１０）配向したＰｔ薄膜を形成し、優れた特性の強誘電体素子を得ることを目的とする。
【解決手段】
ＭＦＭＩＳ構造２の最下層のシリコン基板４上には、γ−Ａｌ_２Ｏ_３膜６が形成されている。γ−Ａｌ_２Ｏ_３膜６の直上には、酸化物導電体であるＬａＮｉＯ_３膜８が形成されている。ＬａＮｉＯ_３膜８の直上には、下部電極材料であるＰｔ膜１０が形成され、さらにその直上に強誘電体材料であるＰＺＴ薄膜１０が形成されている。ＰＺＴ薄膜１０の上面には、上部電極であるＰｔ層１２が形成されている。 （もっと読む）

【課題】下部電極と強誘電体膜との界面におけるリーク電流を低減できる強誘電体メモリ装置の製造方法及び強誘電体メモリ装置を提供すること。
【解決手段】下部電極２３ａを形成する工程と、下部電極２３ａ上にＡＢＯ_３型のペロブスカイト型の結晶構造を有する強誘電体膜２４ａを形成する工程と、強誘電体膜２４ａ上に上部電極２５ａを形成する工程とを備え、下部電極２３ａの形成工程が、下部電極２３ａの表層に強誘電体膜２４ａに対して（１１１）面方位に配向を付与するバッファ膜３３ａを形成する工程を有し、強誘電体膜２４ａの形成工程が、下部電極２３ａ上にＡＢＯ_３のＢ元素の一部をＮｂに置換したアモルファス状の初期膜３４ａを形成する工程と、初期膜３４ａを結晶化する工程と、初期膜３４ａ上にコア膜３５ａを形成する工程とを有する。 （もっと読む）

【課題】スパッタ法を用いて、良質なＢｉＦｅＯ₃膜を直接シリコン基板の上に形成できるようにする。
【解決手段】単結晶シリコンからなり、主表面が清浄化された基板１０１を用意し、基板１０１の上に膜厚２００ｎｍ程度のＢｉＦｅＯ₃の結晶からなるＢｉＦｅＯ₃結晶膜１０２が形成された状態とする。ここで、ＢｉＦｅＯ₃結晶膜１０２の形成は、主として、ビスマスと鉄との酸化物からなる焼結体のターゲットを用いたＥＣＲプラズマスパッタ法により行う。ビスマスと鉄との酸化物からなる焼結体のターゲットとしては、Ｂｉ₂Ｏ₃：Ｆｅ２Ｏ₃＝１．１：１の割合で原料を混合して焼結したＢｉ_1.1ＦｅＯ₃ターゲットを用いる。 （もっと読む）

【課題】膜の組成ズレを抑制することにより、電気的な絶縁性能に優れたスパッタリング法によるランタノイドアルミネート膜の製造方法を提供する。
【解決手段】真空チャンバ内に、ＬｎＡｌＯ_３の第１のターゲットと、Ａｌ_２Ｏ_３の第２のターゲットを保持し、この真空チャンバ内に基板を搬送し、この真空チャンバ内に、スパッタリングガスを導入し、第１のターゲットと、第２のターゲットをスパッタリングし、基板上にランタノイドアルミネート膜を成膜することを特徴とするランタノイドアルミネート膜の製造方法。 （もっと読む）

【課題】外部環境からの酸素拡散などによる半導体膜の特性劣化を抑制し、保持特性の優れた半導体記憶素子を提供する。
【解決手段】半導体記憶素子は、強誘電体膜３と半導体膜４との界面をチャネルとする電界効果トランジスタで構成され、強誘電体膜３の分極状態を制御する電圧が印加されるゲート電極２と、チャネルの両端に設けられ、分極状態に応じてチャネルを流れる電流を検出するソース、ドレイン電極５、６とを備えている。半導体膜４は、ｎ型の酸化物半導体で構成されており、半導体膜４の少なくともチャネルの部位を覆うように酸素バリア膜７が形成されている。 （もっと読む）

【課題】ＰＺＴ系の強誘電体膜において、焼結助剤やアクセプタイオンを添加することなく、Ｂサイトに１０モル％以上のドナイオンを添加することを可能とする。
【解決手段】本発明の強誘電体膜は、多数の柱状結晶からなる柱状結晶膜構造を有し、下記式（Ｐ）で表されるペロブスカイト型酸化物を主成分とするものである。
Ａ_１＋δ［（Ｚｒ_ｘＴｉ_１−ｘ）_１−ｙＭ_ｙ］Ｏ_ｚ・・・（Ｐ）
（式中、ＡはＡサイト元素であり、Ｐｂを主成分とする少なくとも１種の元素である。Ｚｒ，Ｔｉ，及びＭはＢサイト元素である。ＭはＶ，Ｎｂ，Ｔａ，及びＳｂからなる群より選ばれた少なくとも１種の元素である。０＜ｘ≦０．７、０．１≦ｙ≦０．４。δ＝０及びｚ＝３が標準であるが、これらの値はペロブスカイト構造を取り得る範囲内で基準値からずれてもよい。） （もっと読む）