【課題】強誘電体キャパシタにおける各単位素子間での強誘電体膜の結晶粒サイズのバラツキを無くし、しかも工程数の増加を抑え、かつ、結晶化温度の上昇も抑えた、強誘電体メモリ装置とその製造方法を提供する。
【解決手段】下部電極１２と上部電極１４との間に強誘電体膜１３を有した強誘電体キャパシタ３を備えてなる強誘電体メモリ装置１である。強誘電体キャパシタ３の強誘電体膜１３は、Ｐｂ（Ｚｒ，Ｔｉ，Ｎｂ）Ｏ_３で示されるペロブスカイト型の結晶構造を有した化合物の単一結晶からなり、この強誘電体膜化合物は、Ｂサイト中におけるＮｂの原子数比［{Ｎｂ／（Ｚｒ＋Ｔｉ＋Ｎｂ）}×１００］が２．５％以上５％以下である。 （もっと読む）

【課題】トランジスタの動作時に半導体基板から制御ゲート電極に抜けるリーク電流を低減して閾値のばらつきを低減させる
【解決手段】シリコン基板１は、トレンチ１ａに素子分離用絶縁膜２ａを埋め込んでＳＴＩ２を形成し、活性領域３を分離形成している。シリコン基板１の活性領域３の表面には第１のゲート絶縁膜５、浮遊ゲート電極６、第２のゲート絶縁膜７、制御ゲート電極８が積層形成されたゲート電極ＭＧが設けられている。ＳＴＩ２のトレンチ１ａの内壁面には素子分離用絶縁膜２ａとの間に５Åの膜厚のアルミナ膜からなる絶縁薄膜４が設けられている。これにより、素子分離用絶縁膜２ａがポリシラザンのような塗布型酸化膜を用いた場合でも、不純物に起因した固定電荷を中和してリーク電流の低減を図れる。 （もっと読む）

【課題】強誘電体膜の強誘電体特性にバラツキが生じるのを防止し、しかも良好な強誘電体特性が得られるようにした、強誘電体メモリの製造方法を提供する。
【解決手段】ゾルゲル溶液を準備する工程と、ゾルゲル溶液から溶媒を除去することにより、紛体を得る工程と、紛体を少なくとも第１の紛体及び第２の粉体に分ける工程と、第１の紛体を用いて溶液を得る工程と、溶液を第１の導電膜上に塗布する工程と、第１の導電膜上の溶液を熱処理して、強誘電体膜を形成する工程と、を含む強誘電体メモリの製造方法。 （もっと読む）

【課題】素子分離溝周辺に亀裂（クラック）を生じさせることなく素子分離領域内に絶縁膜を埋込むことができるようにする。
【解決手段】シリコン基板２に素子分離溝３を形成し、当該素子分離溝３内にポリシラザン膜４ｂを形成する。周辺回路領域Ｐ内においてポリシラザン膜４ｂの上面に段差を生じるため、ポリシラザン膜４ｂの上にＢＰＳＧ膜４ｃを堆積させる。このＢＰＳＧ膜４ｃをメルト処理し、その際の熱によりポリシラザン膜４ｂを素子分離絶縁膜４に転換させる。ポリシラザン膜４ｂの上にＢＰＳＧ膜４ｃを堆積させることでＢＰＳＧ膜４ｃをキャップ膜として機能させる。また、ＢＰＳＧ膜４ｃをメルト処理することでリフロー効果によって段差部分Ｈ２を低減して応力を緩和することができる。これにより亀裂を防止できる。 （もっと読む）

【課題】本発明の目的は、セラミックス膜の表面モフォロジを改善することができる、セラミックス膜の製造方法を提供することにある。
【解決手段】セラミックス膜の製造方法は、第１の原料液と、第２の原料液とを含むセラミックスの原料液を結晶化することにより、セラミックス膜を形成する工程を含む。前記第１の原料液と前記第２の原料液とは、種類が異なる関係にあり、前記第１の原料液は、強誘電体を生成するための原料液であり、前記第２の原料液は、ＡＢＯ系などの酸化物を生成するための原料液であり、前記第１の原料液が含む溶媒と第２の原料液が含む溶媒とは、極性の異なる関係にあり、前記第１の原料液と前記第２の原料液が相分離した状態で成膜することにより、前記セラミックス膜の平面方向において、前記第１の原料液からなる第１の結晶が断続して形成され、前記第２の原料液からなる第２の結晶が前記第１の結晶相互間に介在するように形成される。 （もっと読む）

【課題】製造工程における強誘電体キャパシタの特性の劣化を抑制することができる強誘電体メモリ装置およびその製造方法を提供する。
【解決手段】強誘電体メモリ装置１００は、基板１２と、基板１２の上方に形成され、下部電極層５２、強誘電体層５４および上部電極層５６を有する強誘電体キャパシタ５０と、強誘電体キャパシタ５０を覆う層間絶縁層８４と、層間絶縁層８４を貫通し、上部電極層５６に接続されたコンタクト部６０と、コンタクト部６０を構成するプラグ層６４と、を含み、プラグ層６４は、導電性の金属酸化物からなる。 （もっと読む）

【課題】コントローラゲート形成のためのフォト工程において、反射膜の間引き現象を防止して、工程マージンを確保できる半導体素子及びその製造方法を提供することを課題とする。
【解決手段】半導体基板のセル領域に形成されたフローティングゲートパターンと、前記セル領域周辺の前記インターフェース領域に形成されて、前記フローティングゲートパターンから延長されたダミーフローティングゲートパターン及び前記半導体基板のセル領域で、前記フローティングゲートパターンと交差するコントロールゲートパターンを含めることを特徴とする。 （もっと読む）

【課題】セラミックス膜の表面モフォロジを改善することができる、セラミックス膜の製造方法を提供する。このセラミックス膜の製造方法により得られたセラミックス膜を提供する。このセラミックス膜が適用された半導体装置および圧電素子を提供する。
【解決手段】セラミックス膜の製造方法は、原材料体２０を結晶化することにより、セラミックス膜３０を形成する工程を含み、原材料体２０は、種類が異なる原料を混在した状態で含み、種類が異なる原料同士は、原料の結晶化における結晶成長条件および結晶成長機構の少なくとも一方が相互に異なる関係にある。 （もっと読む）

【課題】セラミックス膜の表面モフォロジを改善することができる、セラミックス膜の製造方法を提供する。このセラミックス膜の製造方法により得られたセラミックス膜を提供する。このセラミックス膜が適用された半導体装置および圧電素子を提供する。
【解決手段】セラミックス膜の製造方法は、原材料体２０を結晶化することにより、セラミックス膜３０を形成する工程を含み、原材料体２０は、種類が異なる原料を混在した状態で含み、種類が異なる原料同士は、原料の結晶化における結晶成長条件および結晶成長機構の少なくとも一方が相互に異なる関係にある。 （もっと読む）

【課題】歩留まりを向上させることが可能な半導体装置とその製造方法、研磨装置、及び研磨パッドを提供すること。
【解決手段】シリコン基板３０の上にトランジスタTR₁〜TR₃を形成する工程と、シリコン基板３０とトランジスタTR₁〜TR₃の上方に層間絶縁膜４５、５５を形成する工程と、層間絶縁膜４５、５５のうち平坦化されていない部分を選択的に化学機械研磨して平坦化する工程とを有することを特徴とする半導体装置の製造方法による。 （もっと読む）

【課題】セラミックス膜の表面モフォロジを改善することができる、セラミックス膜の製造方法を提供する。このセラミックス膜の製造方法により得られたセラミックス膜を提供する。このセラミックス膜が適用された半導体装置および圧電素子を提供する。
【解決手段】セラミックス膜の製造方法は、原材料体２０を結晶化することにより、セラミックス膜３０を形成する工程を含み、原材料体２０は、種類が異なる原料を混在した状態で含み、種類が異なる原料同士は、原料の結晶化における結晶成長条件および結晶成長機構の少なくとも一方が相互に異なる関係にある。 （もっと読む）

【課題】個別にアドレス指定可能なセルを具備した受動マトリクス・アドレス指定可能素子の読み取りの方法を提供する。
【解決手段】セルはデータを各セルの中で２つの分極状態の１つの形式で格納し、セル内の分極状態は直交する電極マトリクスの形でワードおよびビット・ラインを形成する電極を経由してアドレス指定して書き込みおよび読み取りが行われ、セルがワードおよびビット・ラインの間の交差部内またはその部分に具備され、電圧パルス・プロトコルが使用され、それに基づいて全てのワードおよびビット・ライン上の電位が時間を調整される。読み取り中にはワード・ラインが電圧を与えることでアクティブ化され、この電圧は電圧に対応する全ての交差ビット・ライン上の電位に比例し、このアクティブ・ワード・ラインに接続されたセル内に格納されたデータは、そのセルの電荷値を検出装置で検出して決定される。 （もっと読む）

【課題】セラミックス膜の表面モフォロジを改善することができる、セラミックス膜の製造方法を提供する。このセラミックス膜の製造方法により得られたセラミックス膜を提供する。このセラミックス膜が適用された半導体装置および圧電素子を提供する。
【解決手段】セラミックス膜の製造方法は、原材料体２０を結晶化することにより、セラミックス膜３０を形成する工程を含み、原材料体２０は、種類が異なる原料を混在した状態で含み、種類が異なる原料同士は、原料の結晶化における結晶成長条件および結晶成長機構の少なくとも一方が相互に異なる関係にある。 （もっと読む）

【課題】本発明の目的は、セラミックス膜の表面モフォロジを改善することができる、セラミックス膜の製造方法を提供することにある。
【解決手段】セラミックス膜の製造方法は、第１の原料液と、第２の原料液とを含むセラミックスの原料液を結晶化することにより、セラミックス膜を形成する工程を含む。前記第１の原料液と前記第２の原料液とは、種類が異なる関係にあり、前記第１の原料液は、強誘電体を生成するための原料液であり、前記第２の原料液は、ＡＢＯ系などの酸化物を生成するための原料液であり、前記第１の原料液が含む溶媒と第２の原料液が含む溶媒とは、極性の異なる関係にあり、前記第１の原料液と前記第２の原料液が相分離した状態で成膜することにより、前記セラミックス膜の平面方向において、前記第１の原料液からなる第１の結晶が断続して形成され、前記第２の原料液からなる第２の結晶が前記第１の結晶相互間に介在するように形成される。 （もっと読む）

【課題】セラミックス膜の表面モフォロジを改善することができる、セラミックス膜の製造方法を提供する。このセラミックス膜の製造方法により得られたセラミックス膜を提供する。このセラミックス膜が適用された半導体装置および圧電素子を提供する。
【解決手段】セラミックス膜の製造方法は、原材料体２０を結晶化することにより、セラミックス膜３０を形成する工程を含み、原材料体２０は、種類が異なる原料を混在した状態で含み、種類が異なる原料同士は、原料の結晶化における結晶成長条件および結晶成長機構の少なくとも一方が相互に異なる関係にある。 （もっと読む）

【課題】強誘電体キャパシタを備えた半導体装置の歩留まりを改善することが可能な半導体装置の製造方法を提供すること。
【解決手段】シリコン基板２０の上方に第１層間絶縁膜３１を形成する工程と、第１層間絶縁膜３１の上に、下部電極４１ａ、強誘電体材料よりなるキャパシタ誘電体膜４２ａ、及び導電性酸化物よりなる上部電極４３ａをこの順に積層してなるキャパシタQを形成する工程と、キャパシタQを覆う第２層間絶縁膜５４を形成する工程と、上部電極４３ａの上の第２層間絶縁膜５４に、該上部電極４３ａが露出するホール５４ａを形成する工程と、ホール５４ａ内に、上部電極４３ａと接続された導電性窒化物よりなる単層のグルー膜５８をスパッタ法で形成する工程と、グルー膜５８をアニールする工程と、ホール５４ａ内のグルー膜５８上に導電性プラグ５９ａを形成する工程とを有する半導体装置の製造方法による。 （もっと読む）

【課題】可変抵抗メモリ装置における消費電力の低減化には、下部電極と可変抵抗材料との接触面積を減らすことが必要である。したがって、本発明の目的は、下部電極をより微小に形成可能な可変抵抗メモリ素子の製造方法を提供することである。
【解決手段】異方性エッチング処理及び等方性エッチング処理を組み合わせることにより、より微小に下部電極を形成することができる。 （もっと読む）

【課題】容量絶縁膜と上部電極との界面が良好であり、特性及び寿命を向上させることができる半導体装置の製造方法を提供する。
【解決手段】下部電極膜９上に、アモルファス状のＰＬＺＴ膜を強誘電体膜１０ａとしてゾルゲル法により形成する。次いで、酸素の雰囲気中又は不活性ガスを含む酸素雰囲気中で、常圧下のＲＴＡを行うことにより、強誘電体膜１０ａを結晶化させる。強誘電体膜１０ａの結晶化後に、強誘電体膜１０ａ上にアモルファス状のＣＳＰＬＺＴ膜を強誘電体膜１０ｂとしてスパッタリング法により形成する。次いで、熱処理を行うことにより、強誘電体膜１０ｂの一部を柱状晶にする。続いて、導電膜としてＩｒ酸化膜を強誘電体膜１０ｂに形成し、その後、熱処理を行うことにより、強誘電体膜１０ｂの全体を柱状晶にする。 （もっと読む）

【課題】半導体装置の製造プロセスの工数を低減することである。
【解決手段】半導体装置の製造方法は、半導体基板１０１上にアイソレーション溝１０６を形成する工程と、前記半導体基板１０１上に形成されたアイソレーション溝１０６のシリコン表面を露出させる工程と、ＴＥＯＳ／Ｏ_３／Ｈ_２Ｏ系ＣＶＤによって、前記半導体基板１０１に第１の絶縁膜１０８を埋め込む工程と、前記アイソレーション溝１０６に第２の絶縁膜１０９を埋め込む工程と、を具備する。 （もっと読む）

【課題】強誘電体メモリ用途ＰＺＴにおいて、ＺｒとＴｉの比率が５２／４８を境にＺｒを多く含む稜面体晶ＰＺＴの場合、スリムなヒステリシス形状を示し、低電圧駆動が可能であるが、角型性が不良なヒステリシスを示し、Ｔｉをリッチに含む正方晶ＰＺＴの場合、角型性良好なヒステリシスの形状を有しているが、抗電界が大きく、低電圧駆動が困難であり、信頼性が確保出来ないという課題があった。
【解決手段】正方晶ＰＺＴ形成用ゾルゲル溶液において、有機酸のエステルを４≦ｐＨ＜７の範囲で添加し、３次元巨大ネットワークゲルを形成し、添加剤の添加前よりも、Ｐｔ（１１１）膜被服基板の格子情報を生かした（１１１）配向ＰＺＴ膜を提供する。或いは、稜面体晶ＰＺＴ強誘電体膜形成用ゾルゲル溶液において、塩基性のアルコールを７≦ｐＨ＜１０添加することで、２次元微小ネットワークゲルを形成し、添加剤の添加前よりも、目的の稜面体晶ＰＺＴ強誘電体結晶自身が安定に存在できる方向の（００１）配向膜を提供する。 （もっと読む）