【課題】圧電性能と耐久性とがいずれも良好なＰＺＴ系の圧電体膜を提供する。
【解決手段】圧電体膜の製造方法は、式（Ｐ）で表されるペロブスカイト酸化物からなる圧電体膜の製造方法において、ａ／ｂ≧１．０７の条件で成膜を行う工程（Ａ）と、ａ／ｂ＜１．０７の条件で成膜を行う工程（Ｂ）とを順次実施して、パイロクロア相を含まないペロブスカイト単相構造であり、ａ／ｂ≦１．０６である圧電体膜を製造する。Ｐｂ_ａ（Ｚｒ_ｘ，Ｔｉ_ｙ，Ｍ_{ｂ−ｘ−ｙ}）_ｂＯ_ｃ・・・（Ｐ）（式中、Ｍは１種又は２種以上のＢサイト元素を示す。０＜ｘ＜ｂ、０＜ｙ＜ｂ、０≦ｂ−ｘ−ｙ。ａ：ｂ：ｃ＝１：１：３が標準であるが、これらのモル比はペロブスカイト構造を取り得る範囲内で基準モル比からずれてもよい。） （もっと読む）

【課題】高温の酸化性雰囲気中でのＳＯＤ膜の改質を促進する。ライナー膜下部の素子や半導体基板が酸化されてダメージを受けることを防止する。
【解決手段】凹部と、凹部の内壁側面上に順に形成した、第１のライナー膜と、酸素原子を含有する第２のライナー膜と、凹部内に充填された絶縁領域と、を有し、第１のライナー膜は第２のライナー膜よりも耐酸化性が優れるものとした半導体装置。 （もっと読む）

【課題】積層されたメモリセルの各層間における整流素子のドーピングプロファイルが異なるものとなることを抑制する不揮発性記憶装置の製造方法を提供する。
【解決手段】第１の方向に延在する第１の配線と、前記第１の方向と非平行な第２の方向に延在する第２の配線と、前記第１の配線と前記第２の配線との間に挟持される記録層と、前記記録層に印加される電圧の極性に方向性を与える整流素子３０と、を有するメモリセルを複数の層に積層した不揮発性記憶装置の製造方法であって、前記整流素子を形成する工程は、ｐ型半導体の層３０ａを形成する工程と、前記ｐ型半導体の層の主面にｎ型半導体の調整層３１を形成する工程と、前記調整層の主面に前記調整層のドーパント濃度よりも低いドーパント濃度のｎ型半導体の層３０ｂを形成する工程と、を含み、前記調整層のドーパント濃度と厚み寸法の少なくともいずれかを前記積層されたメモリセルの各層毎に変化させる。 （もっと読む）

【課題】均一な結晶性を有する強誘電体膜を形成し得る半導体装置の製造方法を提供する。
【解決手段】半導体基板１０上に、プラチナ、パラジウム、ロジウム又はオスミウムである貴金属を含む貴金属膜である第１の導電膜４４を形成する工程と、第１の導電膜上に、膜厚が０．１ｎｍ以上、３ｎｍ以下であり、貴金属の酸化物を含む非晶質の第２の導電膜４５を形成する工程と、スパッタリング法又はゾル・ゲル法により、第２の導電膜上に強誘電体膜５０を直接形成する工程と、熱処理を行うことにより、強誘電体膜を結晶化する工程と、強誘電体膜上に第３の導電膜を形成する工程と、パターニングすることにより、第１の導電膜と第２の導電膜とを含む下部電極と、強誘電体膜を含むキャパシタ誘電体膜と、第３の導電膜を含む上部電極とを有するキャパシタを形成する工程とを有している。 （もっと読む）

【課題】低温で良好な絶縁膜であるシリコン酸化膜を形成する。
【解決手段】シリコン基板１上にトレンチ１ａ、１ｂを形成し、シラザン結合を有するポリマーを有機溶媒に溶かした塗布剤を塗布して塗布膜を形成する。塗布膜に含まれる有機溶媒を気化させてポリマー膜を形成する。ポリマー膜に９０℃以下の温度で紫外線を照射し、そのポリマー膜を５０℃以上８０℃未満の温度の純水または水溶液中に浸漬することによってシリコン酸化膜３に転換する。 （もっと読む）

【課題】延伸処理を行うことなく、大きな残留分極を有する強誘電性キャストフィルム及びその製造方法を提供すること。
【解決手段】本発明の強誘電性キャストフィルムの製造方法は、下記の工程を含む。
（Ｉ）ポリフッ化ビニリデンを誘電率３〜１００の溶媒に溶解した溶液を、該溶液のゲル化温度よりも高く、且つ、前記ゲル化温度＋６０℃以下の温度でキャスティングすることにより、未延伸のキャストフィルムを製造する工程。
（ＩＩ）前記未延伸のキャストフィルムに、振幅１９０〜４００ＭＶ／ｍの交流電場を印加する工程。 （もっと読む）

【課題】半導体装置とその製造方法において、強誘電体膜を備えたキャパシタの劣化を防止すること。
【解決手段】シリコン基板３０の上方に、下部電極６１、強誘電体膜よりなるキャパシタ誘電体膜６２と、上部電極６３とを有するキャパシタQを形成する工程と、キャパシタQ上に層間絶縁膜７１を形成する工程と、層間絶縁膜７１に、上部電極６３に達するホール５９ａを形成する工程と、ホール５９ａの内面、及びホール５９ａから露出する上部電極６３の表面に第１のバリア膜６７を形成する工程と、第１のバリア膜６７上に、第１のバリア膜６７よりも酸素濃度が高い第２のバリア膜６８を形成する工程と、第２のバリア膜６８の上方に導電膜７４を形成して、ホール５９ａを埋め込む工程とを含む半導体装置の製造方法による。 （もっと読む）

【課題】微細な構造でも安定して製造可能な不揮発性記憶装置の製造方法を提供する。
【解決手段】第１の方向に延在する第１の配線と、前記第１の方向と非平行な第２の方向に延在する第２の配線と、前記第１の配線と前記第２の配線との間に挟持され、前記第１の配線と前記第２の配線とを介して供給される電流により、第１の状態と第２の状態との間を可逆的に遷移可能な記録層と、を有する不揮発性記憶装置の製造方法であって、前記第１の配線の層を形成する工程と、前記第１の配線の層の主面上に前記記録層の層を形成する工程と、前記記録層の層と前記第１の配線の層を選択的にエッチングして、前記第１の方向に延在する複数の積層体を形成する工程と、前記複数の積層体の間隙の表面に、気相成長法を用いて第１の絶縁層を形成する工程と、前記第１の絶縁層の上に、塗布法を用いて第２の絶縁層を形成する工程と、を備えたことを特徴とする不揮発性記憶装置の製造方法を提供する。 （もっと読む）

【課題】強誘電体膜及びゲート電極間のリーク電流値を低減させると共に耐絶縁性を向上させる。
【解決手段】Ｓｉ基板１と、Ｓｉ基板１上に少なくともＨｆＳｉＯＮ膜２、強誘電体膜３ＨｆＳｉＯＮ膜４及びＣ_６０膜６が、この順で積層されたゲート構造を有しており、強誘電体膜３の、ＨｆＳｉＯＮ膜４と接する側の表面におけるＲａ値とＲｍｓ値との和の第１絶対値が、ＨｆＳｉＯＮ膜４の膜厚以下であり、かつ、ＨｆＳｉＯＮ膜４の、Ｃ_６０膜６と接している側の表面におけるＲａ値とＲｍｓ値との和の第２絶対値が３．０ｎｍ以下である。 （もっと読む）

【課題】金属酸化物層の表面のアモルファス層を低減し、金属酸化物層の誘電率を向上させること。
【解決手段】金属酸化物の前駆体層を分解して金属酸化物層を形成する工程と、金属酸化物層にレーザを照射して前記金属酸化物層を結晶化する工程と、結晶化された金属酸化物層に対して、１０〜３００Ｈｚの間隔で、最初のパルスの照射フルエンスを６０〜１００ｍＪ／ｃｍ^２とし、最後のパルスの照射フルエンスを１０ｍＪ／ｃｍ^２以下とし、照射フルエンスの減少速度Ｖが−１５０≦Ｖ［ｍＪ／（ｃｍ^２ｍｉｎ）］＜０となるように、各パルスの照射フルエンスを減少させながらパルスレーザを照射する除冷工程と、を備える金属酸化物層の製造方法。 （もっと読む）

【課題】 本発明は、周辺回路部にＬＶ系トランジスタ領域とＨＶ系トランジスタ領域とを有するＮＡＮＤ型フラッシュメモリにおいて、ＬＶ系トランジスタでの結晶欠陥の発生を抑制しつつ、ＨＶ系トランジスタでの反転リークなどの増加を抑制できるようにする。
【解決手段】 たとえば、ＨＶ系トランジスタ領域１０２のＳＴＩ２０４の形成部にゲート絶縁膜加工を施すことにより、そのＳＴＩ２０４の底部に、ＨＶ系トランジスタ領域１０２のゲート下絶縁膜１１とＬＶ系トランジスタ領域１０３のゲート下絶縁膜２１との膜厚差に応じた深さの第２領域２０４Ｘを形成する。この第２領域２０４Ｘの分だけ、ＬＶ系トランジスタ領域１０３のＳＴＩ３０４よりも、ＨＶ系トランジスタ領域１０２のＳＴＩ２０４での埋め込み素子分離用絶縁膜の膜厚（膜量）を増加させることが可能となる。 （もっと読む）

【課題】小さな誘電損失および高い信頼性を有し、均質な表面粗度および粒子を有するＰＶＤＦ薄膜を提供する。
【解決手段】前駆溶液からポリ（ビニリデンフルオリド）（「ＰＶＤＦ」）膜を基板上に作成するにあたり、まずＰＶＤＦ膜用の前駆溶液を調製するステップと、含水塩と、吸湿性化学物質とからなる群より選択される添加剤を前駆溶液に溶解させるステップと、ＰＶＤＦを前駆溶液に添加するステップによりＰＶＤＦ溶液を作成する。そのＰＶＤＦ溶液を基板にコーティングして蒸着直後のＰＶＤＦ膜を形成させ、ＰＶＤＦ膜は高温にて乾燥および結晶化させる。乾燥および結晶化させた蒸着直後のＰＶＤＦ膜は、さらに温度が高い高温（蒸着直後のＰＶＤＦ膜の融点よりも低い）にてアニーリングする。添加物はさらなる高温にて脱水する。 （もっと読む）

【課題】転位による結晶欠陥不良を防止できるようにする。
【解決手段】半導体基板２に素子分離溝３を形成し、当該素子分離溝３の内面に沿って上部が部分的に開口するＯ_３−ＴＥＯＳ膜４ａを形成し、当該Ｏ_３−ＴＥＯＳ膜４ａ上にポリシラザン膜４ｂを形成する。 （もっと読む）

【課題】過去の熱履歴等によるキャパシタのインプリント現象をリセットし、また、以降の処理によるインプリント現象の影響を低減することができる強誘電体記憶装置の初期化方法を提供する。
【解決手段】本発明に係る強誘電体記憶装置の初期化方法は、下部電極(9)と上部電極(13)との間に配置された強誘電体膜(11)を有するメモリセルがアレイ状に配置された強誘電体記憶装置をパッケージする工程と、前記下部電極および上部電極に電位を印加する検査工程と、前記検査工程の後において、前記上部電極に第１の電位［０Ｖ］を、前記下部電極に前記第１の電位より高い第２の電位［Ｖｃｃ］を印加した後、動作保証温度より高い第１温度で熱処理する工程と、を有する。また、前記第１温度を、前記検査工程における検査温度およびパッケージ工程における処理温度より高くする。 （もっと読む）

【課題】絶縁性に優れた複合酸化物積層体およびその製造方法を提供する。
【解決手段】基板２０と、前記基板２０の上方に形成され、一般式ＡＢＯ₃で表される第１複合酸化物層２４と、前記第１複合酸化物層２４の上方に形成され、一般式ＡＢ_1-xＣ_xＯ₃で表される第２複合酸化物層２６と、を含み、Ａ元素は、少なくともＰｂからなり、Ｂ元素は、Ｚｒ、Ｔｉ、Ｖ、ＷおよびＨｆの少なくとも一つからなり、Ｃ元素は、ＮｂおよびＴａの少なくとも一つからなる。 （もっと読む）

【課題】固定電荷等の影響がなく電気的特性の優れた良質なＳＯＤ単層膜を備えた、微細ＬＳＩプロセス用の素子分離領域を備えた半導体装置を提供する。
【解決手段】半導体基板内のトレンチの内壁上に酸化膜およびライナー膜を形成する膜形成工程と、トレンチ内にＳＯＤ膜を埋設して熱処理を行う工程と、ＳＯＤ膜と接するライナー膜の一部を除去してＳＯＤ膜の一部を露出させる除去工程と、ＳＯＤ膜に対して熱処理を行う熱処理工程と、トレンチ内に絶縁膜を埋設させることにより素子分離領域を形成する埋設工程と、を有する半導体装置の製造方法。 （もっと読む）

【課題】低電圧で書き込み、読み出しを行うことができる、消費電力の小さい安価な記憶素子と、その製造方法を提供する。
【解決手段】絶縁性基板１００上の第１の導電体１０１上に、０．１μｍ以上１０μｍ以下の大きさの導電性を有する粒子、溶媒及び樹脂を含む導電性ペースト１０２を配置し、溶媒を気化させて導電性ペースト１０２中に含まれる導電性を有する粒子１０３同士を接触させ、導電性ペースト１０２の導電性を向上させる。一方、第１の導電体１０１と導電性を有する粒子１０３の間には、薄い樹脂の層１０５が残存し、樹脂の層１０５は、電圧印加によって絶縁破壊させることが可能である。そのため、樹脂の層１０５は、メモリ層として機能させることが可能である。このように、メモリ層を有する第２の導電体１０６を形成することができる。 （もっと読む）

【課題】圧電性能に優れた強誘電性酸化物を提供する。
【解決手段】特定構造の結晶対称性を有する下記一般式（ａ１）で表される組成を有する強誘電性酸化物においてＡサイト元素となり得るイオン半径及びイオン価数を有するＡサイト元素Ａと、Ｂサイト元素となりうるイオン半径及びイオン価数を有するＢサイト元素Ｂを選択して構成元素を決定し、特定構造の結晶対称性を有する強誘電性酸化物に対して、自発分極方向に電界を印加して自発分極方向へ変位させた時のＢｉ元素のＢｏｒｎ有効電荷が、同じ特定構造のＢｉＦｅＯ_３のＢｉ元素のＢｏｒｎ有効電荷より大きくなるように組成を決定し、この組成の強誘電性酸化物を製造する。
ＡＢＯ_３・・・（ａ１）
（式（ａ１）中、ＡはＢｉを主成分とする1種又は複数種のＡサイト元素、Ｂは１種又は複数種のＢサイト元素、Ｏは酸素。） （もっと読む）

【課題】微細化した場合であっても電気的特性の良好なメモリセルを得ることができる半導体装置及びその製造方法を提供する。
【解決手段】半導体基板１０上及びトレンチ１２ｃの側壁に形成されたキャパシタ誘電体膜３０ａと、キャパシタ誘電体膜上に形成されたキャパシタ電極３６ａとを有するキャパシタ４０と、キャパシタ４０に接続されたメモリセルトランジスタ５４と、メモリセルトランジスタとキャパシタとが形成されたメモリセル領域４における半導体基板に形成された第２導電型の第１のチャネルドープ層２６ａと、メモリセル領域における半導体基板内に形成され、第１のチャネルドープ層よりも浅い第２導電型の第２のチャネルドープ層２７とを有している。 （もっと読む）

【課題】強誘電体ポリマー装置は、極の反転の繰り返し後、切り替え可能な分極の現象又は残留時期の問題を抱える。この疲労特性による劣化を防止した強誘電体ポリマー装置を提供する。
【解決手段】強誘電体有機ポリマー１０６と、酸化剤及び／又は脱イオン化剤１０８と、を含む混合物及び／又は化合物を有する誘電体層と、上記誘電体層に電界を加える一対の電極１０４，１１０と、を備える、強誘電体記憶装置１００。また、記憶装置の製造方法。 （もっと読む）