シリコン酸化膜の形成方法および不揮発性半導体記憶装置の製造方法
【課題】低温で良好な絶縁膜であるシリコン酸化膜を形成する。
【解決手段】シリコン基板１上にトレンチ１ａ、１ｂを形成し、シラザン結合を有するポリマーを有機溶媒に溶かした塗布剤を塗布して塗布膜を形成する。塗布膜に含まれる有機溶媒を気化させてポリマー膜を形成する。ポリマー膜に９０℃以下の温度で紫外線を照射し、そのポリマー膜を５０℃以上８０℃未満の温度の純水または水溶液中に浸漬することによってシリコン酸化膜３に転換する。
【解決手段】シリコン基板１上にトレンチ１ａ、１ｂを形成し、シラザン結合を有するポリマーを有機溶媒に溶かした塗布剤を塗布して塗布膜を形成する。塗布膜に含まれる有機溶媒を気化させてポリマー膜を形成する。ポリマー膜に９０℃以下の温度で紫外線を照射し、そのポリマー膜を５０℃以上８０℃未満の温度の純水または水溶液中に浸漬することによってシリコン酸化膜３に転換する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、塗布膜を用いたシリコン酸化膜の形成方法および不揮発性半導体記憶装置の製造方法に関する。
【背景技術】
【０００２】
半導体装置は、高集積化による素子の動作速度向上あるいは低消費電力化などの性能向上や、製造コストの抑制を目的として微細化が積極的に進められている。半導体装置の微細化のためにはトランジスタや配線の微細化が重要であるが、微細化に伴い素子間を絶縁する素子分離領域形成の困難度も急激に増している。これは、トランジスタ等の素子の微細化に伴い素子間のスペースの微細化も当然行われ、微細なスペースに良好な絶縁特性をもつ絶縁膜を埋め込むこと自体が微細化に伴い困難度を増しているからである。
【０００３】
また、素子の微細化に伴い、配線やバリアメタルにも銅（Ｃｕ）やタンタル（Ｔａ）、ルテニウム（Ｒｕ）等の耐酸化性の低い金属や、あるいは熱工程においてシリコン（Ｓｉ）中に拡散しやすい金属など、従来は半導体工程で使用されていなかったような金属が用いられるようになってきている。
【０００４】
さらに、トランジスタにおいても、ゲート絶縁膜にハフニウム（Ｈｆ）やジルコニウム（Ｚｒ）等の金属が用いられたり、ゲート電極にコバルトシリサイド（ＣｏＳｉ）、ニッケルシリサイド（ＮｉＳｉ）、プラチナシリサイド（ＰｔＳｉ）等の耐酸化性が低い金属や、あるいは熱工程でシリコン中へ拡散しやすい金属等が使われはじめるようになっており、素子間絶縁領域形成の工程において低温処理化を推進することが重要になってきている。
【０００５】
不揮発性半導体記憶装置の素子分離絶縁膜としてＳＴＩ（shallow trench isolation）構造を用いた微細なスペースの埋め込み技術としては、たとえば特許文献１に示されるように、ＳＯＧ（spin on glass）技術が採用されるようになってきているが、ＳＯＧ膜は膜が形成された段階では膜中不純物、膜中の吸着水を除去するために水蒸気を含む酸化性雰囲気中での熱処理が不可欠であった。しかし、前述のように素子の微細化に伴い水蒸気を含む酸化性雰囲気中での熱処理は困難であったり、更なる低温化を余儀なくされており、良質の絶縁膜を狭スペースに形成することは非常に難しくなっている。
【特許文献１】特開２００４−１７９６１４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、低温で良好な絶縁膜であるシリコン酸化膜を形成する方法およびその形成方法を利用した不揮発性半導体記憶装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明のシリコン酸化膜の形成方法の一態様は、基板上にシラザン結合を有するポリマーを有機溶媒に溶かした塗布剤を塗布して塗布膜を形成する工程と、前記塗布膜に含まれる前記有機溶媒を気化させてポリマー膜を形成する工程と、前記ポリマー膜に９０℃以下の温度で紫外線を照射する工程と、前記紫外線を照射したポリマー膜を５０℃以上８０℃未満の温度の純水または水溶液中に浸漬することによってシリコン酸化膜に転換する工程とを備えたところに特徴を有する。
【０００８】
本発明の不揮発性半導体記憶装置の製造方法の一態様は、半導体基板にメモリセルトランジスタおよび周辺回路トランジスタを形成してなる不揮発性半導体記憶装置の製造方法であって、前記半導体基板に、前記メモリセルトランジスタに対応した第１の素子分離用溝および前記周辺回路のトランジスタに対応した第２の素子分離用溝を形成する工程と、前記第１および第２の素子分離用溝内にシラザン結合を有するポリマーを有機溶媒に溶かした塗布剤を塗布して塗布膜を形成する工程と、前記塗布膜に含まれる前記有機溶媒を気化させてポリマー膜を形成する工程と、前記ポリマー膜に９０℃以下の温度で紫外線を照射する工程と、前記紫外線を照射したポリマー膜を５０℃以上８０℃未満の温度の純水または水溶液中に浸漬することによってシリコン酸化膜に転換する工程とを順次実行することにより、前記第１及び第２の素子分離用溝内に前記シリコン酸化膜を埋め込み形成するところに特徴を有する。
【発明の効果】
【０００９】
本発明によれば、低温で良好な絶縁膜であるシリコン酸化膜を形成することができる。
【発明を実施するための最良の形態】
【００１０】
（第１の実施形態）
以下、本発明を不揮発性半導体記憶装置の一つであるＮＡＮＤ型フラッシュメモリ装置に適用した場合の第１の実施形態について、図１〜図９を参照して説明する。なお、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なる。
【００１１】
図１は、メモリセル領域の端部から周辺回路領域に渡る境界部分におけるメモリセルトランジスタのワード線ＷＬの形成方向に沿った断面図である。メモリセル領域にはメモリセルトランジスタが形成され、周辺回路領域には周辺回路のトランジスタが形成されている。また、これら図１は、製造工程の一段階である配線工程の途中段階での状態を示している。
【００１２】
図１において、半導体基板であるシリコン基板１の表層部には、メモリセル領域で浅く、他の部分で深く形成されたトレンチ１ａ、１ｂが設けられている。それら各トレンチ１ａ、１ｂには、ＡＬＤ（atomic layer deposition）法により形成された薄いシリコン酸化膜２が内面に形成され、その内側に後述するシリコン酸化膜３が埋め込み形成されている。これらシリコン酸化膜２、３によりＳＴＩ（shallow trench isolation）構造の素子分離絶縁膜が構成されている。
【００１３】
この素子分離絶縁膜となるシリコン酸化膜２、３によりシリコン基板１の素子形成領域である複数の活性領域４が分離形成されている。活性領域４の上面にはゲート絶縁膜となるシリコン熱酸窒化膜５が膜厚８ｎｍで形成され、その上にメモリセルトランジスタのゲート電極ＭＧ、周辺回路のトランジスタのゲート電極ＰＧが形成されている。また、メモリセルトランジスタのゲート電極ＭＧと周辺回路領域のトランジスタのゲート電極ＰＧとの境界部分にはダミーゲート電極ＤＧが形成されている。
【００１４】
各ゲート電極ＭＧ、ＤＧ、ＰＧは、下から浮遊ゲート電極となるリン（Ｐ）ドープの多結晶シリコン膜６が膜厚５０ｎｍで形成され、電極間絶縁膜としてのＯＮＯ（oxide-nitride-oxide）膜７、制御ゲート電極膜となるリン（Ｐ）ドープの多結晶シリコン膜８、９が積層された構成である。ＯＮＯ膜７上に形成された多結晶シリコン膜８、９は、メモリセルトランジスタの各ゲート電極ＭＧ間および周辺回路のトランジスタのゲート電極ＰＧを連結するワード線として形成されている。なお、ＯＮＯ膜７に代えて、ＮＯＮＯＮ（nitride-oxide-nitride-oxide-nitride）膜を用いることもできる。
【００１５】
また、周辺回路のトランジスタのゲート電極ＰＧは、ＯＮＯ膜７に開口部７ａが形成され、上下に位置する多結晶シリコン膜６と８とが開口部７ａを介して電気的に接続された状態に形成されている。なお、図中、周辺回路領域に形成された広い幅のトレンチ１ｂに埋め込まれたシリコン酸化膜３の上面には、図示しない他のゲート電極から延出されたＯＮＯ膜７、多結晶シリコン膜８、９からなる電極が形成されている。
【００１６】
多結晶シリコン膜９の上面部分を覆うように層間絶縁膜（ＩＬＤ；Inter-Layer Dielectric）としてのシリコン酸化膜１０が形成されている。ワード線となる多結晶シリコン膜９の端部あるいはシリコン酸化膜３上に形成された多結晶シリコン膜９の上面には、シリコン酸化膜１０を貫通するようにコンタクト１１が形成されている。シリコン酸化膜１０の上面には、コンタクト１１に接続される配線層１２が形成されている。なお、この構成に加えて、さらに上層には層間絶縁膜としてのシリコン酸化膜および配線層が形成されている。
【００１７】
上記構成において、トレンチ１ａ、１ｂ内に埋め込まれたシリコン酸化膜３は、シリコン基板１の上面に、シラザン結合を有するポリマー（過水素化シラザン）を有機溶媒に溶かした塗布剤を塗布して形成した塗布膜（過水素化シラザン膜）を形成し、その塗布膜に含まれる有機溶媒を蒸発させると共に、後述する各種の処理を低温の条件で実行することにより形成している。これによって低温処理による良質なシリコン酸化膜３として形成したものである。この構成においては、ポリマー膜をシリコン酸化膜に転換するための高温の酸化性雰囲気での熱処理を必要としないため、電気的特性においてもしきい値電圧のシフトが少なく、且つオフリーク電流も低減したものを得ることができる。
【００１８】
次に、上記構成の製造工程のうち、シリコン酸化膜３を低温で形成する工程を中心として図２〜図５を参照すると共に、各種特性について図６〜図９を参照して説明する。なお、図２〜図５は、図１に対応した部分の製造過程における模式的な構成を示している。この実施形態においては、ＮＡＮＤ型フラッシュメモリ装置において、ＳＴＩ構造の素子分離用絶縁膜となるシリコン酸化膜３に適用したものであり、ポリシラザン膜に紫外線（ＵＶ；ultra violet）照射後、温水処理とＳＰＭ（sulfuric acid/hydrogen peroxide mixture）処理によるキュアを行い、続いて水蒸気酸化を行うことで、不純物の少ない良質な絶縁膜が埋め込まれた素子分離絶縁膜を実現する例である。
【００１９】
まず、図２に示すように、シリコン基板１の上面にトンネル酸化膜となるシリコン熱酸窒化膜５を膜厚８ｎｍで形成する。続いて、浮遊ゲート電極となるリン（Ｐ）ドープ多結晶シリコン膜６を膜厚５０ｎｍで形成する。さらに、この上面にＣＭＰ（chemical mechanical polishing）法による研磨工程でのストッパ材となるシリコン窒化膜１３を膜厚６０ｎｍで形成する。
【００２０】
次に、公知のリソグラフィ技術及び反応性イオンエッチング（ＲＩＥ；reactive ion etching）法により、シリコン窒化膜１３、多結晶シリコン膜６、シリコン熱酸窒化膜５、シリコン基板１を順次エッチング加工して、所定深さのトレンチ１ａ、１ｂを形成する。
【００２１】
次に、シリコン基板１の表面全面つまりシリコン基板１上のシリコン窒化膜１３の上面およびトレンチ１ａ、１ｂの内壁面および底面のそれぞれに、成膜温度が４５０℃で原料ガスとしてＴＤＭＡＳ（トリジメチルアミノシラン）と酸素（Ｏ２）とを用いてＡＬＤ法によりシリコン酸化膜２を膜厚１２ｎｍで形成する。
【００２２】
続いて、図３に示すように、ポリシラザン膜１４をシリコン基板１の平坦な部分で膜厚が６００ｎｍになるようにスピン塗布してトレンチ１ａ、１ｂ内を完全に埋め込む。ポリシラザン膜１４の形成は以下のように行う。平均分子量が１５００〜５５００の過水素化シラザン(パーハイドロシラザン)ポリマー［（ＳｉＨ２ＮＨ）ｎ］をキシレン、ジブチルエーテル等に分散して過水素化シラザン重合体溶液を生成し、その過水素化シラザン重合体（過水素化ポリシラザン）溶液をスピンコーティング法により、シリコン基板１の表面に塗布する。スピンコーティング法の条件は例えばシリコン基板１の回転速度１０００ｒｐｍ、回転時間３０秒、過水素化シラザン重合体溶液の滴下量２ｃｃである。
【００２３】
次に塗布膜であるポリシラザン膜１４を形成したシリコン基板１をホットプレート上で１５０℃に加熱し、不活性ガス雰囲気中で３分間ベークすることにより、過水素化シラザン重合体溶液中の溶媒を揮発させてポリシラザン膜１４をポリマー膜に転換する。この状態では、膜中には溶媒起因の炭素（Ｃ）あるいは炭化水素（ＣＨ）が不純物として数原子パーセントから十数原子パーセント程度、ポリシラザンのポリマーに起因する窒素（Ｎ）が数十原子パーセント残存している。
【００２４】
次に、ポリマー膜に転換したポリシラザン膜１４に波長が１５０ｎｍ〜３００ｎｍの紫外光（ＵＶ）を照射する。紫外光照射によりポリシラザン膜１４中のシリコン―窒素（Ｓｉ−Ｎ）結合が解離してポリシラザン膜１４は活性な状態に変化する。また、このときシリコン―酸素（Ｓｉ−Ｏ）結合のエネルギーとほぼ等しくなる紫外線の波長は１４２ｎｍであるため、それよりも長波長側の紫外線を用いないとポリシラザン膜１４が転換されることで形成されるシリコン酸化膜３中に紫外線照射ダメージが残存することになるので好ましくない。一方、紫外線の光の波長が３００ｎｍよりも長くなると以下に述べるようなポリシラザンの酸化が殆ど起こらないことがわかった。なお紫外光を照射する温度としては室温が望まれ、更にポリシラザン膜１４を形成した基板を冷却することが好ましい。これは紫外光照射時の温度が高く、例えば９０℃を超えるとポリシラザンからの低分子成分の昇華がおこり、ポリシラザンの機械強度が低下してしまい膜のクラック等の原因になりやすいためである。
【００２５】
次に、図４に示すように、ポリシラザン膜１４を、５０℃以上で且つ８０℃未満の温度に保った純水中に３０分間浸漬することで酸化する。純水中での酸化工程ではポリシラザン膜１４中に水（Ｈ２Ｏ）を浸透させ、シリコン（Ｓｉ）のダングリングボンドやシリコン−水素（Ｓｉ−Ｈ）結合を酸化して水酸化シリコン（ＳｉＯＨ）を生成するとともに、シリコン−窒素（Ｓｉ−Ｎ）結合の解離で生じたアンモニアを膜外に排出し膜を緻密化する。このように本処理では水（Ｈ２Ｏ）を含む５０℃以上の溶液であることが重要であり、純水に代えて酸性の水溶液を用いることも可能である。
【００２６】
本反応は溶液温度に依存し、溶液温度が１０℃低下する毎に拡散及び反応の効率が１／２程度ずつ低下するために、溶液温度が５０℃未満では埋め込み工程で要求される５００ｎｍ以上のポリシラザン膜１４の改質には不十分となる。なお、膜中に水（Ｈ２Ｏ）を導入する前に例えば１００℃以上の高温の水蒸気中で加熱することは、残存した不純物の炭素（Ｃ）や窒素（Ｎ）が膜中で熱拡散し、シリコン基板１の界面でパイルアップして固定電荷形成を促進するので好ましくない。また、８０℃以上の純水の使用は、純水の沸騰により均一な反応が阻害されるために好ましくない。したがって、純水の温度は、好ましくは６０℃〜７０℃の範囲に設定すると良い。また浸漬時間は好ましくは１０分〜３０分の範囲で行うと良い。
【００２７】
図６、図７は、紫外線照射直後のポリシラザン膜（ａｓ ＵＶ（図中、破線で示す））、紫外線照射後に室温（２５℃）で洗浄したポリシラザン膜（ＵＶ＋２５℃Ｗａｓｈ（図中、細実線で示す））、紫外線照射後に温水（６０℃、７０℃）に浸漬したポリシラザン膜（ＵＶ＋６０℃Ｂｏｉｌ、ＵＶ＋７０℃Ｂｏｉｌ（図中、一点鎖線、太実線で示す））のそれぞれについて昇温脱離ガス分析（ＴＤＳ；thermal desorption spectroscopy）を行った結果を示している。
【００２８】
この結果、紫外線照射後に温水（６０℃、７０℃）に浸漬したポリシラザン膜ではＴＤＳのピークが大きく変化し、４００℃以下で放出される膜中に吸収した水（Ｈ２Ｏ）の放出ピーク値が減少し、逆に４００℃以上で観測される水酸化シリコン（ＳｉＯＨ）起因の放出ピーク値が大きくなっており、水（Ｈ２Ｏ（ｍ／ｚ＝１８））の総放出量も少ないことがわかる。また、この反応は主に温水の温度に依存しており５０℃より低温では殆ど効果がないことがわかる。これは前述のようにポリシラザン膜中の水（Ｈ２Ｏ）の拡散と酸化反応が温水温度に強く依存するためである。すなわち、５０℃以上の温水に浸漬する工程は、ポリシラザンの酸化工程であって吸水工程ではない。なお、ＴＤＳでは測定前に真空排気を十分行ってから測定を開始するため、単に表面に吸着し、真空排気の際に容易に離脱する水（Ｈ２Ｏ）は測定されない。以上でポリシラザン膜は１ａｔ％程度の窒素（Ｎ）を含むシリコン酸化膜３に転換する。
【００２９】
次に、前記紫外線照射後に温水処理したポリシラザン膜を１００℃以上好ましくは１２０℃以上２００℃以下のＳＰＭ（硫酸過酸化水素水混合液）中に１５分間浸漬する。ＳＰＭ温度は１００℃以上に達するために、前記紫外線照射後に温水処理したポリシラザン膜１４中に浸透した水（Ｈ２Ｏ）とシリコン（Ｓｉ）のダングリングボンドやシリコン−水素（Ｓｉ−Ｈ）結合との反応による酸化が促進されるとともに、酸性のＳＰＭ中へのアンモニアの吸出しも促進される。なお、ＳＰＭ温度が２００℃を超えて高いとポリシラザン膜が溶解するおそれが生じるため好ましくない。
【００３０】
本反応では反応を促進するために１００℃以上の薬液が好ましいが、薬液中に水分を含んでいることが重要である。これは水分を含まない薬液の場合、前の温水工程でポリシラザン膜１４中に取り込ませた水酸化シリコン（ＳｉＯＨ）が解離して水（Ｈ２Ｏ）が再度放出されてしまうためである。ＳＰＭの場合には過酸化水素の解離によって水分が発生するため、本用途に適している。本処理後にはポリシラザン膜１４は０．５ａｔ％程度の窒素（Ｎ）を含むシリコン酸化膜３へと変化する。但し、トレンチ１ａのように狭い幅のメモリセルトランジスタのゲート電極ＭＧ部分では、トレンチ１ａ部分の内部への紫外光が殆ど到達できないために、図４に示しているように、埋め込まれているポリシラザン膜１４はまだベーク後に近い状態にある。なお、比較例としてＳＰＭ処理を行わないサンプルも作成した。
【００３１】
次に、シリコン酸化膜３を水蒸気雰囲気で熱処理を行うことで緻密化するとともに、メモリセル領域のトレンチ１ａ内のポリシラザン膜１４をシリコン酸化膜３に転換する。シリコン酸化膜３中には０．５ａｔ％程度の窒素（Ｎ）が残存しており、この窒素（Ｎ）は紫外線照射の影響でシリコン（Ｓｉ）と強く結合していないために動きやすい状態にあるので、窒素（Ｎ）の拡散が抑制できる３００℃以下好ましくは２５０℃以下で水蒸気を導入し遊離しやすい窒素（Ｎ）を酸化したあとに、５００℃まで水蒸気中で連続的に昇温して熱処理を行う。以上の処理でシリコン酸化膜３中の窒素濃度は０．１ａｔ％以下まで減少し、且つ、シリコン酸化膜３自体が熱処理によって緻密化される。なお、従来技術のものと比較をするために、紫外線照射とウェット処理とを行わず、いきなり水蒸気酸化をおこなった場合のサンプルも作成してデータを測定した。
【００３２】
図８に水蒸気酸化の水蒸気導入温度依存性を調べた結果を示す。この図８は、ｐ型のシリコン基板上にポリシラザン膜を形成し、紫外線照射（ｗｉｔｈ ＵＶ）／温水＋ＳＰＭ処理後の５００℃水蒸気酸化での水蒸気導入温度を様々の条件で行い、キャパシタのフラットバンド電圧のシフトを測定した結果である。これにより、ポリシラザン起因の不純物による固定電荷を評価している。ポリシラザン中の不純物が熱処理中にｐ型のシリコン基板の表面まで拡散すると固定電荷化するので、フラットバンド電圧のシフトが大きい条件は可動不純物が多いということになる。また、比較例として紫外線照射を行わない場合（ｗｉｔｈｏｕｔ ＵＶ）も示した。
【００３３】
この結果から、紫外線照射を行った場合（ｗｉｔｈ ＵＶ）に、水蒸気導入温度にフラットバンド電圧シフトが依存し、水蒸気導入温度が低い場合は紫外線照射を行わない場合（ｗｉｔｈｏｕｔ ＵＶ）に比べて固定電荷が低減されているが、水蒸気導入温度が高い場合は紫外線照射をおこなわない場合に比べても悪化していることがわかる。
【００３４】
これは紫外線照射ではシラザン結合が切れて窒素原子（Ｎ）が遊離した状態になるため、通常のポリシラザン膜に比べて窒素（Ｎ）が酸化により除去しやすい状態にある反面、熱処理中に容易に拡散しやすい状態にあるためである。以上の結果からは水蒸気酸化時の水蒸気導入温度としては３００℃以下、好ましくは２５０℃以下が適していることがわかる。
【００３５】
図９は、製造工程の各段階でのフーリエ変換赤外分光光度計（ＦＴＩＲ；fourier transform infrared spectroscopy）測定での赤外吸収のスペクトルを示す。この結果によると、ポリシラザン膜が温水中でほぼ酸化してしまっており、ＳＰＭ処理以降ではシリコン−酸素（Ｓｉ−Ｏ）ピーク強度が殆ど同じであり、ＳＰＭ処理終了の段階で酸化反応はほぼ完了していることがわかる。
【００３６】
次に、図５に示すように、シリコン酸化膜３を８７５℃の窒素（Ｎ２）アニールにより緻密化してから、ＣＭＰ法によりシリコン窒化膜１３をストッパーとしてシリコン酸化膜３、２を研磨して、トレンチ１ａ、１ｂ内部にのみ残存せしめる。続いて、公知のリソグラフィ技術及び反応性イオンエッチング（ＲＩＥ）法によって、トレンチ１ａ、１ｂ内に残存するシリコン酸化膜３を所望の高さまでエッチバックする。次に、ホット燐酸中でシリコン窒化膜１３を除去する。これにより、素子分離絶縁膜が形成される。
【００３７】
この後、図１に示すように、電極間絶縁膜となるＯＮＯ膜７、制御ゲート電極となるリン（Ｐ）ドープの多結晶シリコン膜８を形成する。次に、公知のリソグラフィ技術及び反応性イオンエッチング（ＲＩＥ）法によってリン（Ｐ）ドープ多結晶シリコン膜８およびＯＮＯ膜７に周辺回路のリン（Ｐ）ドープの多結晶シリコン膜６に連通するスリット状の開口部７ａを形成する。続いて、シリコン基板１全面にリン（Ｐ）ドープの多結晶シリコン膜９を形成し、公知のリソグラフィ技術及び反応性イオンエッチング（ＲＩＥ）法によってリン（Ｐ）ドープの多結晶シリコン膜９、８、およびＯＮＯ膜７、リン（Ｐ）ドープの多結晶シリコン膜６を順次加工して、制御ゲート電極および浮遊ゲート電極を分離形成する。以降の工程では層間絶縁膜としてのシリコン酸化膜１０を形成し、コンタクト１１、配線１２などの形成を行なうが、ここでは詳細は省略する。
【００３８】
上記のようにしてシリコン酸化膜３を形成した場合のものと、比較のために水蒸気酸化のみで酸化をおこなったものとで、周辺回路のオフリーク電流(Ｉoff)のゲート幅（Ｗ）依存性を測定した結果を次の表１に示す。
【００３９】
【表１】
【００４０】
上記表１に示す結果において、ゲート幅Ｗが１μｍ以下では本実施例と比較して従来技術の場合オフリーク電流Ｉoffが大きく増大していることがわかる。これは活性領域（ＡＡ；active area）の幅（＝Ｗ）の幅が狭くなるほど劣化がおこり、かつＮチャンネル型トランジスタにおいて影響が顕著であることからＳＴＩ構造の素子分離絶縁膜に正固定電荷が存在するために素子分離絶縁膜近傍の活性領域（ＡＡ）でトランジスタのしきい値電圧Ｖｔが低下していることによるものである。そして、ＳＰＭ処理を行わない場合でも本実施形態のシーケンスでトランジスタのオフリーク電流Ｉoffが改善するが、ＳＰＭ処理と組み合わせることで更に良好な結果が得られている。すなわち、不純物拡散の起こり得ない２００℃以下の低温で紫外線照射／温水処理／ＳＰＭ処理等の組み合わせで、固定電荷のもととなる不純物を効率よく除去できたことによるものである。一方、温水のような酸化効果を伴わない室温での洗浄工程を紫外線照射後に追加しても不純物除去効果はなく、そのためトランジスタ特性の改善も得られないことがわかる。
【００４１】
なお、本実施形態ではＮＡＮＤ型フラッシュメモリ装置に適用した場合の例を説明したが、これに限らず、チャージトラップ型のメモリや、ＤＲＡＭ（dynamic random access memory）、ロジックデバイス等のＳＴＩ構造の素子分離絶縁膜への適用が可能であり、塗布型のポリシラザン膜の良好な埋め込み性を損なうことなく、固定電荷の少ない素子分離絶縁膜のトレンチ内への埋め込みが可能になるので半導体装置の更なる微細化が可能になる。
【００４２】
（第２の実施形態）
図１０〜図１３は、本発明の第２の実施形態を示すもので、２層積層構造の抵抗変化型メモリ装置（ＲｅＲＡＭ）の配線間埋め込みにポリシラザン膜を使ってシリコン酸化膜に転換する場合の例を示している。この実施形態では、ポリシラザン膜をシリコン酸化膜に転換する際に、基本的に２００℃以下の温度で形成が可能になることで、周辺回路及びセル部のダイオード特性を劣化させることなく、メモリセルの積層が可能になるという利点がある。以下、ポリシラザン膜をシリコン酸化膜に転換する工程を中心に製造工程を概略的に説明する。
【００４３】
図１０〜図１３は、抵抗変化型メモリ装置のメモリセル領域において、直交するビット線方向およびワード線方向のそれぞれの方向に切断した場合の断面を示している。なお、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なる。
【００４４】
まず、図１０において、シリコン基板２１上に抵抗変化型メモリ装置の周辺回路となるトランジスタ２２、トレンチ２１ａにシリコン酸化膜を埋め込んで形成した素子分離絶縁膜２３、層間絶縁膜２４、コンタクトプラグ２５、２６、２７、第１の配線層２８、第２の配線層２９を公知の半導体製造技術によって形成する。
【００４５】
次に、図１１に示すように、メモリ素子のワード線となるタングステン膜３０を膜厚２００ｎｍで形成する。続いて抵抗変化素子となるＧｅＳｂｘＴｅｙ膜３１を膜厚１０ｎｍ、ヒーターとなるタンタルオキサイド膜３２を膜厚２ｎｍ、上部電極兼バリアメタルとなる窒化タングステン膜３３を膜厚１０ｎｍ、ｐｉｎダイオードとなるｎ＋／ｎ−／ｐ＋非晶質シリコン積層膜３４を膜厚５０ｎｍ／１００ｎｍ／５０ｎｍ、バリアメタルとなる窒化タングステン膜３５を膜厚１０ｎｍ、ＣＭＰ法による研磨のストッパーとなるタングステン膜３６を膜厚５０ｎｍでそれぞれ形成する。
【００４６】
続いて、公知のリソグラフィ技術及び反応性イオンエッチング（ＲＩＥ）技術により積層形成したタングステン膜３６、窒化タングステン膜３５、非晶質シリコン積層膜３４、窒化タングステン膜３３、タンタルオキサイド膜３２、ＧｅＳｂｘＴｅｙ膜３１およびタングステン膜３０を帯状をなす形状に一括加工する。
【００４７】
次に、図１２に示すように、一括加工された前記積層膜間にＡＬＤ法によりシリコン窒化膜３７を膜厚３ｎｍで形成する。続いて、ポリシラザンを原料とするシリコン酸化膜３８を形成する。ここで、シリコン酸化膜３８の形成方法は第１の実施形態と同様である。すなわち、ポリシラザン膜をスピン塗布し、１５０℃でベークした後、波長１７２ｎｍの紫外線を照射する。この後、第１のウエット処理として６０〜７０℃の温水中で３０分間を実施し、続いて、第２のウエット処理としてＳＰＭ中で２０分の処理を行いポリシラザン膜をシリコン酸化膜３８に転換する。
【００４８】
次にタングステン膜３６をストッパーとして公知のＣＭＰ技術でシリコン酸化膜３８を平坦化処理する。この後、第１のビット線となるタングステン膜３９を膜厚１００ｎｍ、バリアメタルとなる窒化タングステン膜４０を膜厚１０ｎｍ、ｐ＋／ｎ−／ｎ＋非晶質シリコン積層膜４１を膜厚５０ｎｍ／１００ｎｍ／５０ｎｍ、バリアメタル兼下部電極となる窒化タングステン膜４２を膜厚１０ｎｍ、ヒーターとなるタンタルオキサイド膜４３を膜厚２ｎｍ、抵抗変化素子となるＧｅＳｂｘＴｅｙ膜４４を膜厚１０ｎｍ、ＣＭＰ処理時のストッパーとなるタングステン膜４５を膜厚５０ｎｍで形成する。さらに、積層した膜３９〜４５を公知のリソグラフィ技術及び反応性イオンエッチング（ＲＩＥ）技術により一括加工し、更にシリコン酸化膜３８及びシリコン酸化膜３８間に埋め込まれた積層膜３９〜３６を一括加工する。
【００４９】
次に、図１３に示すように、一括加工された積層膜３１〜３６、３９〜４５の間に面した側壁部に、一層目と同様にＡＬＤ法によるシリコン窒化膜４６、ポリシラザン膜を塗布して前述と同様の処理を行って形成するシリコン酸化膜４７により埋め込む。ポリシラザン膜は、塗布後に紫外線照射、第１のウェット処理、第２のウェット処理を順次行ってシリコン酸化膜４７に転換する。この後、シリコン酸化膜４７を公知のＣＭＰ技術により平坦化する。
【００５０】
次に、２本目のワード線となるタングステン膜４８を形成し、公知のリソグラフィ技術及び反応性イオンエッチング（ＲＩＥ）技術により、タングステン膜４８、シリコン酸化膜４７およびシリコン酸化膜４７間に埋め込まれた積層された膜４０〜４５を一括加工する。次に一括加工された積層膜４０〜４５とタングステン膜４８の間に、１層目、２層目と同様にしてＡＬＤ法によるシリコン窒化膜４９、ポリシラザン膜を塗布して前述と同様の処理を行って形成するシリコン酸化膜５０により埋め込む。ポリシラザン膜は、塗布後に紫外線照射、第１のウェット処理、第２のウェット処理を順次行ってシリコン酸化膜５０に転換する。この後、シリコン酸化膜５０を公知のＣＭＰ技術により平坦化する。
【００５１】
次にＲＴＰ（Rapid Thermal Processing）技術を用いてｎ＋／ｎ−／ｐ＋非晶質シリコン積層膜３４、ｐ＋／ｎ−／ｎ＋非晶質シリコン積層膜４１を結晶化すると共に、不純物を活性化する。以上により、２層積層された抵抗変化型メモリセルが形成された。以下、層間絶縁膜５１を形成し、アルミニウム配線５２、パシベーション膜５３を形成することにより、抵抗変化メモリ装置が完成する。
【００５２】
なお、本実施例では抵抗変化材料としてＧＳＴ（ＧｅＳｂｘＴｅｙ）膜を用いたが、両端に印加された電圧で発生するジュール熱により、その抵抗状態が変わるカルコゲナイド系のＧＳＴ（ＧｅＳｂｘＴｅｙ）、窒素（Ｎ）ドープのＧＳＴ、酸素（Ｏ）ドープのＧＳＴ、ＧｅＳｂ、ＩｎＧｅｘＴｅｙ等の材料を用いることができる。
【００５３】
また、ヒーター材料としてタンタルオキサイドを用いたが、ニオブオキサイド、チタニア等を用いることも可能であり、またヒーターを用いないことも可能である。また、カルコゲナイド系ではないが、両端に印加された電圧によって抵抗値が変わるＴｉＯ２、ＮｉＯ、Ｔｉなどの金属をドープしたＮｉＯ、ＣｕＯ、ＨｆＯ２、ＺｒＯ２、ＰｒｘＣａ１-ｘＭｎＯ３、ＳｒＴｉＯ３、ＦｅＯ等の金属酸化物可変抵抗材料を用いることも可能である。
【００５４】
電極材料として本実施例では窒化タングステンを用いたが、上記ヒーター材料と反応して可変抵抗性を損わない材料、例えば窒化チタン、窒化チタンアルミニウム、窒化タンタル、窒化チタンシリサイド、タンタルカーバイド、チタンシリサイド、タングステンシリサイド、コバルトシリサイド、ニッケルシリサイド、コバルトシリサイド、ニッケル白金シリサイド、白金、ルテニウム、白金ロジウム、イリジウム等を用いることが可能である。
また、ダイオード材料としては、シリコン、ゲルマニウム等の半導体以外にＮｉＯ、ＴｉＯ、ＣｕＯ、ＩｎＺｎＯ等の金属酸化物半導体のｐｎ接合、あるいは金属と半導体のショットキー接合を用いるショットキーダイオードを用いることも可能である。
【００５５】
表２は、本実施形態における構造を採用したものと、従来技術に相当するポリシラザン膜を６００℃の水蒸気酸化でシリコン酸化膜に転換して層間絶縁膜として用いた場合のものについて、ダイオードの順方向電流／逆方向オフリーク電流、書き込み電流／消去電流を比較した結果を示す。
【００５６】
【表２】
【００５７】
上記の結果から、本実施形態のものの構造では、シリコン酸化膜を形成する工程を低温化できることで、ダイオードの不純物プロファイルが崩れにくくダイオードの整流特性が大幅に改善するため、書き込み／消去電流の低いセルが実現できることがわかる。
【００５８】
このように本実施形態の構造では、消去電流を低減することができるため、特に消費電力を抑制したいモバイル用途に適した抵抗変化型メモリ装置を作成することができるという利点がある。
【００５９】
（第３の実施形態）
図１４〜図１７は、本発明の第３の実施形態を示すもので、本実施形態では液晶ディスプレー装置の薄膜トランジスタ（ＴＦＴ；thin film transistor）形成に必要な絶縁膜の形成工程において適用した場合の例を示している。
【００６０】
液晶ディスプレー装置では、ガラス基板上にＴＦＴを形成するため低温での絶縁膜形成が要求されており、通常プラズマＣＶＤ（chemical vapor deposition）法が用いられてきたが、プラズマＣＶＤ法で形成する場合には、第１に大面積の液晶対応が難しく膜厚均一性確保が困難であり、真空系が必要であるため装置が巨大化しやすい点、第２にプラズマによるＴＦＴへのダメージが入りやすい点等の問題があった。
【００６１】
この点、本実施形態ではプラズマを用いることなく比較的良質なシリコン酸化膜を形成できるので、良好なＴＦＴをシンプルな製造工程で実現が可能になるという利点がある。
本実施形態では、特に、当該方法をＴＦＴ液晶に適用される半導体装置のシリコン酸化膜に適用した構成について述べる。
【００６２】
まず、図１４に示すように、基板であるガラス基板６１の全面に過水素化ポリシラザン溶液を２００ｎｍ塗布して第１のポリシラザン膜６２を形成する。過水素化ポリシラザン溶液の形成方法は第１の実施形態で示した方法と同様である。次に、ガラス基板６１をオーブン中で１５０℃に加熱し過水素化ポリシラザン塗布膜中の溶媒を揮発させる。続いて、ポリシラザン膜６２に波長が１５０ｎｍ〜１９０ｎｍの範囲の紫外光を照射する。紫外光照射によりポリシラザン膜６２中のＳｉ−Ｎ結合が解離し、ポリシラザン膜６２は活性な状態に変化する。
【００６３】
次に、第１のウェット工程として、７０℃〜８０℃の温度に保った純水中に１０分間浸漬することでポリシラザン膜６２を酸化する。具体的にはポリシラザン膜６２中に水（Ｈ２Ｏ）を浸透させ、シリコン（Ｓｉ）のダングリングボンドやＳｉ−Ｈ結合を酸化するとともに、Ｓｉ−Ｎ結合の解離で生じたアンモニアを膜外に排出する。
【００６４】
続いて、第２のウェット工程として、紫外線照射後に温水処理したポリシラザン膜６２をＳＰＭ（硫酸過酸化水素水混合液）中に１５分間浸漬することでポリシラザン膜をガラス基板からの金属拡散を抑制するためのシリコン酸化膜６３へと転換する。
【００６５】
次に、ガラス基板６１のシリコン酸化膜６３の上面全面に非晶質シリコン膜を２００ｎｍ堆積し、フォトリソグラフィ処理によりパターニングを行う。続いてレーザーアニール処理により、非晶質シリコン膜を結晶化して多結晶シリコン膜６４を形成する。
【００６６】
次に、多結晶シリコン膜６４上にゲート酸化膜となる過水素化ポリシラザンを例えばインクジェット方式で５０ｎｍ塗布し第２のポリシラザン膜を形成し、第１のポリシラザン膜と同様に波長が１５０ｎｍ〜１９０ｎｍの範囲の紫外光照射、第１のウェット処理工程、第２のウェット処理工程を行いシリコン酸化膜６５を形成する。更に２００℃の炉中にガラス基板６１を導入し、２００℃で水蒸気を導入し３０分間の酸化処理を行い、その後に４００℃まで水蒸気中で連続的に昇温し４００℃で１０分間酸化することによりゲート絶縁膜となるシリコン酸化膜６５内に、窒素（Ｎ）を０．３ａｔ％程度しか含まない高純度なものに形成する。
【００６７】
次に、シリコン酸化膜６５の上面にゲート電極膜の材料を成膜してパターニング処理を行ってゲート電極膜６６を形成する。続いて、イオン注入と活性化処理により多結晶シリコン膜６４にソース／ドレインとなる拡散層６４ａ、６４ｂを形成する。次にガラス基板６１の上面全面に第３のポリシラザン溶液の塗布膜を４００ｎｍで形成し、前述した第１および第２のポリシラザン膜の場合と同様に、波長が１５０ｎｍ〜１９０ｎｍの範囲の紫外光照射、第１のウェット処理工程、第２のウェット処理工程を行うことによりシリコン酸化膜６７を層間絶縁膜として形成する。
【００６８】
次に、シリコン酸化膜６７にコンタクトホールを形成して、トランジスタのゲート電極６８、拡散層６４ａ、６４ｂに連通するコンタクトホールを形成する。続いて、コンタクトホール内を埋め込むようにアルミニウム膜を形成する。続いて、公知のリソグラフィ技術及びエッチング技術によりアルミニウム膜を加工してコンタクトプラグ６８、６９、７０を形成すると共に配線を形成し、ＴＦＴ液晶のＴＦＴトランジスタが形成される。
【００６９】
上記実施形態での過水素化ポリシラザン膜（Coat＋Bake）およびこれを本実施形態の形成方法により転換したシリコン酸化膜（ＵＶ＋Boil＋ＳＰＭ）について膜中の不純物分布を、ＳＩＭＳ（secondary ion mass spectroscopy）により測定した結果を図１６、図１７に示す。図１６では、炭素（Ｃ）の濃度分布を示し、図１７では、窒素（Ｎ）の濃度分布を示している。この結果から、シリコン酸化膜を形成する過程で、高温の熱処理工程を殆ど用いていないにも関わらず、膜中で一様に窒素（Ｎ）が酸素（Ｏ）に転換され、炭素（Ｃ）も減少していることがわかる。なお、基板界面で現れるピークは、ＳＩＭＳ測定起因のピークで実際のピークではない。
【００７０】
このような本実施形態によれば、過水素化ポリシラザン膜のベーク温度を、１５０℃を最高温度として、それ以下の低温で比較的良質のシリコン酸化膜を形成することができるので、低温でトランジスタｗｏ形成することができ、これによってＴＦＴの特性向上を図ることができる。
【００７１】
表３は、本実施形態における方法で形成したシリコン酸化膜中の残留炭素（Ｃ）濃度と上記トランジスタのしきい値電圧を示す。ここで、比較のために、
（Ａ）ＴＥＯＳ（tetra-ethoxysilane）原料のプラズマＣＶＤで形成した酸化膜を用いる場合、
（Ｂ）低温酸化触媒としてアミンを添加して低温（３００℃以下）でシリコン酸化膜へ改質できる過水素化ポリシラザンを用いる場合
について酸化膜中の残留炭素（Ｃ）濃度とゲート酸化膜の１２０℃での経時的絶縁膜破壊であるＴＤＤＢ（time dependent dielectric breakdown）［年］、およびこれらの酸化膜を用いて形成したトランジスタのしきい値電圧を示す。
【００７２】
【表３】
【００７３】
このように、本実施形態に係る絶縁膜形成方法によれば、不純物として炭素（Ｃ）が膜中に残留しやすいアミンを導入しなくても、過水素化ポリシラザンを低温で残留炭素の少ない比較的良質なシリコン酸化膜に改質することができる。そのため、トランジスタのしきい値電圧への炭素起因固定電荷を最小にすることができる。また、低温工程しか存在しないためにガラス基板６１からのナトリウム等の金属の拡散を最小限に抑制することが可能であるので、ゲート酸化膜の信頼性改善（より長いＴＤＤＢ）の実現が可能である。すなわち、本実施形態に係るシリコン酸化膜の形成方法によれば、炭素が膜中に残留しやすいプラズマＣＶＤよりも純度の高い良質なシリコン酸化膜を更に低温で形成することができる。
【００７４】
本発明は各実施形態に示した応用例に限定されることなく、過水素化ポリシラザン膜を用いて低温で不純物の少ない良質なシリコン酸化膜を形成する、あるいは埋め込み性のすぐれたシリコン酸化膜を低温で形成する応用への適用が可能である。
【図面の簡単な説明】
【００７５】
【図１】本発明の第１の実施形態を示す模式的断面図
【図２】製造工程の一段階で示す図１相当の模式的断面図（その１）
【図３】製造工程の一段階で示す図１相当の模式的断面図（その２）
【図４】製造工程の一段階で示す図１相当の模式的断面図（その３）
【図５】製造工程の一段階で示す図１相当の模式的断面図（その４）
【図６】各種条件でシリコン酸化膜の昇温脱離ガス分析（ＴＤＳ）を行った結果（ＴＤＳ温度を横軸にとったときの強度分布）
【図７】各種条件でシリコン酸化膜の昇温脱離ガス分析（ＴＤＳ）を行った結果（Ｂｏｉｌ温度を横軸にとったときのピーク値のデータ）
【図８】水蒸気酸化の水蒸気導入温度依存性をキャパシタのフラットバンド電圧のシフトとして測定した結果を示す図
【図９】製造工程の各段階でのフーリエ変換赤外分光光度計（ＦＴＩＲ）測定での赤外吸収のスペクトルを示す図
【図１０】本発明の第２の実施形態を示し、製造工程の一段階で互いに直交する平面方向で切断した場合の模式的断面図（その１）
【図１１】製造工程の一段階で互いに直交する平面方向で切断した場合の模式的断面図（その２）
【図１２】製造工程の一段階で互いに直交する平面方向で切断した場合の模式的断面図（その３）
【図１３】製造工程の一段階で互いに直交する平面方向で切断した場合の模式的断面図（その４）
【図１４】本発明の第３の実施形態を示し、製造工程の一段階における模式的断面図（その１）
【図１５】製造工程の一段階における模式的断面図（その２）
【図１６】シリコン酸化膜および過水素化ポリシラザン膜中の炭素分布をＳＩＭＳで測定した結果を示す図
【図１７】シリコン酸化膜および過水素化ポリシラザン膜中の窒素分布をＳＩＭＳで測定した結果を示す図
【符号の説明】
【００７６】
図面中、１はシリコン基板（半導体基板）、３はシリコン酸化膜、５はシリコン熱酸窒化膜、６は多結晶シリコン膜、７はＯＮＯ膜、８、９は多結晶シリコン膜、１４は過水素化ポリシラザン膜（ポリマー膜）、２１はシリコン基板（半導体基板）、２２はトランジスタ、２３は素子分離絶縁膜、３８、４７、５０はシリコン酸化膜、６１はガラス基板（基板）、６２はポリマー膜、６３、６５、６７はシリコン酸化膜である。
【技術分野】
【０００１】
本発明は、塗布膜を用いたシリコン酸化膜の形成方法および不揮発性半導体記憶装置の製造方法に関する。
【背景技術】
【０００２】
半導体装置は、高集積化による素子の動作速度向上あるいは低消費電力化などの性能向上や、製造コストの抑制を目的として微細化が積極的に進められている。半導体装置の微細化のためにはトランジスタや配線の微細化が重要であるが、微細化に伴い素子間を絶縁する素子分離領域形成の困難度も急激に増している。これは、トランジスタ等の素子の微細化に伴い素子間のスペースの微細化も当然行われ、微細なスペースに良好な絶縁特性をもつ絶縁膜を埋め込むこと自体が微細化に伴い困難度を増しているからである。
【０００３】
また、素子の微細化に伴い、配線やバリアメタルにも銅（Ｃｕ）やタンタル（Ｔａ）、ルテニウム（Ｒｕ）等の耐酸化性の低い金属や、あるいは熱工程においてシリコン（Ｓｉ）中に拡散しやすい金属など、従来は半導体工程で使用されていなかったような金属が用いられるようになってきている。
【０００４】
さらに、トランジスタにおいても、ゲート絶縁膜にハフニウム（Ｈｆ）やジルコニウム（Ｚｒ）等の金属が用いられたり、ゲート電極にコバルトシリサイド（ＣｏＳｉ）、ニッケルシリサイド（ＮｉＳｉ）、プラチナシリサイド（ＰｔＳｉ）等の耐酸化性が低い金属や、あるいは熱工程でシリコン中へ拡散しやすい金属等が使われはじめるようになっており、素子間絶縁領域形成の工程において低温処理化を推進することが重要になってきている。
【０００５】
不揮発性半導体記憶装置の素子分離絶縁膜としてＳＴＩ（shallow trench isolation）構造を用いた微細なスペースの埋め込み技術としては、たとえば特許文献１に示されるように、ＳＯＧ（spin on glass）技術が採用されるようになってきているが、ＳＯＧ膜は膜が形成された段階では膜中不純物、膜中の吸着水を除去するために水蒸気を含む酸化性雰囲気中での熱処理が不可欠であった。しかし、前述のように素子の微細化に伴い水蒸気を含む酸化性雰囲気中での熱処理は困難であったり、更なる低温化を余儀なくされており、良質の絶縁膜を狭スペースに形成することは非常に難しくなっている。
【特許文献１】特開２００４−１７９６１４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、低温で良好な絶縁膜であるシリコン酸化膜を形成する方法およびその形成方法を利用した不揮発性半導体記憶装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明のシリコン酸化膜の形成方法の一態様は、基板上にシラザン結合を有するポリマーを有機溶媒に溶かした塗布剤を塗布して塗布膜を形成する工程と、前記塗布膜に含まれる前記有機溶媒を気化させてポリマー膜を形成する工程と、前記ポリマー膜に９０℃以下の温度で紫外線を照射する工程と、前記紫外線を照射したポリマー膜を５０℃以上８０℃未満の温度の純水または水溶液中に浸漬することによってシリコン酸化膜に転換する工程とを備えたところに特徴を有する。
【０００８】
本発明の不揮発性半導体記憶装置の製造方法の一態様は、半導体基板にメモリセルトランジスタおよび周辺回路トランジスタを形成してなる不揮発性半導体記憶装置の製造方法であって、前記半導体基板に、前記メモリセルトランジスタに対応した第１の素子分離用溝および前記周辺回路のトランジスタに対応した第２の素子分離用溝を形成する工程と、前記第１および第２の素子分離用溝内にシラザン結合を有するポリマーを有機溶媒に溶かした塗布剤を塗布して塗布膜を形成する工程と、前記塗布膜に含まれる前記有機溶媒を気化させてポリマー膜を形成する工程と、前記ポリマー膜に９０℃以下の温度で紫外線を照射する工程と、前記紫外線を照射したポリマー膜を５０℃以上８０℃未満の温度の純水または水溶液中に浸漬することによってシリコン酸化膜に転換する工程とを順次実行することにより、前記第１及び第２の素子分離用溝内に前記シリコン酸化膜を埋め込み形成するところに特徴を有する。
【発明の効果】
【０００９】
本発明によれば、低温で良好な絶縁膜であるシリコン酸化膜を形成することができる。
【発明を実施するための最良の形態】
【００１０】
（第１の実施形態）
以下、本発明を不揮発性半導体記憶装置の一つであるＮＡＮＤ型フラッシュメモリ装置に適用した場合の第１の実施形態について、図１〜図９を参照して説明する。なお、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なる。
【００１１】
図１は、メモリセル領域の端部から周辺回路領域に渡る境界部分におけるメモリセルトランジスタのワード線ＷＬの形成方向に沿った断面図である。メモリセル領域にはメモリセルトランジスタが形成され、周辺回路領域には周辺回路のトランジスタが形成されている。また、これら図１は、製造工程の一段階である配線工程の途中段階での状態を示している。
【００１２】
図１において、半導体基板であるシリコン基板１の表層部には、メモリセル領域で浅く、他の部分で深く形成されたトレンチ１ａ、１ｂが設けられている。それら各トレンチ１ａ、１ｂには、ＡＬＤ（atomic layer deposition）法により形成された薄いシリコン酸化膜２が内面に形成され、その内側に後述するシリコン酸化膜３が埋め込み形成されている。これらシリコン酸化膜２、３によりＳＴＩ（shallow trench isolation）構造の素子分離絶縁膜が構成されている。
【００１３】
この素子分離絶縁膜となるシリコン酸化膜２、３によりシリコン基板１の素子形成領域である複数の活性領域４が分離形成されている。活性領域４の上面にはゲート絶縁膜となるシリコン熱酸窒化膜５が膜厚８ｎｍで形成され、その上にメモリセルトランジスタのゲート電極ＭＧ、周辺回路のトランジスタのゲート電極ＰＧが形成されている。また、メモリセルトランジスタのゲート電極ＭＧと周辺回路領域のトランジスタのゲート電極ＰＧとの境界部分にはダミーゲート電極ＤＧが形成されている。
【００１４】
各ゲート電極ＭＧ、ＤＧ、ＰＧは、下から浮遊ゲート電極となるリン（Ｐ）ドープの多結晶シリコン膜６が膜厚５０ｎｍで形成され、電極間絶縁膜としてのＯＮＯ（oxide-nitride-oxide）膜７、制御ゲート電極膜となるリン（Ｐ）ドープの多結晶シリコン膜８、９が積層された構成である。ＯＮＯ膜７上に形成された多結晶シリコン膜８、９は、メモリセルトランジスタの各ゲート電極ＭＧ間および周辺回路のトランジスタのゲート電極ＰＧを連結するワード線として形成されている。なお、ＯＮＯ膜７に代えて、ＮＯＮＯＮ（nitride-oxide-nitride-oxide-nitride）膜を用いることもできる。
【００１５】
また、周辺回路のトランジスタのゲート電極ＰＧは、ＯＮＯ膜７に開口部７ａが形成され、上下に位置する多結晶シリコン膜６と８とが開口部７ａを介して電気的に接続された状態に形成されている。なお、図中、周辺回路領域に形成された広い幅のトレンチ１ｂに埋め込まれたシリコン酸化膜３の上面には、図示しない他のゲート電極から延出されたＯＮＯ膜７、多結晶シリコン膜８、９からなる電極が形成されている。
【００１６】
多結晶シリコン膜９の上面部分を覆うように層間絶縁膜（ＩＬＤ；Inter-Layer Dielectric）としてのシリコン酸化膜１０が形成されている。ワード線となる多結晶シリコン膜９の端部あるいはシリコン酸化膜３上に形成された多結晶シリコン膜９の上面には、シリコン酸化膜１０を貫通するようにコンタクト１１が形成されている。シリコン酸化膜１０の上面には、コンタクト１１に接続される配線層１２が形成されている。なお、この構成に加えて、さらに上層には層間絶縁膜としてのシリコン酸化膜および配線層が形成されている。
【００１７】
上記構成において、トレンチ１ａ、１ｂ内に埋め込まれたシリコン酸化膜３は、シリコン基板１の上面に、シラザン結合を有するポリマー（過水素化シラザン）を有機溶媒に溶かした塗布剤を塗布して形成した塗布膜（過水素化シラザン膜）を形成し、その塗布膜に含まれる有機溶媒を蒸発させると共に、後述する各種の処理を低温の条件で実行することにより形成している。これによって低温処理による良質なシリコン酸化膜３として形成したものである。この構成においては、ポリマー膜をシリコン酸化膜に転換するための高温の酸化性雰囲気での熱処理を必要としないため、電気的特性においてもしきい値電圧のシフトが少なく、且つオフリーク電流も低減したものを得ることができる。
【００１８】
次に、上記構成の製造工程のうち、シリコン酸化膜３を低温で形成する工程を中心として図２〜図５を参照すると共に、各種特性について図６〜図９を参照して説明する。なお、図２〜図５は、図１に対応した部分の製造過程における模式的な構成を示している。この実施形態においては、ＮＡＮＤ型フラッシュメモリ装置において、ＳＴＩ構造の素子分離用絶縁膜となるシリコン酸化膜３に適用したものであり、ポリシラザン膜に紫外線（ＵＶ；ultra violet）照射後、温水処理とＳＰＭ（sulfuric acid/hydrogen peroxide mixture）処理によるキュアを行い、続いて水蒸気酸化を行うことで、不純物の少ない良質な絶縁膜が埋め込まれた素子分離絶縁膜を実現する例である。
【００１９】
まず、図２に示すように、シリコン基板１の上面にトンネル酸化膜となるシリコン熱酸窒化膜５を膜厚８ｎｍで形成する。続いて、浮遊ゲート電極となるリン（Ｐ）ドープ多結晶シリコン膜６を膜厚５０ｎｍで形成する。さらに、この上面にＣＭＰ（chemical mechanical polishing）法による研磨工程でのストッパ材となるシリコン窒化膜１３を膜厚６０ｎｍで形成する。
【００２０】
次に、公知のリソグラフィ技術及び反応性イオンエッチング（ＲＩＥ；reactive ion etching）法により、シリコン窒化膜１３、多結晶シリコン膜６、シリコン熱酸窒化膜５、シリコン基板１を順次エッチング加工して、所定深さのトレンチ１ａ、１ｂを形成する。
【００２１】
次に、シリコン基板１の表面全面つまりシリコン基板１上のシリコン窒化膜１３の上面およびトレンチ１ａ、１ｂの内壁面および底面のそれぞれに、成膜温度が４５０℃で原料ガスとしてＴＤＭＡＳ（トリジメチルアミノシラン）と酸素（Ｏ２）とを用いてＡＬＤ法によりシリコン酸化膜２を膜厚１２ｎｍで形成する。
【００２２】
続いて、図３に示すように、ポリシラザン膜１４をシリコン基板１の平坦な部分で膜厚が６００ｎｍになるようにスピン塗布してトレンチ１ａ、１ｂ内を完全に埋め込む。ポリシラザン膜１４の形成は以下のように行う。平均分子量が１５００〜５５００の過水素化シラザン(パーハイドロシラザン)ポリマー［（ＳｉＨ２ＮＨ）ｎ］をキシレン、ジブチルエーテル等に分散して過水素化シラザン重合体溶液を生成し、その過水素化シラザン重合体（過水素化ポリシラザン）溶液をスピンコーティング法により、シリコン基板１の表面に塗布する。スピンコーティング法の条件は例えばシリコン基板１の回転速度１０００ｒｐｍ、回転時間３０秒、過水素化シラザン重合体溶液の滴下量２ｃｃである。
【００２３】
次に塗布膜であるポリシラザン膜１４を形成したシリコン基板１をホットプレート上で１５０℃に加熱し、不活性ガス雰囲気中で３分間ベークすることにより、過水素化シラザン重合体溶液中の溶媒を揮発させてポリシラザン膜１４をポリマー膜に転換する。この状態では、膜中には溶媒起因の炭素（Ｃ）あるいは炭化水素（ＣＨ）が不純物として数原子パーセントから十数原子パーセント程度、ポリシラザンのポリマーに起因する窒素（Ｎ）が数十原子パーセント残存している。
【００２４】
次に、ポリマー膜に転換したポリシラザン膜１４に波長が１５０ｎｍ〜３００ｎｍの紫外光（ＵＶ）を照射する。紫外光照射によりポリシラザン膜１４中のシリコン―窒素（Ｓｉ−Ｎ）結合が解離してポリシラザン膜１４は活性な状態に変化する。また、このときシリコン―酸素（Ｓｉ−Ｏ）結合のエネルギーとほぼ等しくなる紫外線の波長は１４２ｎｍであるため、それよりも長波長側の紫外線を用いないとポリシラザン膜１４が転換されることで形成されるシリコン酸化膜３中に紫外線照射ダメージが残存することになるので好ましくない。一方、紫外線の光の波長が３００ｎｍよりも長くなると以下に述べるようなポリシラザンの酸化が殆ど起こらないことがわかった。なお紫外光を照射する温度としては室温が望まれ、更にポリシラザン膜１４を形成した基板を冷却することが好ましい。これは紫外光照射時の温度が高く、例えば９０℃を超えるとポリシラザンからの低分子成分の昇華がおこり、ポリシラザンの機械強度が低下してしまい膜のクラック等の原因になりやすいためである。
【００２５】
次に、図４に示すように、ポリシラザン膜１４を、５０℃以上で且つ８０℃未満の温度に保った純水中に３０分間浸漬することで酸化する。純水中での酸化工程ではポリシラザン膜１４中に水（Ｈ２Ｏ）を浸透させ、シリコン（Ｓｉ）のダングリングボンドやシリコン−水素（Ｓｉ−Ｈ）結合を酸化して水酸化シリコン（ＳｉＯＨ）を生成するとともに、シリコン−窒素（Ｓｉ−Ｎ）結合の解離で生じたアンモニアを膜外に排出し膜を緻密化する。このように本処理では水（Ｈ２Ｏ）を含む５０℃以上の溶液であることが重要であり、純水に代えて酸性の水溶液を用いることも可能である。
【００２６】
本反応は溶液温度に依存し、溶液温度が１０℃低下する毎に拡散及び反応の効率が１／２程度ずつ低下するために、溶液温度が５０℃未満では埋め込み工程で要求される５００ｎｍ以上のポリシラザン膜１４の改質には不十分となる。なお、膜中に水（Ｈ２Ｏ）を導入する前に例えば１００℃以上の高温の水蒸気中で加熱することは、残存した不純物の炭素（Ｃ）や窒素（Ｎ）が膜中で熱拡散し、シリコン基板１の界面でパイルアップして固定電荷形成を促進するので好ましくない。また、８０℃以上の純水の使用は、純水の沸騰により均一な反応が阻害されるために好ましくない。したがって、純水の温度は、好ましくは６０℃〜７０℃の範囲に設定すると良い。また浸漬時間は好ましくは１０分〜３０分の範囲で行うと良い。
【００２７】
図６、図７は、紫外線照射直後のポリシラザン膜（ａｓ ＵＶ（図中、破線で示す））、紫外線照射後に室温（２５℃）で洗浄したポリシラザン膜（ＵＶ＋２５℃Ｗａｓｈ（図中、細実線で示す））、紫外線照射後に温水（６０℃、７０℃）に浸漬したポリシラザン膜（ＵＶ＋６０℃Ｂｏｉｌ、ＵＶ＋７０℃Ｂｏｉｌ（図中、一点鎖線、太実線で示す））のそれぞれについて昇温脱離ガス分析（ＴＤＳ；thermal desorption spectroscopy）を行った結果を示している。
【００２８】
この結果、紫外線照射後に温水（６０℃、７０℃）に浸漬したポリシラザン膜ではＴＤＳのピークが大きく変化し、４００℃以下で放出される膜中に吸収した水（Ｈ２Ｏ）の放出ピーク値が減少し、逆に４００℃以上で観測される水酸化シリコン（ＳｉＯＨ）起因の放出ピーク値が大きくなっており、水（Ｈ２Ｏ（ｍ／ｚ＝１８））の総放出量も少ないことがわかる。また、この反応は主に温水の温度に依存しており５０℃より低温では殆ど効果がないことがわかる。これは前述のようにポリシラザン膜中の水（Ｈ２Ｏ）の拡散と酸化反応が温水温度に強く依存するためである。すなわち、５０℃以上の温水に浸漬する工程は、ポリシラザンの酸化工程であって吸水工程ではない。なお、ＴＤＳでは測定前に真空排気を十分行ってから測定を開始するため、単に表面に吸着し、真空排気の際に容易に離脱する水（Ｈ２Ｏ）は測定されない。以上でポリシラザン膜は１ａｔ％程度の窒素（Ｎ）を含むシリコン酸化膜３に転換する。
【００２９】
次に、前記紫外線照射後に温水処理したポリシラザン膜を１００℃以上好ましくは１２０℃以上２００℃以下のＳＰＭ（硫酸過酸化水素水混合液）中に１５分間浸漬する。ＳＰＭ温度は１００℃以上に達するために、前記紫外線照射後に温水処理したポリシラザン膜１４中に浸透した水（Ｈ２Ｏ）とシリコン（Ｓｉ）のダングリングボンドやシリコン−水素（Ｓｉ−Ｈ）結合との反応による酸化が促進されるとともに、酸性のＳＰＭ中へのアンモニアの吸出しも促進される。なお、ＳＰＭ温度が２００℃を超えて高いとポリシラザン膜が溶解するおそれが生じるため好ましくない。
【００３０】
本反応では反応を促進するために１００℃以上の薬液が好ましいが、薬液中に水分を含んでいることが重要である。これは水分を含まない薬液の場合、前の温水工程でポリシラザン膜１４中に取り込ませた水酸化シリコン（ＳｉＯＨ）が解離して水（Ｈ２Ｏ）が再度放出されてしまうためである。ＳＰＭの場合には過酸化水素の解離によって水分が発生するため、本用途に適している。本処理後にはポリシラザン膜１４は０．５ａｔ％程度の窒素（Ｎ）を含むシリコン酸化膜３へと変化する。但し、トレンチ１ａのように狭い幅のメモリセルトランジスタのゲート電極ＭＧ部分では、トレンチ１ａ部分の内部への紫外光が殆ど到達できないために、図４に示しているように、埋め込まれているポリシラザン膜１４はまだベーク後に近い状態にある。なお、比較例としてＳＰＭ処理を行わないサンプルも作成した。
【００３１】
次に、シリコン酸化膜３を水蒸気雰囲気で熱処理を行うことで緻密化するとともに、メモリセル領域のトレンチ１ａ内のポリシラザン膜１４をシリコン酸化膜３に転換する。シリコン酸化膜３中には０．５ａｔ％程度の窒素（Ｎ）が残存しており、この窒素（Ｎ）は紫外線照射の影響でシリコン（Ｓｉ）と強く結合していないために動きやすい状態にあるので、窒素（Ｎ）の拡散が抑制できる３００℃以下好ましくは２５０℃以下で水蒸気を導入し遊離しやすい窒素（Ｎ）を酸化したあとに、５００℃まで水蒸気中で連続的に昇温して熱処理を行う。以上の処理でシリコン酸化膜３中の窒素濃度は０．１ａｔ％以下まで減少し、且つ、シリコン酸化膜３自体が熱処理によって緻密化される。なお、従来技術のものと比較をするために、紫外線照射とウェット処理とを行わず、いきなり水蒸気酸化をおこなった場合のサンプルも作成してデータを測定した。
【００３２】
図８に水蒸気酸化の水蒸気導入温度依存性を調べた結果を示す。この図８は、ｐ型のシリコン基板上にポリシラザン膜を形成し、紫外線照射（ｗｉｔｈ ＵＶ）／温水＋ＳＰＭ処理後の５００℃水蒸気酸化での水蒸気導入温度を様々の条件で行い、キャパシタのフラットバンド電圧のシフトを測定した結果である。これにより、ポリシラザン起因の不純物による固定電荷を評価している。ポリシラザン中の不純物が熱処理中にｐ型のシリコン基板の表面まで拡散すると固定電荷化するので、フラットバンド電圧のシフトが大きい条件は可動不純物が多いということになる。また、比較例として紫外線照射を行わない場合（ｗｉｔｈｏｕｔ ＵＶ）も示した。
【００３３】
この結果から、紫外線照射を行った場合（ｗｉｔｈ ＵＶ）に、水蒸気導入温度にフラットバンド電圧シフトが依存し、水蒸気導入温度が低い場合は紫外線照射を行わない場合（ｗｉｔｈｏｕｔ ＵＶ）に比べて固定電荷が低減されているが、水蒸気導入温度が高い場合は紫外線照射をおこなわない場合に比べても悪化していることがわかる。
【００３４】
これは紫外線照射ではシラザン結合が切れて窒素原子（Ｎ）が遊離した状態になるため、通常のポリシラザン膜に比べて窒素（Ｎ）が酸化により除去しやすい状態にある反面、熱処理中に容易に拡散しやすい状態にあるためである。以上の結果からは水蒸気酸化時の水蒸気導入温度としては３００℃以下、好ましくは２５０℃以下が適していることがわかる。
【００３５】
図９は、製造工程の各段階でのフーリエ変換赤外分光光度計（ＦＴＩＲ；fourier transform infrared spectroscopy）測定での赤外吸収のスペクトルを示す。この結果によると、ポリシラザン膜が温水中でほぼ酸化してしまっており、ＳＰＭ処理以降ではシリコン−酸素（Ｓｉ−Ｏ）ピーク強度が殆ど同じであり、ＳＰＭ処理終了の段階で酸化反応はほぼ完了していることがわかる。
【００３６】
次に、図５に示すように、シリコン酸化膜３を８７５℃の窒素（Ｎ２）アニールにより緻密化してから、ＣＭＰ法によりシリコン窒化膜１３をストッパーとしてシリコン酸化膜３、２を研磨して、トレンチ１ａ、１ｂ内部にのみ残存せしめる。続いて、公知のリソグラフィ技術及び反応性イオンエッチング（ＲＩＥ）法によって、トレンチ１ａ、１ｂ内に残存するシリコン酸化膜３を所望の高さまでエッチバックする。次に、ホット燐酸中でシリコン窒化膜１３を除去する。これにより、素子分離絶縁膜が形成される。
【００３７】
この後、図１に示すように、電極間絶縁膜となるＯＮＯ膜７、制御ゲート電極となるリン（Ｐ）ドープの多結晶シリコン膜８を形成する。次に、公知のリソグラフィ技術及び反応性イオンエッチング（ＲＩＥ）法によってリン（Ｐ）ドープ多結晶シリコン膜８およびＯＮＯ膜７に周辺回路のリン（Ｐ）ドープの多結晶シリコン膜６に連通するスリット状の開口部７ａを形成する。続いて、シリコン基板１全面にリン（Ｐ）ドープの多結晶シリコン膜９を形成し、公知のリソグラフィ技術及び反応性イオンエッチング（ＲＩＥ）法によってリン（Ｐ）ドープの多結晶シリコン膜９、８、およびＯＮＯ膜７、リン（Ｐ）ドープの多結晶シリコン膜６を順次加工して、制御ゲート電極および浮遊ゲート電極を分離形成する。以降の工程では層間絶縁膜としてのシリコン酸化膜１０を形成し、コンタクト１１、配線１２などの形成を行なうが、ここでは詳細は省略する。
【００３８】
上記のようにしてシリコン酸化膜３を形成した場合のものと、比較のために水蒸気酸化のみで酸化をおこなったものとで、周辺回路のオフリーク電流(Ｉoff)のゲート幅（Ｗ）依存性を測定した結果を次の表１に示す。
【００３９】
【表１】
【００４０】
上記表１に示す結果において、ゲート幅Ｗが１μｍ以下では本実施例と比較して従来技術の場合オフリーク電流Ｉoffが大きく増大していることがわかる。これは活性領域（ＡＡ；active area）の幅（＝Ｗ）の幅が狭くなるほど劣化がおこり、かつＮチャンネル型トランジスタにおいて影響が顕著であることからＳＴＩ構造の素子分離絶縁膜に正固定電荷が存在するために素子分離絶縁膜近傍の活性領域（ＡＡ）でトランジスタのしきい値電圧Ｖｔが低下していることによるものである。そして、ＳＰＭ処理を行わない場合でも本実施形態のシーケンスでトランジスタのオフリーク電流Ｉoffが改善するが、ＳＰＭ処理と組み合わせることで更に良好な結果が得られている。すなわち、不純物拡散の起こり得ない２００℃以下の低温で紫外線照射／温水処理／ＳＰＭ処理等の組み合わせで、固定電荷のもととなる不純物を効率よく除去できたことによるものである。一方、温水のような酸化効果を伴わない室温での洗浄工程を紫外線照射後に追加しても不純物除去効果はなく、そのためトランジスタ特性の改善も得られないことがわかる。
【００４１】
なお、本実施形態ではＮＡＮＤ型フラッシュメモリ装置に適用した場合の例を説明したが、これに限らず、チャージトラップ型のメモリや、ＤＲＡＭ（dynamic random access memory）、ロジックデバイス等のＳＴＩ構造の素子分離絶縁膜への適用が可能であり、塗布型のポリシラザン膜の良好な埋め込み性を損なうことなく、固定電荷の少ない素子分離絶縁膜のトレンチ内への埋め込みが可能になるので半導体装置の更なる微細化が可能になる。
【００４２】
（第２の実施形態）
図１０〜図１３は、本発明の第２の実施形態を示すもので、２層積層構造の抵抗変化型メモリ装置（ＲｅＲＡＭ）の配線間埋め込みにポリシラザン膜を使ってシリコン酸化膜に転換する場合の例を示している。この実施形態では、ポリシラザン膜をシリコン酸化膜に転換する際に、基本的に２００℃以下の温度で形成が可能になることで、周辺回路及びセル部のダイオード特性を劣化させることなく、メモリセルの積層が可能になるという利点がある。以下、ポリシラザン膜をシリコン酸化膜に転換する工程を中心に製造工程を概略的に説明する。
【００４３】
図１０〜図１３は、抵抗変化型メモリ装置のメモリセル領域において、直交するビット線方向およびワード線方向のそれぞれの方向に切断した場合の断面を示している。なお、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なる。
【００４４】
まず、図１０において、シリコン基板２１上に抵抗変化型メモリ装置の周辺回路となるトランジスタ２２、トレンチ２１ａにシリコン酸化膜を埋め込んで形成した素子分離絶縁膜２３、層間絶縁膜２４、コンタクトプラグ２５、２６、２７、第１の配線層２８、第２の配線層２９を公知の半導体製造技術によって形成する。
【００４５】
次に、図１１に示すように、メモリ素子のワード線となるタングステン膜３０を膜厚２００ｎｍで形成する。続いて抵抗変化素子となるＧｅＳｂｘＴｅｙ膜３１を膜厚１０ｎｍ、ヒーターとなるタンタルオキサイド膜３２を膜厚２ｎｍ、上部電極兼バリアメタルとなる窒化タングステン膜３３を膜厚１０ｎｍ、ｐｉｎダイオードとなるｎ＋／ｎ−／ｐ＋非晶質シリコン積層膜３４を膜厚５０ｎｍ／１００ｎｍ／５０ｎｍ、バリアメタルとなる窒化タングステン膜３５を膜厚１０ｎｍ、ＣＭＰ法による研磨のストッパーとなるタングステン膜３６を膜厚５０ｎｍでそれぞれ形成する。
【００４６】
続いて、公知のリソグラフィ技術及び反応性イオンエッチング（ＲＩＥ）技術により積層形成したタングステン膜３６、窒化タングステン膜３５、非晶質シリコン積層膜３４、窒化タングステン膜３３、タンタルオキサイド膜３２、ＧｅＳｂｘＴｅｙ膜３１およびタングステン膜３０を帯状をなす形状に一括加工する。
【００４７】
次に、図１２に示すように、一括加工された前記積層膜間にＡＬＤ法によりシリコン窒化膜３７を膜厚３ｎｍで形成する。続いて、ポリシラザンを原料とするシリコン酸化膜３８を形成する。ここで、シリコン酸化膜３８の形成方法は第１の実施形態と同様である。すなわち、ポリシラザン膜をスピン塗布し、１５０℃でベークした後、波長１７２ｎｍの紫外線を照射する。この後、第１のウエット処理として６０〜７０℃の温水中で３０分間を実施し、続いて、第２のウエット処理としてＳＰＭ中で２０分の処理を行いポリシラザン膜をシリコン酸化膜３８に転換する。
【００４８】
次にタングステン膜３６をストッパーとして公知のＣＭＰ技術でシリコン酸化膜３８を平坦化処理する。この後、第１のビット線となるタングステン膜３９を膜厚１００ｎｍ、バリアメタルとなる窒化タングステン膜４０を膜厚１０ｎｍ、ｐ＋／ｎ−／ｎ＋非晶質シリコン積層膜４１を膜厚５０ｎｍ／１００ｎｍ／５０ｎｍ、バリアメタル兼下部電極となる窒化タングステン膜４２を膜厚１０ｎｍ、ヒーターとなるタンタルオキサイド膜４３を膜厚２ｎｍ、抵抗変化素子となるＧｅＳｂｘＴｅｙ膜４４を膜厚１０ｎｍ、ＣＭＰ処理時のストッパーとなるタングステン膜４５を膜厚５０ｎｍで形成する。さらに、積層した膜３９〜４５を公知のリソグラフィ技術及び反応性イオンエッチング（ＲＩＥ）技術により一括加工し、更にシリコン酸化膜３８及びシリコン酸化膜３８間に埋め込まれた積層膜３９〜３６を一括加工する。
【００４９】
次に、図１３に示すように、一括加工された積層膜３１〜３６、３９〜４５の間に面した側壁部に、一層目と同様にＡＬＤ法によるシリコン窒化膜４６、ポリシラザン膜を塗布して前述と同様の処理を行って形成するシリコン酸化膜４７により埋め込む。ポリシラザン膜は、塗布後に紫外線照射、第１のウェット処理、第２のウェット処理を順次行ってシリコン酸化膜４７に転換する。この後、シリコン酸化膜４７を公知のＣＭＰ技術により平坦化する。
【００５０】
次に、２本目のワード線となるタングステン膜４８を形成し、公知のリソグラフィ技術及び反応性イオンエッチング（ＲＩＥ）技術により、タングステン膜４８、シリコン酸化膜４７およびシリコン酸化膜４７間に埋め込まれた積層された膜４０〜４５を一括加工する。次に一括加工された積層膜４０〜４５とタングステン膜４８の間に、１層目、２層目と同様にしてＡＬＤ法によるシリコン窒化膜４９、ポリシラザン膜を塗布して前述と同様の処理を行って形成するシリコン酸化膜５０により埋め込む。ポリシラザン膜は、塗布後に紫外線照射、第１のウェット処理、第２のウェット処理を順次行ってシリコン酸化膜５０に転換する。この後、シリコン酸化膜５０を公知のＣＭＰ技術により平坦化する。
【００５１】
次にＲＴＰ（Rapid Thermal Processing）技術を用いてｎ＋／ｎ−／ｐ＋非晶質シリコン積層膜３４、ｐ＋／ｎ−／ｎ＋非晶質シリコン積層膜４１を結晶化すると共に、不純物を活性化する。以上により、２層積層された抵抗変化型メモリセルが形成された。以下、層間絶縁膜５１を形成し、アルミニウム配線５２、パシベーション膜５３を形成することにより、抵抗変化メモリ装置が完成する。
【００５２】
なお、本実施例では抵抗変化材料としてＧＳＴ（ＧｅＳｂｘＴｅｙ）膜を用いたが、両端に印加された電圧で発生するジュール熱により、その抵抗状態が変わるカルコゲナイド系のＧＳＴ（ＧｅＳｂｘＴｅｙ）、窒素（Ｎ）ドープのＧＳＴ、酸素（Ｏ）ドープのＧＳＴ、ＧｅＳｂ、ＩｎＧｅｘＴｅｙ等の材料を用いることができる。
【００５３】
また、ヒーター材料としてタンタルオキサイドを用いたが、ニオブオキサイド、チタニア等を用いることも可能であり、またヒーターを用いないことも可能である。また、カルコゲナイド系ではないが、両端に印加された電圧によって抵抗値が変わるＴｉＯ２、ＮｉＯ、Ｔｉなどの金属をドープしたＮｉＯ、ＣｕＯ、ＨｆＯ２、ＺｒＯ２、ＰｒｘＣａ１-ｘＭｎＯ３、ＳｒＴｉＯ３、ＦｅＯ等の金属酸化物可変抵抗材料を用いることも可能である。
【００５４】
電極材料として本実施例では窒化タングステンを用いたが、上記ヒーター材料と反応して可変抵抗性を損わない材料、例えば窒化チタン、窒化チタンアルミニウム、窒化タンタル、窒化チタンシリサイド、タンタルカーバイド、チタンシリサイド、タングステンシリサイド、コバルトシリサイド、ニッケルシリサイド、コバルトシリサイド、ニッケル白金シリサイド、白金、ルテニウム、白金ロジウム、イリジウム等を用いることが可能である。
また、ダイオード材料としては、シリコン、ゲルマニウム等の半導体以外にＮｉＯ、ＴｉＯ、ＣｕＯ、ＩｎＺｎＯ等の金属酸化物半導体のｐｎ接合、あるいは金属と半導体のショットキー接合を用いるショットキーダイオードを用いることも可能である。
【００５５】
表２は、本実施形態における構造を採用したものと、従来技術に相当するポリシラザン膜を６００℃の水蒸気酸化でシリコン酸化膜に転換して層間絶縁膜として用いた場合のものについて、ダイオードの順方向電流／逆方向オフリーク電流、書き込み電流／消去電流を比較した結果を示す。
【００５６】
【表２】
【００５７】
上記の結果から、本実施形態のものの構造では、シリコン酸化膜を形成する工程を低温化できることで、ダイオードの不純物プロファイルが崩れにくくダイオードの整流特性が大幅に改善するため、書き込み／消去電流の低いセルが実現できることがわかる。
【００５８】
このように本実施形態の構造では、消去電流を低減することができるため、特に消費電力を抑制したいモバイル用途に適した抵抗変化型メモリ装置を作成することができるという利点がある。
【００５９】
（第３の実施形態）
図１４〜図１７は、本発明の第３の実施形態を示すもので、本実施形態では液晶ディスプレー装置の薄膜トランジスタ（ＴＦＴ；thin film transistor）形成に必要な絶縁膜の形成工程において適用した場合の例を示している。
【００６０】
液晶ディスプレー装置では、ガラス基板上にＴＦＴを形成するため低温での絶縁膜形成が要求されており、通常プラズマＣＶＤ（chemical vapor deposition）法が用いられてきたが、プラズマＣＶＤ法で形成する場合には、第１に大面積の液晶対応が難しく膜厚均一性確保が困難であり、真空系が必要であるため装置が巨大化しやすい点、第２にプラズマによるＴＦＴへのダメージが入りやすい点等の問題があった。
【００６１】
この点、本実施形態ではプラズマを用いることなく比較的良質なシリコン酸化膜を形成できるので、良好なＴＦＴをシンプルな製造工程で実現が可能になるという利点がある。
本実施形態では、特に、当該方法をＴＦＴ液晶に適用される半導体装置のシリコン酸化膜に適用した構成について述べる。
【００６２】
まず、図１４に示すように、基板であるガラス基板６１の全面に過水素化ポリシラザン溶液を２００ｎｍ塗布して第１のポリシラザン膜６２を形成する。過水素化ポリシラザン溶液の形成方法は第１の実施形態で示した方法と同様である。次に、ガラス基板６１をオーブン中で１５０℃に加熱し過水素化ポリシラザン塗布膜中の溶媒を揮発させる。続いて、ポリシラザン膜６２に波長が１５０ｎｍ〜１９０ｎｍの範囲の紫外光を照射する。紫外光照射によりポリシラザン膜６２中のＳｉ−Ｎ結合が解離し、ポリシラザン膜６２は活性な状態に変化する。
【００６３】
次に、第１のウェット工程として、７０℃〜８０℃の温度に保った純水中に１０分間浸漬することでポリシラザン膜６２を酸化する。具体的にはポリシラザン膜６２中に水（Ｈ２Ｏ）を浸透させ、シリコン（Ｓｉ）のダングリングボンドやＳｉ−Ｈ結合を酸化するとともに、Ｓｉ−Ｎ結合の解離で生じたアンモニアを膜外に排出する。
【００６４】
続いて、第２のウェット工程として、紫外線照射後に温水処理したポリシラザン膜６２をＳＰＭ（硫酸過酸化水素水混合液）中に１５分間浸漬することでポリシラザン膜をガラス基板からの金属拡散を抑制するためのシリコン酸化膜６３へと転換する。
【００６５】
次に、ガラス基板６１のシリコン酸化膜６３の上面全面に非晶質シリコン膜を２００ｎｍ堆積し、フォトリソグラフィ処理によりパターニングを行う。続いてレーザーアニール処理により、非晶質シリコン膜を結晶化して多結晶シリコン膜６４を形成する。
【００６６】
次に、多結晶シリコン膜６４上にゲート酸化膜となる過水素化ポリシラザンを例えばインクジェット方式で５０ｎｍ塗布し第２のポリシラザン膜を形成し、第１のポリシラザン膜と同様に波長が１５０ｎｍ〜１９０ｎｍの範囲の紫外光照射、第１のウェット処理工程、第２のウェット処理工程を行いシリコン酸化膜６５を形成する。更に２００℃の炉中にガラス基板６１を導入し、２００℃で水蒸気を導入し３０分間の酸化処理を行い、その後に４００℃まで水蒸気中で連続的に昇温し４００℃で１０分間酸化することによりゲート絶縁膜となるシリコン酸化膜６５内に、窒素（Ｎ）を０．３ａｔ％程度しか含まない高純度なものに形成する。
【００６７】
次に、シリコン酸化膜６５の上面にゲート電極膜の材料を成膜してパターニング処理を行ってゲート電極膜６６を形成する。続いて、イオン注入と活性化処理により多結晶シリコン膜６４にソース／ドレインとなる拡散層６４ａ、６４ｂを形成する。次にガラス基板６１の上面全面に第３のポリシラザン溶液の塗布膜を４００ｎｍで形成し、前述した第１および第２のポリシラザン膜の場合と同様に、波長が１５０ｎｍ〜１９０ｎｍの範囲の紫外光照射、第１のウェット処理工程、第２のウェット処理工程を行うことによりシリコン酸化膜６７を層間絶縁膜として形成する。
【００６８】
次に、シリコン酸化膜６７にコンタクトホールを形成して、トランジスタのゲート電極６８、拡散層６４ａ、６４ｂに連通するコンタクトホールを形成する。続いて、コンタクトホール内を埋め込むようにアルミニウム膜を形成する。続いて、公知のリソグラフィ技術及びエッチング技術によりアルミニウム膜を加工してコンタクトプラグ６８、６９、７０を形成すると共に配線を形成し、ＴＦＴ液晶のＴＦＴトランジスタが形成される。
【００６９】
上記実施形態での過水素化ポリシラザン膜（Coat＋Bake）およびこれを本実施形態の形成方法により転換したシリコン酸化膜（ＵＶ＋Boil＋ＳＰＭ）について膜中の不純物分布を、ＳＩＭＳ（secondary ion mass spectroscopy）により測定した結果を図１６、図１７に示す。図１６では、炭素（Ｃ）の濃度分布を示し、図１７では、窒素（Ｎ）の濃度分布を示している。この結果から、シリコン酸化膜を形成する過程で、高温の熱処理工程を殆ど用いていないにも関わらず、膜中で一様に窒素（Ｎ）が酸素（Ｏ）に転換され、炭素（Ｃ）も減少していることがわかる。なお、基板界面で現れるピークは、ＳＩＭＳ測定起因のピークで実際のピークではない。
【００７０】
このような本実施形態によれば、過水素化ポリシラザン膜のベーク温度を、１５０℃を最高温度として、それ以下の低温で比較的良質のシリコン酸化膜を形成することができるので、低温でトランジスタｗｏ形成することができ、これによってＴＦＴの特性向上を図ることができる。
【００７１】
表３は、本実施形態における方法で形成したシリコン酸化膜中の残留炭素（Ｃ）濃度と上記トランジスタのしきい値電圧を示す。ここで、比較のために、
（Ａ）ＴＥＯＳ（tetra-ethoxysilane）原料のプラズマＣＶＤで形成した酸化膜を用いる場合、
（Ｂ）低温酸化触媒としてアミンを添加して低温（３００℃以下）でシリコン酸化膜へ改質できる過水素化ポリシラザンを用いる場合
について酸化膜中の残留炭素（Ｃ）濃度とゲート酸化膜の１２０℃での経時的絶縁膜破壊であるＴＤＤＢ（time dependent dielectric breakdown）［年］、およびこれらの酸化膜を用いて形成したトランジスタのしきい値電圧を示す。
【００７２】
【表３】
【００７３】
このように、本実施形態に係る絶縁膜形成方法によれば、不純物として炭素（Ｃ）が膜中に残留しやすいアミンを導入しなくても、過水素化ポリシラザンを低温で残留炭素の少ない比較的良質なシリコン酸化膜に改質することができる。そのため、トランジスタのしきい値電圧への炭素起因固定電荷を最小にすることができる。また、低温工程しか存在しないためにガラス基板６１からのナトリウム等の金属の拡散を最小限に抑制することが可能であるので、ゲート酸化膜の信頼性改善（より長いＴＤＤＢ）の実現が可能である。すなわち、本実施形態に係るシリコン酸化膜の形成方法によれば、炭素が膜中に残留しやすいプラズマＣＶＤよりも純度の高い良質なシリコン酸化膜を更に低温で形成することができる。
【００７４】
本発明は各実施形態に示した応用例に限定されることなく、過水素化ポリシラザン膜を用いて低温で不純物の少ない良質なシリコン酸化膜を形成する、あるいは埋め込み性のすぐれたシリコン酸化膜を低温で形成する応用への適用が可能である。
【図面の簡単な説明】
【００７５】
【図１】本発明の第１の実施形態を示す模式的断面図
【図２】製造工程の一段階で示す図１相当の模式的断面図（その１）
【図３】製造工程の一段階で示す図１相当の模式的断面図（その２）
【図４】製造工程の一段階で示す図１相当の模式的断面図（その３）
【図５】製造工程の一段階で示す図１相当の模式的断面図（その４）
【図６】各種条件でシリコン酸化膜の昇温脱離ガス分析（ＴＤＳ）を行った結果（ＴＤＳ温度を横軸にとったときの強度分布）
【図７】各種条件でシリコン酸化膜の昇温脱離ガス分析（ＴＤＳ）を行った結果（Ｂｏｉｌ温度を横軸にとったときのピーク値のデータ）
【図８】水蒸気酸化の水蒸気導入温度依存性をキャパシタのフラットバンド電圧のシフトとして測定した結果を示す図
【図９】製造工程の各段階でのフーリエ変換赤外分光光度計（ＦＴＩＲ）測定での赤外吸収のスペクトルを示す図
【図１０】本発明の第２の実施形態を示し、製造工程の一段階で互いに直交する平面方向で切断した場合の模式的断面図（その１）
【図１１】製造工程の一段階で互いに直交する平面方向で切断した場合の模式的断面図（その２）
【図１２】製造工程の一段階で互いに直交する平面方向で切断した場合の模式的断面図（その３）
【図１３】製造工程の一段階で互いに直交する平面方向で切断した場合の模式的断面図（その４）
【図１４】本発明の第３の実施形態を示し、製造工程の一段階における模式的断面図（その１）
【図１５】製造工程の一段階における模式的断面図（その２）
【図１６】シリコン酸化膜および過水素化ポリシラザン膜中の炭素分布をＳＩＭＳで測定した結果を示す図
【図１７】シリコン酸化膜および過水素化ポリシラザン膜中の窒素分布をＳＩＭＳで測定した結果を示す図
【符号の説明】
【００７６】
図面中、１はシリコン基板（半導体基板）、３はシリコン酸化膜、５はシリコン熱酸窒化膜、６は多結晶シリコン膜、７はＯＮＯ膜、８、９は多結晶シリコン膜、１４は過水素化ポリシラザン膜（ポリマー膜）、２１はシリコン基板（半導体基板）、２２はトランジスタ、２３は素子分離絶縁膜、３８、４７、５０はシリコン酸化膜、６１はガラス基板（基板）、６２はポリマー膜、６３、６５、６７はシリコン酸化膜である。
【特許請求の範囲】
【請求項１】
基板上にシラザン結合を有するポリマーを有機溶媒に溶かした塗布剤を塗布して塗布膜を形成する工程と、
前記塗布膜に含まれる前記有機溶媒を気化させてポリマー膜を形成する工程と、
前記ポリマー膜に９０℃以下の温度で紫外線を照射する工程と、
前記紫外線を照射したポリマー膜を５０℃以上８０℃未満の温度の純水または水溶液中に浸漬することによってシリコン酸化膜に転換する工程と
を有することを特徴とするシリコン酸化膜の形成方法。
【請求項２】
請求項１に記載のシリコン酸化膜の形成方法において、
前記ポリマー膜に９０℃以下の温度で照射する紫外線の波長は、１５０ｎｍ〜３００ｎｍの範囲であることを特徴とするシリコン酸化膜の形成方法。
【請求項３】
請求項１に記載のシリコン酸化膜の形成方法において、
前記ポリマー膜をシリコン酸化膜に転換する工程に続いて、
３００℃以下の水蒸気雰囲気中で酸化処理を行う工程を実施することを特徴とするシリコン酸化膜の形成方法。
【請求項４】
請求項１に記載のシリコン酸化膜の形成方法において、
前記ポリマー膜をシリコン酸化膜に転換する工程では、
前記紫外線を照射したポリマー膜を５０℃以上８０℃未満の温度の純水または水溶液中に浸漬する工程に続いて、１００℃以上の水を含有する薬液中へ浸漬する工程を行うことを特徴とするシリコン酸化膜の形成方法。
【請求項５】
半導体基板にメモリセルトランジスタおよび周辺回路トランジスタを形成してなる不揮発性半導体記憶装置の製造方法であって、
前記半導体基板に、前記メモリセルトランジスタに対応した第１の素子分離用溝および前記周辺回路トランジスタに対応した第２の素子分離用溝を形成する工程と、
前記第１および第２の素子分離用溝内にシラザン結合を有するポリマーを有機溶媒に溶かした塗布剤を塗布して塗布膜を形成する工程と、
前記塗布膜に含まれる前記有機溶媒を気化させてポリマー膜を形成する工程と、
前記ポリマー膜に９０℃以下の温度で紫外線を照射する工程と、
前記紫外線を照射したポリマー膜を５０℃以上８０℃未満の温度の純水または水溶液中に浸漬することによってシリコン酸化膜に転換する工程と
を順次実行することにより、前記第１及び第２の素子分離用溝内に前記シリコン酸化膜を埋め込み形成することを特徴とする不揮発性半導体記憶装置の製造方法。
【請求項１】
基板上にシラザン結合を有するポリマーを有機溶媒に溶かした塗布剤を塗布して塗布膜を形成する工程と、
前記塗布膜に含まれる前記有機溶媒を気化させてポリマー膜を形成する工程と、
前記ポリマー膜に９０℃以下の温度で紫外線を照射する工程と、
前記紫外線を照射したポリマー膜を５０℃以上８０℃未満の温度の純水または水溶液中に浸漬することによってシリコン酸化膜に転換する工程と
を有することを特徴とするシリコン酸化膜の形成方法。
【請求項２】
請求項１に記載のシリコン酸化膜の形成方法において、
前記ポリマー膜に９０℃以下の温度で照射する紫外線の波長は、１５０ｎｍ〜３００ｎｍの範囲であることを特徴とするシリコン酸化膜の形成方法。
【請求項３】
請求項１に記載のシリコン酸化膜の形成方法において、
前記ポリマー膜をシリコン酸化膜に転換する工程に続いて、
３００℃以下の水蒸気雰囲気中で酸化処理を行う工程を実施することを特徴とするシリコン酸化膜の形成方法。
【請求項４】
請求項１に記載のシリコン酸化膜の形成方法において、
前記ポリマー膜をシリコン酸化膜に転換する工程では、
前記紫外線を照射したポリマー膜を５０℃以上８０℃未満の温度の純水または水溶液中に浸漬する工程に続いて、１００℃以上の水を含有する薬液中へ浸漬する工程を行うことを特徴とするシリコン酸化膜の形成方法。
【請求項５】
半導体基板にメモリセルトランジスタおよび周辺回路トランジスタを形成してなる不揮発性半導体記憶装置の製造方法であって、
前記半導体基板に、前記メモリセルトランジスタに対応した第１の素子分離用溝および前記周辺回路トランジスタに対応した第２の素子分離用溝を形成する工程と、
前記第１および第２の素子分離用溝内にシラザン結合を有するポリマーを有機溶媒に溶かした塗布剤を塗布して塗布膜を形成する工程と、
前記塗布膜に含まれる前記有機溶媒を気化させてポリマー膜を形成する工程と、
前記ポリマー膜に９０℃以下の温度で紫外線を照射する工程と、
前記紫外線を照射したポリマー膜を５０℃以上８０℃未満の温度の純水または水溶液中に浸漬することによってシリコン酸化膜に転換する工程と
を順次実行することにより、前記第１及び第２の素子分離用溝内に前記シリコン酸化膜を埋め込み形成することを特徴とする不揮発性半導体記憶装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【公開番号】特開２０１０−８０７０９（Ｐ２０１０−８０７０９Ａ）
【公開日】平成２２年４月８日（２０１０．４．８）
【国際特許分類】
【出願番号】特願２００８−２４７９５８（Ｐ２００８−２４７９５８）
【出願日】平成２０年９月２６日（２００８．９．２６）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
【公開日】平成２２年４月８日（２０１０．４．８）
【国際特許分類】
【出願日】平成２０年９月２６日（２００８．９．２６）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
[ Back to top ]