強誘電体ゲート有機電界効果トランジスタ、それを用いたメモリ素子及び強誘電体ゲート有機電界効果トランジスタの製造方法
【課題】強誘電体膜及びゲート電極間のリーク電流値を低減させると共に耐絶縁性を向上させる。
【解決手段】Ｓｉ基板１と、Ｓｉ基板１上に少なくともＨｆＳｉＯＮ膜２、強誘電体膜３ＨｆＳｉＯＮ膜４及びＣ６０膜６が、この順で積層されたゲート構造を有しており、強誘電体膜３の、ＨｆＳｉＯＮ膜４と接する側の表面におけるＲａ値とＲｍｓ値との和の第１絶対値が、ＨｆＳｉＯＮ膜４の膜厚以下であり、かつ、ＨｆＳｉＯＮ膜４の、Ｃ６０膜６と接している側の表面におけるＲａ値とＲｍｓ値との和の第２絶対値が３．０ｎｍ以下である。
【解決手段】Ｓｉ基板１と、Ｓｉ基板１上に少なくともＨｆＳｉＯＮ膜２、強誘電体膜３ＨｆＳｉＯＮ膜４及びＣ６０膜６が、この順で積層されたゲート構造を有しており、強誘電体膜３の、ＨｆＳｉＯＮ膜４と接する側の表面におけるＲａ値とＲｍｓ値との和の第１絶対値が、ＨｆＳｉＯＮ膜４の膜厚以下であり、かつ、ＨｆＳｉＯＮ膜４の、Ｃ６０膜６と接している側の表面におけるＲａ値とＲｍｓ値との和の第２絶対値が３．０ｎｍ以下である。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、強誘電体ゲート有機電界効果トランジスタ、それを用いたメモリ素子及び強誘電体ゲート有機電界効果トランジスタの製造方法に関し、より詳細には、ゲート構造にＩＦＩ（Insulator Ferroelectric Insulator）構造を含み、ソース電極及びドレイン電極間に有機半導体膜を形成したボトムコンタクト型の強誘電体ゲート有機電界効果トランジスタ及びそれを用いたメモリ素子及び強誘電体ゲート有機電界効果トランジスタの製造方法に関するものである。
【背景技術】
【０００２】
ＩＶ族半導体や化合物半導体に代わり、有機半導体をチャネル材料に用いる電界効果トランジスタの研究が近年盛んとなっている。
【０００３】
このような有機半導体を使用した電界効果トランジスタの特徴としては、有機半導体膜の形成温度が低いので、電界効果トランジスタをプラスチックフィルム上に作製できることが挙げられる。
【０００４】
例えば、特許文献１には、ゲート電極上に、無機ゲート絶縁膜及び有機ゲート絶縁膜の積層構造を有するゲート絶縁膜を配置し、ゲート絶縁膜上に、ゲート電極と重なる有機半導体層を配置した有機薄膜トランジスタの例が開示されている。
【０００５】
特許文献１に開示された有機薄膜トランジスタは、上記構成を採用することで、柔軟性を有すると同時に漏れ電流が低減されて、低いしきい電圧を具現することができるようになっている。
【０００６】
有機半導体を使用した電界効果トランジスタの以上のような特徴により、機械的でフレキシブルで、軽く、耐衝撃性に優れ、さらには薄膜化できる電界効果トランジスタの開発が期待されている。
【０００７】
また、有機半導体を使用した電界効果トランジスタによれば、印刷プロセスを利用して、低コストで大面積の集積回路が作製できるというメリットもある。
【０００８】
さらに、以上のような特徴により、有機半導体を用いた電界効果トランジスタは、落としても壊れず、曲げることができ、そして軽量の壁掛けテレビや、丸めて運べる、服のように身に着けられるコンピューターを実現するために必要な技術となる。
【０００９】
しかしながら、有機半導体は単結晶シリコンに比べ、移動度が２〜３桁小さく、作製した回路の動作が遅くなってしまうという問題点がある。
【００１０】
また、このような問題点のため、周波数の高い無線回路やディスプレイを有機半導体で実現するためには、更なる特性の改善が求められる。
【００１１】
ところで、有機電界効果トランジスタの素子構造には、一般的にトップコンタクト型及びボトムコンタクト型の二つがある。
【００１２】
ここで、図７（ａ）〜図８（ｂ）に基づき、トップコンタクト型及びボトムコンタクト型の有機電界効果トランジスタのそれぞれの素子構造について説明する。
【００１３】
図７（ａ）及び図７（ｂ）に示すように、トップコンタクト型の有機電界効果トランジスタは、ゲート電極７の上部に、絶縁体膜８Ａ若しくは強誘電体膜８Ｂが形成され、その上部に、有機半導体材料からなるチャネル部として有機半導体膜９を成膜し、その有機半導体膜９の上部に、ソース電極１０Ｓ及びドレイン電極１０Ｄを並列に作製した構造を含んでいる。
【００１４】
一方、図８（ａ）及び図８（ｂ）に示すように、ボトムコンタクト型の有機電界効果トランジスタは、ゲート電極７の上部に、絶縁体膜８Ａ若しくは強誘電体膜８Ｂが形成され、絶縁体膜８Ａもしく強誘電体膜８Ｂの上部に、ソース電極１０Ｓ及びドレイン電極１０Ｄを並列に作製し、絶縁体膜８Ａもしく強誘電体膜８Ｂの上部かつソース電極１０Ｓ及びドレイン電極１０Ｄ間に、有機半導体材料からなるチャネル部として有機半導体膜９を成膜した構造を含んでいる。
【００１５】
ところで、一般にトップコンタクト型の有機電界効果トランジスタの電気特性は、ボトムコンタクト型の有機電界効果トランジスタに比べ良いと言われている。
【００１６】
これは、ボトムコンタクト型の有機電界効果トランジスタは、チャネルがソース・ドレイン電極間のみに形成されるのに対し、トップコンタクト型の有機電界効果トランジスタは、ソース・ドレイン電極下にもチャネルが形成されるためと考えられる。
【００１７】
しかしながら、工業的観点においては、リフトオフ工程を用いて電極形成を行なうことを考えた場合、ボトムコンタクト型の有機電界効果トランジスタが、トップコンタクト型の有機電界効果トランジスタに比べ優位となる。
【００１８】
その理由としては、トップコンタクト型の有機電界効果トランジスタでは、リフトオフ工程を半導体膜形成後に行なうが、リフトオフ工程を用いるトップコンタクト型の有機電界効果トランジスタの場合は、半導体膜が有機物であるので、有機溶媒を使用するリフトオフ工程で半導体膜にダメージが生じてしまうためである。
【００１９】
一方、有機電界効果トランジスタに関しては、有機半導体膜に接する強誘電体膜及び絶縁体膜の表面が非常に粗いと、有機電界効果トランジスタの電気特性、具体的には移動度やドレイン電流値において劣化することが分かっている。これは、強誘電体膜若しくは絶縁体膜表面が非常に粗いと強誘電体膜若しくは絶縁体膜に接する有機半導体膜の有機半導体分子の配列特性が劣化するためと考えられる。
【００２０】
ところで、近年、強誘電体ゲート有機電界効果トランジスタにおいて、強誘電体や有機半導体に関して様々な材料を使用した研究が進められている。
【００２１】
強誘電体ゲート有機電界効果トランジスタの素子構造としては代表的なものとして、ＭＦＳ（Metal Ferroelectric Semiconductor）構造、ＭＦＩＳ（Metal Ferroelectric Insulator Semiconductor）構造がある。ここに、Ｍは金属、Ｆは強誘電体、Ｓ半導体、Ｉは絶縁体のことである。
【００２２】
上記ＭＦＳ構造及びＭＦＩＳ構造などを含む強誘電体ゲート有機電界効果トランジスタを用いたメモリ（以下、「ＭＦＳ型メモリ」という）は、１Ｔ型（Ｔ:Transistor）のメモリを実現できるので、１Ｔ型のメモリでない強誘電体キャパシタ型のメモリに比べて微細化に適し、さらに非破壊読み出しが可能であるので再度の書き込みが不要であり、読み出しにかかる時間が短縮されるという特徴を有するため、次世代の不揮発性メモリとして注目されている。
【００２３】
また、ＭＦＳ型メモリは、メモリサイズが強誘電体キャパシタ型のメモリに比べ小さくなり、大容量化が期待できる。
【特許文献１】特開２００６‐ １３４６８（平成１８年 １月１２日公開）
【発明の開示】
【発明が解決しようとする課題】
【００２４】
しかしながら、上記従来のＭＦＳ構造、ＭＦＩＳ構造を含む強誘電体ゲート有機電界効果トランジスタでは、強誘電体膜とゲート電極間のリーク電流値が大きい、また強誘電体膜が絶縁破壊しやすいという問題点がある。
【００２５】
例えば、図８（ｂ）に示す有機半導体膜としてＣ６０（フラーレン）分子膜を使用し、スピンコート法で成膜した強誘電体膜を使用した、ボトムコンタクト型の強誘電体ゲート有機電界効果トランジスタでは、特に、強誘電体膜とゲート電極間のリーク電流値が大きく、また強誘電体膜が絶縁破壊しやすい。
【００２６】
このようにリーク電流値が大きく、また強誘電体膜が絶縁破壊しやすい原因は、スピンコート法で成膜した強誘電体膜のグレイン（結晶粒）サイズが数十ｎｍ〜数百ｎｍと大きく、かつ強誘電体膜の膜表面が非常に粗いので、グレイン粒界に直径１ｎｍ程度のＣ60分子が入り込み電気的導通路ができたためと考えられる。
【００２７】
なお、最大長１ｎｍ以下の有機半導体膜であれば、Ｃ６０分子膜以外の有機半導体膜を有するボトムコンタクト型の強誘電体ゲート有機電界効果トランジスタについても上記と同様なことが言える。
【００２８】
本発明は、前記従来の問題点に鑑みなされたものであって、その目的は、強誘電体膜及びゲート電極間のリーク電流値を低減させると共に耐絶縁性を向上させることが可能なボトムコンタクト型の強誘電体ゲート有機電界効果トランジスタ、それを用いたメモリ素子及び強誘電体ゲート有機電界効果トランジスタの製造方法を提供することにある。
【課題を解決するための手段】
【００２９】
本発明の強誘電体ゲート有機電界効果トランジスタは、前記課題を解決するために、有機半導体膜が、ソース電極及びドレイン電極間に形成されているボトムコンタクト型の強誘電体ゲート有機電界効果トランジスタであって、基板と、該基板上に少なくとも第１絶縁体膜、強誘電体膜、第２絶縁体膜及び前記有機半導体膜が、この順で積層されたゲート構造を有しており、Ｒａ値（Ｒａは０でない定数）を算術平均粗さとし、Ｒｍｓ値（Ｒｍｓは０でない定数）を二乗平均粗さとするとき、前記強誘電体膜の、前記第２絶縁体膜と接する側の表面における前記Ｒａ値と前記Ｒｍｓ値との和の第１絶対値が、前記第２絶縁体膜の膜厚以下であり、かつ、前記第２絶縁体膜の、前記有機半導体膜と接している側の表面における前記Ｒａ値と前記Ｒｍｓ値との和の第２絶対値が３．０ｎｍ以下であることを特徴としている。
【００３０】
また、本発明の強誘電体ゲート有機電界効果トランジスタの製造方法は、前記課題を解決するために、有機半導体膜が、ソース電極及びドレイン電極間に形成されているボトムコンタクト型の強誘電体ゲート有機電界効果トランジスタの製造方法であって、基板上に第１絶縁体膜を形成する第１絶縁体膜形成工程と、前記第１絶縁体膜上に強誘電体膜を形成する強誘電体膜形成工程と、前記強誘電体膜の、前記基板と接する側と反対側の表面を化学機械研磨法を用いて平坦化する研磨工程と、前記強誘電体膜上に第２絶縁体膜を形成する第２絶縁体膜形成工程と、前記第２絶縁体膜上に前記ソース電極及び前記ドレイン電極を形成するソース・ドレイン形成工程と、前記ソース電極及びドレイン電極間に有機半導体膜を形成する有機半導体膜形成工程とを含んでおり、前記第２絶縁体膜形成工程で、Ｒａ値（Ｒａは０でない定数）を算術平均粗さとし、Ｒｍｓ値（Ｒｍｓは０でない定数）を二乗平均粗さとするとき、前記第２絶縁体膜と接する側の表面のＲａ値とＲｍｓ値との和の第１絶対値が前記第２絶縁体膜の膜厚以下であり、かつ前記第２絶縁体膜の前記有機半導体膜と接している側の表面のＲａ値とＲｍｓ値の和の第２絶対値が３．０ｎｍ以下となるように、前記第２絶縁体膜を形成することを特徴としている。
【００３１】
前記構成及び方法によれば、本発明の強誘電体ゲート有機電界効果トランジスタは、有機半導体膜が、ソース電極及びドレイン電極間に形成されているボトムコンタクト型の強誘電体ゲート有機電界効果トランジスタとなっている。
【００３２】
これにより、トップコンタクト型と異なり、有機導体膜形成後に有機溶媒が使用されるリフトオフ工程を行なう必要がないので、該有機溶媒により有機導体膜にダメージが生じることが無い。
【００３３】
また、前記構成及び方法によれば、本発明の強誘電体ゲート有機電界効果トランジスタは、基板と、該基板上に少なくとも第１絶縁体膜、強誘電体膜、第２絶縁体膜及び前記有機半導体膜が、この順で積層されたゲート構造を有している。
【００３４】
ここで、第１絶縁体膜及び第２絶縁体膜をＩ（Insulator）、強誘電体膜をＦ（Ferroelectric）とすると、強誘電体ゲート有機電界効果トランジスタは、ＩＦＩ型構造を含むゲート構造有していることになる。
【００３５】
このようなＩＦＩ型構造を含むゲート構造を持つ強誘電体ゲート有機電界効果トランジスタの例としては、ＭＩＦＩＳ型、及びＳＩＦＩＳ型のゲート構造を有するものなどが列挙できる。
【００３６】
なお、最初に綴られるＭ（金属基板）またはＳ（Ｓｉ基板）の部分は、通常ゲート電極として使用され、これらを纏めてＭとし、以降、ＭＩＦＩＳ型、及びＳＩＦＩＳ型を纏めてＭＩＦＩＳ型ゲート構造という。
【００３７】
なお、最後に綴られるＳは半導体であり、本発明では、以下で説明する有機半導体膜となっている。
【００３８】
このようなＭＩＦＩＳ型ゲート構造を有する強誘電体ゲート有機電界効果トランジスタによれば、例えば、１トランジスタで１つのメモリセルを構成することが可能になるので、メモリサイズを小さくしつつ、非破壊読み出しが可能なＭＦＳ型のメモリを提供することができる。
【００３９】
また、強誘電体膜の両面に第１絶縁体膜及び第２絶縁体膜を形成するので、強誘電体膜の構成要素の、第１絶縁体膜に接する基板中及び第２絶縁体膜に接する有機半導体膜中への拡散を防止することができるので、強誘電体膜の構成要素の拡散による強誘電体特性の劣化を防止することができる。
【００４０】
なお、強誘電体特性について説明すると、強誘電体膜は、外部電場を印加すると、正または負の分極反転を起こし、外部電場を取り除いても、該分極反転が残留する（以下、「残留分極」という）という特性を持っている。
【００４１】
よって、強誘電体膜をゲート構造に含めることにより、外部電場を印加することで、正または負の残留分極が生じた状態とすることができる。
【００４２】
このため、チャネル領域（ソース電極及びドレイン電極の間にある領域）にこの正または負の残留分極による電場が印加されることになる。チャネル領域に印加される残留分極による電場によりドレイン電流などの電流値は影響を受けるので、正または負の残留分極は、該ドレイン電流などの電流値の大小と対応づけることができる。
【００４３】
従って、例えば、正の残留分極を『１』、負の残留分極を『０』と対応づけることにより、データの非破壊読み出しが可能となる。
【００４４】
また、前記構成及び方法によれば、本発明の強誘電体ゲート有機電界効果トランジスタは、Ｒａ値（Ｒａは０でない定数）を算術平均粗さとし、Ｒｍｓ値（Ｒｍｓは０でない定数）を二乗平均粗さとするとき、前記強誘電体膜の、前記第２絶縁体膜と接する側の表面における前記Ｒａ値と前記Ｒｍｓ値との和の第１絶対値が、前記第２絶縁体膜の膜厚以下であり、かつ、前記第２絶縁体膜の、前記有機半導体膜と接している側の表面における前記Ｒａ値と前記Ｒｍｓ値との和の第２絶対値が３．０ｎｍ以下である。
【００４５】
これにより、強誘電体膜の表面を平坦化することができるので、強誘電体膜上に第２絶縁体膜が一様に成膜され、強誘電体膜のグレイン粒界が埋まり、有機半導体分子がグレイン粒界に入らないため、強誘電体膜とゲート電極間に電気的導通路が形成されることがない。
【００４６】
よって、強誘電体膜とゲート電極間のリーク電流値が低下し、記録情報の保持特性が向上する、また、耐絶縁性が向上するという効果が得られる。
【００４７】
さらに、第２絶縁体膜が平坦である結果、それに接する有機半導体膜中のチャネルの役割をする、第２絶縁体膜の界面から厚さ方向に３．０ｎｍ程度の有機半導体分子の配列特性が良くなり、電気特性（移動度、ドレイン電流値）が向上するという効果が得られる。
【００４８】
なお、算術平均粗さＲａ値、二乗平均粗さＲｍｓ値とは、膜表面の粗さを示す代表的なパラメータである。ここで算術平均粗さＲａ値とは、ある設定した平均線からの凸凹の偏差の絶対値を合計し、平均した値である。
【００４９】
また二乗平均粗さＲｍｓ値は、前記偏差の二乗平均を平方根することによって得られる標準偏差値である。
【００５０】
よって、Ｒａ値及びＲｍｓ値はいずれも「長さ」の次元をもつ定数である。
【００５１】
なお、本発明の強誘電体ゲート有機電界効果トランジスタの製造方法は、強誘電体膜を化学機械研磨により平坦化する研磨工程を含んでいる。
【００５２】
これにより、簡単に低コストで強誘電体膜の表面を平坦化できる結果、トランジスタ作製におけるコストダウンを図ることができる。
【００５３】
以上より、強誘電体膜及びゲート電極間のリーク電流値を低減させると共に耐絶縁性を向上させることが可能なボトムコンタクト型の強誘電体ゲート有機電界効果トランジスタ、及び強誘電体ゲート有機電界効果トランジスタの製造方法を提供することができる。
【００５４】
また、本発明の強誘電体ゲート有機電界効果トランジスタは、前記構成に加えて、前記強誘電体膜は、ＳｒＢｉ２Ｔａ２Ｏ９（ＳＢＴ）からなることが好ましい。
【００５５】
ＳＢＴは、抗電界が４０ｋＶ／ｃｍ程度とＰＺＴ（ＰｂＺｒＸＴｉ１−ＸＯ３：ただし、０＜Ｘ＜１）の６０ｋＶ／ｃｍ程度よりも小さく、低電圧動作が可能であり、電極材料によらず疲労耐性が高く、１０１３回程度の反転に耐え、インプリント現象が起きにくいというメリットがある。
【００５６】
一方、ＳＢＴは、強誘電特性を得るためにはセ氏７００度以上の高温で結晶化させる必要があるという問題点がある。本発明の強誘電体ゲート有機電界効果トランジスタでは、Ｈｆ系絶縁体膜を採用することにより、この問題点を解決している。なお、ＳＢＴの残留分極量は、１０μＣ／ｃｍ２程度であり、比較的小さい。
【００５７】
これにより、残留分極値が小さい、ヒステリシスの矩形（形状の状態）が良い、比誘電率が小さい、疲労耐性やインプリント耐性が高いというＳＢＴ膜の安定した強誘電体特性（分極特性、比誘電率）が得られるので、記録情報の再現性に優れる強誘電体ゲート有機電界効果トランジスタを提供することができる。
【００５８】
また、本発明の強誘電体ゲート有機電界効果トランジスタは、前記構成に加えて、前記有機半導体膜は、Ｃ６０分子膜からなることが好ましい。
【００５９】
これにより、Ｃ６０（フラーレン）がｎ型有機半導体の中で電子移動度が良いので、ｎ型有機電界効果トランジスタにおいて電子移動度が高く、スイッチング速度が高い強誘電体ゲート有機電界効果トランジスタを提供することができる。
【００６０】
また、本発明の強誘電体ゲート有機電界効果トランジスタは、前記構成に加えて、前記第１絶縁体膜及び第２絶縁体膜は、Ｈｆ、Ｓｉ、Ｏ及びＮを含むＨｆ系絶縁体膜であることが好ましい。
【００６１】
これにより、第１絶縁体膜及び第２絶縁体膜は、強誘電体膜を加熱処理によって形成する焼成温度で非晶質であるＨｆ系絶縁体膜で構成される。
【００６２】
以上の構成によれば、強誘電体膜を加熱処理によって形成する焼成温度で第１絶縁体膜及び第２絶縁体膜を結晶化させず、強誘電体膜を形成することができる。
【００６３】
これにより、高温で焼成した際に第１絶縁体膜及び第２絶縁体膜が結晶化されないため、その表面が平坦性を維持し、また、強誘電体膜の表面も平坦性を維持されるので、第１絶縁体膜、強誘電体膜及び第２絶縁体膜が、この順に積層されたＩＦＩ構造における誘電率の面方位依存性や結晶粒界の存在に起因する電界のばらつきや、第１絶縁体膜に接する基板（及び第２絶縁体膜の接する半導体膜を形成した場合の、その半導体膜）における局所的な等価酸化膜厚の差異の形成を防止することができる。
【００６４】
なお、等価酸化膜厚（ＥＯＴ）とは、Ｈｆ系絶縁体膜などのＨｉｇｈ−ｋ（高比誘電率）膜の物理的な厚さを、ＳｉＯ２膜と等価な電気的膜厚に換算した値のことである。
【００６５】
また、これにより、第２絶縁体膜の接する有機半導体の有機半導体分子の配列特性を良くすることができる。
【００６６】
このため、強誘電体膜の配向特性の劣化による有機半導体膜にかかる電界のばらつきや、強誘電体膜の配向特性の劣化に起因する有機半導体分子の配列特性の悪化による第１絶縁体膜及び基板間（若しくは第２絶縁体膜及び有機半導体膜間）のリーク電流の増大、キャリア移動度の減少などのトランジスタの電気特性の劣化を防止することができる。
【００６７】
また、Ｈｆ系絶縁体膜は、Ｐｂ（鉛）を含むＰＺＴと比較して融点が高いというメリットがある。
【００６８】
また、Ｈｆ系絶縁体膜は、強誘電体膜を形成する際に必要な７００度以上（７５０度程度）の熱処理にて、結晶化しないので、表面が凸凹にならず、第１絶縁体膜の上に形成した強誘電体膜の表面の平坦性が向上する。
【００６９】
なお、Ｈｆ系絶縁体膜の焼成温度は、強誘電体膜が結晶化可能な温度であり、通常セ氏７００度以上、１０５０度以下である。
【００７０】
強誘電体膜が結晶化させるための下限は、セ氏７００度程度であり、Ｈｆ系絶縁体膜が非結晶性を維持する上限がセ氏１０５０度である。
【００７１】
これにより、確実に、Ｈｆ系絶縁体膜を結晶化させることなく、強誘電体膜３を加熱処理によって形成することができる。
【００７２】
また、第２絶縁体膜に接触する有機半導体膜にかかる電界のばらつきが無くすことができる。
【００７３】
さらに、有機半導体膜の有機半導体分子の配列特性を良くすることもできる。また、強誘電体膜と、基板または有機半導体膜とが直接接触して、強誘電体膜の構成元素が基板又は有機半導体膜中に拡散し、界面特性が悪化するのを防止することもできる。
【００７４】
また、本発明の強誘電体ゲート有機電界効果トランジスタは、前記構成に加えて、前記基板の材料は、Ｓｉ（Silicon）であることが好ましい。
【００７５】
これにより、Ｓｉは安価で純度の高いものが多いので、強誘電体ゲート有機電界効果トランジスタの生産コストを低減することができる。
【００７６】
また、本発明の強誘電体ゲート有機電界効果トランジスタは、前記構成に加えて、前記第２絶縁体膜と、前記有機半導体膜との間に、自己組織化単分子膜が形成されていることが好ましい。
【００７７】
前記構成によれば、自己組織化単分子膜（ＳＡＭ：Self-assembled-monolayer）を第２絶縁体膜及び有機半導体膜間（並びに、第２絶縁体膜の表面上にソース電極及びドレインを形成した場合には、電極第２絶縁体膜、ソース電極、及びドレイン電極間）に形成した場合、第２絶縁体膜を疎水性とし、有機半導体分子の配列特性を向上させる（ソースまたはドレイン電極と第２絶縁体膜との密着性を向上させる）ことができる。
【００７８】
また、このように、有機半導体分子の配列特性を向上させることができるので、本発明の強誘電体ゲート有機電界効果トランジスタにおけるキャリア移動度をより向上させ、また、本発明の強誘電体ゲート有機電界効果トランジスタをより低電圧で動作させることが可能となる。
【００７９】
なお、「自己組織化」の例としては、金（Ａｕ）を、エタノールまたは水を溶媒とし、Ｓ（硫黄）を含有する自己組織化単分子を溶質とする溶液に浸して所定時間経過すると、金の表面上に自発的に自己組織化単分子の膜が形成されることなどが知られている。
【００８０】
また、本発明のメモリ素子は、前記強誘電体ゲート有機電界効果トランジスタを用いることが好ましい。
【００８１】
以上より、強誘電体膜及びゲート電極間のリーク電流値を低減させると共に耐絶縁性を向上させることが可能なボトムコンタクト型の強誘電体ゲート有機電界効果トランジスタ、それを用いたメモリ素子及び強誘電体ゲート有機電界効果トランジスタの製造方法を提供することができる。
【発明の効果】
【００８２】
本発明の強誘電体ゲート有機電界効果トランジスタは、以上のように、基板と、該基板上に少なくとも第１絶縁体膜、強誘電体膜、第２絶縁体膜及び前記有機半導体膜が、この順で積層されたゲート構造を有しており、Ｒａ値（Ｒａは０でない定数）を算術平均粗さとし、Ｒｍｓ値（Ｒｍｓは０でない定数）を二乗平均粗さとするとき、前記強誘電体膜の、前記第２絶縁体膜と接する側の表面における前記Ｒａ値と前記Ｒｍｓ値との和の第１絶対値が、前記第２絶縁体膜の膜厚以下であり、かつ、前記第２絶縁体膜の、前記有機半導体膜と接している側の表面における前記Ｒａ値と前記Ｒｍｓ値との和の第２絶対値が３．０ｎｍ以下であるものである。
【００８３】
また、本発明の強誘電体ゲート有機電界効果トランジスタの製造方法は、以上のように、基板上に第１絶縁体膜を形成する第１絶縁体膜形成工程と、前記第１絶縁体膜上に強誘電体膜を形成する強誘電体膜形成工程と、前記強誘電体膜の、前記基板と接する側と反対側の表面を化学機械研磨法を用いて平坦化する研磨工程と、前記強誘電体膜上に第２絶縁体膜を形成する第２絶縁体膜形成工程と、前記第２絶縁体膜上に前記ソース電極及び前記ドレイン電極を形成するソース・ドレイン形成工程と、前記ソース電極及びドレイン電極間に有機半導体膜を形成する有機半導体膜形成工程とを含んでおり、前記第２絶縁体膜形成工程で、Ｒａ値（Ｒａは０でない定数）を算術平均粗さとし、Ｒｍｓ値（Ｒｍｓは０でない定数）を二乗平均粗さとするとき、前記第２絶縁体膜と接する側の表面のＲａ値とＲｍｓ値との和の第１絶対値が前記第２絶縁体膜の膜厚以下であり、かつ前記第２絶縁体膜の前記有機半導体膜と接している側の表面のＲａ値とＲｍｓ値の和の第２絶対値が３．０ｎｍ以下となるように、前記第２絶縁体膜を形成する方法である。
【００８４】
これにより、強誘電体膜及びゲート電極間のリーク電流値を低減させると共に耐絶縁性を向上させることが可能なボトムコンタクト型の強誘電体ゲート有機電界効果トランジスタ、それを用いたメモリ素子及び強誘電体ゲート有機電界効果トランジスタの製造方法を提供するという効果を奏する。
【発明を実施するための最良の形態】
【００８５】
本発明の一実施形態について図１〜６及び図９〜１１に基づいて説明すれば、以下の通りである。
【００８６】
〔１．強誘電体ゲート有機電界効果トランジスタの構成〕
まず、図１に基づき、本発明の一実施形態である強誘電体ゲート有機電界効果トランジスタ１１の構成について説明する。
【００８７】
図１は、強誘電体ゲート有機電界効果トランジスタ１１の素子構造を示す断面図である。
【００８８】
図１に示すように、強誘電体ゲート有機電界効果トランジスタ１１は、Ｓｉ基板（基板，ゲート電極）１、ＨｆＳｉＯＮ膜（第１絶縁体膜，Ｈｆ系絶縁体膜）２、強誘電体膜３、ＨｆＳｉＯＮ膜（第２絶縁体膜，Ｈｆ系絶縁体膜）４、ソース電極５Ｓ、ドレイン電極５Ｄ及びＣ６０膜（Ｃ６０分子膜，有機半導体膜）６からなる構成である。
【００８９】
本実施形態の強誘電体ゲート有機電界効果トランジスタ１１は、Ｓｉ基板１と、Ｓｉ基板１上に少なくともＨｆＳｉＯＮ膜２、強誘電体膜３、ＨｆＳｉＯＮ膜２、及びＣ６０膜６が、この順で積層されたゲート構造を有している。
【００９０】
ここで、ＨｆＳｉＯＮ膜２及びＨｆＳｉＯＮ膜４をＩ（Insulator）、強誘電体膜３をＦ（Ferroelectric）とすると、強誘電体ゲート有機電界効果トランジスタ１１は、ＩＦＩ型構造を含むゲート構造有していることになる。
【００９１】
このようなＩＦＩ型構造を含むゲート構造を持つ強誘電体ゲート有機電界効果トランジスタの例としては、ＭＩＦＩＳ型、及びＳＩＦＩＳ型のゲート構造を有するものなどが列挙できる。
【００９２】
なお、最初に綴られるＭ（金属基板）またはＳ（Ｓｉ基板）の部分は、通常ゲート電極として使用され、これらを纏めてＭとし、以降、ＭＩＦＩＳ型、及びＳＩＦＩＳ型を纏めてＭＩＦＩＳ型ゲート構造という。
【００９３】
なお、最後に綴られるＳは半導体であり、本実施の形態では、以下で説明するＣ６０膜６となっている。
【００９４】
このようなＭＩＦＩＳ型ゲート構造を有する強誘電体ゲート有機電界効果トランジスタ１１によれば、１トランジスタで１つのメモリセルを構成することが可能になるので、メモリサイズを小さくしつつ、非破壊読み出しが可能なＭＦＳ型のメモリを提供することができる。
【００９５】
また、強誘電体膜３の両面にＨｆＳｉＯＮ膜２及びＨｆＳｉＯＮ膜４を形成するので、強誘電体膜３の構成要素の、ＨｆＳｉＯＮ膜２に接するＳｉ基板１中、またはＨｆＳｉＯＮ膜２に接するＣ６０膜６への拡散を防止することができるので、強誘電体膜３の構成要素の拡散による強誘電体特性の劣化を防止することができる。
【００９６】
なお、強誘電体特性について説明すると、強誘電体膜３は、外部電場を印加すると、正または負の分極反転を起こし、外部電場を取り除いても、該分極反転が残留する（以下、「残留分極」という）という特性を持っている。
【００９７】
よって、強誘電体膜３をゲート構造に含めることにより、外部電場を印加することで、正または負の残留分極が生じた状態とすることができる。
【００９８】
このため、チャネル領域（ソース電極５Ｓ及びドレイン電極５Ｄの間にあるＣ６０膜６の領域）にこの正または負の残留分極による電場が印加されることになる。チャネル領域に印加される残留分極による電場によりドレイン電流ＩＤＳなどの電流値は影響を受けるので、正または負の残留分極は、ドレイン電流ＩＤＳなどの電流値の大小と対応づけることができる。
【００９９】
従って、例えば、正の残留分極を『１』、負の残留分極を『０』と対応づけることにより、データの非破壊読み出しが可能となる。
【０１００】
また、強誘電体ゲート有機電界効果トランジスタ１１は、特に、ＨｆＳｉＯＮ膜２及びＨｆＳｉＯＮ膜４は、強誘電体膜３を加熱処理によって形成する焼成温度で非晶質であるＨｆ系絶縁体膜で構成されている。
【０１０１】
これにより、強誘電体膜３を加熱処理によって形成する焼成温度でＨｆＳｉＯＮ膜２及びＨｆＳｉＯＮ膜４を結晶化させず、強誘電体膜３を形成することができる。
【０１０２】
また、高温で焼成した際にＨｆＳｉＯＮ膜２及びＨｆＳｉＯＮ膜４が結晶化されないため、その表面が平坦化された状態を維持し、また、強誘電体膜３の表面も平坦化された状態を維持されるので、ＨｆＳｉＯＮ膜２、強誘電体膜３及びＨｆＳｉＯＮ膜４が、この順で積層されたＩＦＩ構造における誘電率の面方位依存性や結晶粒界の存在に起因する電界のばらつきや、ＨｆＳｉＯＮ膜２に接するＳｉ基板１及びＨｆＳｉＯＮ膜４の接するＣ６０膜６における局所的な等価酸化膜厚の差異の形成を防止することができる。
【０１０３】
なお、等価酸化膜厚（ＥＯＴ）とは、Ｈｆ系絶縁体膜などのＨｉｇｈ−ｋ（高比誘電率）膜の物理的な厚さを、ＳｉＯ２膜と等価な電気的膜厚に換算した値のことである。
【０１０４】
また、例えば、本実施形態のようにＨｆＳｉＯＮ膜４の接する半導体膜としてＣ６０膜６などの有機半導体膜を採用した場合、その有機半導体の有機半導体分子の配列特性を良くすることができる。
【０１０５】
このため、ＨｆＳｉＯＮ膜２、強誘電体膜３及びＨｆＳｉＯＮ膜４が、この順で積層されたＩＦＩ構造における誘電率の面方位依存性や結晶粒界の存在に起因するＣ６０膜６などの有機半導体膜にかかる電界のばらつきや、強誘電体膜３の表面のモホロジーに起因する有機半導体分子の配列特性の悪化によるＨｆＳｉＯＮ膜２及びＳｉ基板１間（若しくはＨｆＳｉＯＮ膜４及びＣ６０膜６間）のリーク電流の増大、キャリア移動度の減少などの強誘電体ゲート有機電界効果トランジスタ１１の電気特性の劣化を防止することができる。
【０１０６】
また、本実施形態の強誘電体ゲート有機電界効果トランジスタ１１は、Ｒａ値（Ｒａは０でない定数）を算術平均粗さとし、Ｒｍｓ値（Ｒｍｓは０でない定数）を二乗平均粗さとするとき、強誘電体膜３の、ＨｆＳｉＯＮ膜４と接する側の表面におけるＲａ値とＲｍｓ値との和の第１絶対値が、ＨｆＳｉＯＮ膜４の膜厚以下であり、かつ、ＨｆＳｉＯＮ膜４の、Ｃ６０膜６と接している側の表面におけるＲａ値とＲｍｓ値との和の第２絶対値が３．０ｎｍ以下である。
【０１０７】
これにより、強誘電体膜３のグレイン（結晶粒）サイズが小さくなり、かつ強誘電体膜３の表面を平坦化することができるので、強誘電体膜３上にＨｆＳｉＯＮ膜４が一様に成膜され、強誘電体膜３のグレイン粒界が埋まり、Ｃ６０膜６の有機半導体分子がグレイン粒界に入らないため、強誘電体膜３とゲート電極間に電気的導通路が形成されることがない。
【０１０８】
よって、強誘電体膜３とゲート電極間のリーク電流値が低下し、記録情報の保持特性が向上する、また、耐絶縁性が向上するという効果が得られる。
【０１０９】
さらに、ＨｆＳｉＯＮ膜４が平坦である結果、それに接するＣ６０膜６の有機半導体膜中のチャネルの役割をする、ＨｆＳｉＯＮ膜４との界面から厚さ方向に３．０ｎｍ以下のＣ６０膜６の有機半導体分子の配列特性が良くなり、電気特性（移動度、ドレイン電流値）が向上するという効果が得られる。
【０１１０】
なお、算術平均粗さＲａ値、二乗平均粗さＲｍｓ値とは、膜表面の粗さを示す代表的なパラメータである。ここで算術平均粗さＲａ値とは、ある設定した平均線からの凸凹の偏差の絶対値を合計し、平均した値である。
【０１１１】
また二乗平均粗さＲｍｓ値は、前記偏差の二乗平均を平方根することによって得られる標準偏差値である。
【０１１２】
よって、Ｒａ値及びＲｍｓ値はいずれも「長さ」の次元をもつ定数である。
【０１１３】
以上より、強誘電体膜３及びゲート電極間のリーク電流値を低減させると共に耐絶縁性を向上させることが可能なボトムコンタクト型の強誘電体ゲート有機電界効果トランジスタ１１を提供することができる。
【０１１４】
また、ＨｆＳｉＯＮ膜２及びＨｆＳｉＯＮ膜４の焼成温度は、強誘電体膜３が結晶化可能な温度であり、セ氏７００度以上、１０５０度以下である。
【０１１５】
強誘電体膜３が結晶化させるための下限は、セ氏７００度程度であり、ＨｆＳｉＯＮ膜２及びＨｆＳｉＯＮ膜４が非結晶性を維持する上限がセ氏１０５０度である。
【０１１６】
これにより、確実に、ＨｆＳｉＯＮ膜２及びＨｆＳｉＯＮ膜４を結晶化させることなく、強誘電体膜３を加熱処理によって形成することができる。
【０１１７】
以上より、ゲート構造にＩＦＩ構造が含まれるＭＦＳ型メモリの強誘電体ゲート有機電界効果トランジスタ１１において、強誘電体膜３の強誘電体特性及び強誘電体ゲート有機電界効果トランジスタ１１の電気特性の劣化を防止することが可能な強誘電体ゲート有機電界効果トランジスタ１１を提供することができる。
【０１１８】
次に、強誘電体ゲート有機電界効果トランジスタ１１の構成要素を順に説明する。
【０１１９】
Ｓｉ基板１は、ゲート電極として用いられ、本実施形態では、Ｓｉウエハを使用しており、厚さは、通常１００〜４００μｍ程度である。また、Ｓｉ基板１は、単結晶シリコン膜や多結晶シリコン（poly silicon）膜で形成することができる。この場合、上記単結晶シリコン膜や多結晶シリコン膜の膜厚は、１００ｎｍ程度あれば良い。
【０１２０】
本実施形態のように、基板としてＳｉ基板１を採用すれば、Ｓｉは安価で純度の高いものが多いので、強誘電体ゲート有機電界効果トランジスタの生産コストを低減することができる。
【０１２１】
また、ＨｆＳｉＯＮ膜（第１絶縁体膜）２及びＨｆＳｉＯＮ膜（第２絶縁体膜）４は、Ｈｆ、Ｓｉ、Ｏ及びＮを含むＨｆ系絶縁体膜（以下、「ＨｆＳｉＯＮ」という）であり、本実施形態では、比誘電率は約２３．６、膜厚６ｎｍとしている。
【０１２２】
ＨｆＳｉＯＮ膜４は、比誘電率は約２３．６、膜厚４ｎｍ、膜表面粗さはＲａ値０．８ｎｍ、Ｒｍｓ値１．０ｎｍである。
【０１２３】
なお、ＨｆＳｉＯＮ膜２及びＨｆＳｉＯＮ膜４の膜厚は、４．７ｎｍ以上、１２．０ｎｍ以下であることが好ましい。
【０１２４】
これにより、例えば、Ｓｉ基板１及びソース電極５Ｓ間もしくは、Ｓｉ基板１及びドレイン電極５Ｄ間のリーク電流を低減可能な、ＨｆＳｉＯＮ膜２及びＨｆＳｉＯＮ膜４の限界の膜厚に設定することができるので、強誘電体膜３の分圧（ゲート電極に印加される動作電圧に対する分圧）を十分な大きさとすることができ、強誘電体ゲート電界効果トランジスタ１１Ａの記録情報に対する保持特性が向上するという効果が得られる。
【０１２５】
上述したＨｆ系絶縁体膜は、Ｐｂ（鉛）を含むＰＺＴと比較して融点が高いというメリットがある。
【０１２６】
また、Ｈｆ系絶縁体膜は、強誘電体膜３を形成する際に必要な７００度以上程度（７５０度程度）の熱処理にて、結晶化しないので、表面が凸凹にならず、ＨｆＳｉＯＮ膜２上に形成した強誘電体膜３の表面の平坦性が向上する。
【０１２７】
また、ＨｆＳｉＯＮ膜４に接触して半導体膜を形成した場合には、該半導体膜にかかる電界のばらつきが無くすことができる。
【０１２８】
さらに、半導体膜が、本実施形態のＣ６０膜６のように、有機半導体膜であれば、有機半導体膜の有機半導体分子の配列特性を良くすることもできる。また、強誘電体膜３と、Ｓｉ基板１またはＣ６０膜６などの有機半導体膜とが直接接触して、強誘電体膜３の構成元素が基板１またはＣ６０膜６中などに拡散し、界面特性が悪化するのを防止することもできる。
【０１２９】
強誘電体膜３の材料は、ＳｒＢｉ２Ｔａ２Ｏ９（ＳＢＴ）であり、比誘電率は約２５０、膜厚３００ｎｍ、膜表面粗さはＲａ値１．０ｎｍ、Ｒｍｓ値１．４ｎｍである。
【０１３０】
なお、ＳＢＴの膜厚としては、通常２００〜４００ｎｍ程度である。
【０１３１】
ＳＢＴは、抗電界が４０ｋＶ／ｃｍ程度とＰＺＴの６０ｋＶ／ｃｍ程度よりも小さく、低電圧動作が可能であり、電極材料によらず疲労耐性が高く、１０１３回程度の反転に耐え、インプリント現象が起きにくいというメリットがある。
【０１３２】
一方、ＳＢＴは、強誘電特性を得るためにはセ氏７００度以上の高温で結晶化させる必要があるという問題点がある。本実施形態の強誘電体ゲート有機電界効果トランジスタ１１では、ＨｆＳｉＯＮ膜２及びＨｆＳｉＯＮ膜４を採用することにより、この問題点を解決している。なお、ＳＢＴの残留分極量は、１０μＣ／ｃｍ２程度であり、比較的小さい。
【０１３３】
これにより、残留分極値が小さい、ヒステリシスの矩形（形状の状態）が良い、比誘電率が比較的小さい、疲労耐性やインプリント耐性が高いというＳＢＴ膜の安定した強誘電体特性（分極特性、比誘電率）が得られるので、記録情報の再現性に優れる強誘電体ゲート有機電界効果トランジスタ１１を提供することができる。
【０１３４】
なお、強誘電体膜の他の例としては、ＢＬＴ（（Ｂｉ，Ｌａ）４Ｔｉ３Ｏ１２））がある。ＢＬＴ膜からは、c面及び（１１７）面のＸ線回折ピークを強く観測できる。なお、ＢＬＴの残留分極量は、ｃ軸の場合４μＣ／ｃｍ２程度と小さく、抗電界が４０ｋＶ／ｃｍ程度である。また、ＢＬＴは、Ｌａ（ランタン）をＢｉ（ビスマス）に対し１０〜２０％添加すると膜疲労が小さくなるという特性がある。
【０１３５】
ソース電極５Ｓ及びドレイン電極５Ｄの材料は、本実施形態では、金（Ａｕ）であり、膜厚は、通常６０〜１００ｎｍ程度である。
【０１３６】
また、本実施形態のＣ６０膜６のように、強誘電体膜３に対するＨｆＳｉＯＮ膜２が存在している側と異なる側に形成する有機半導体膜は、Ｃ６０（フラーレン）からなることが好ましい。
【０１３７】
本実施形態では、Ｃ６０膜（有機半導体膜）６は、フラーレンを使用し、Ｃ６０は、直径１ｎｍ程度の分子である。また、膜厚は、通常１００〜３００ｎｍ程度である。
【０１３８】
これにより、Ｃ６０がｎ型有機半導体の中で電子移動度が良いので、ｎ型有機電界効果トランジスタにおいて電子移動度が高く、スイッチング速度が高い強誘電体ゲート有機電界効果トランジスタ１１を提供することができる。
【０１３９】
〔２．強誘電体ゲート有機電界効果トランジスタの製造方法〕
次に、図１〜図６に基づき、本実施形態の強誘電体ゲート有機電界効果トランジスタ１１の素子構造の製造方法について説明する。
【０１４０】
なお、〔２．強誘電体ゲート有機電界効果トランジスタの製造方法〕で説明すること以外の構成は、〔１．強誘電体ゲート有機電界効果トランジスタの構成〕と同じである。また、説明の便宜上、〔１．強誘電体ゲート有機電界効果トランジスタの構成〕の図面に示した部材と同一の機能を有する部材については、同一の符号を付し、その説明を省略する。
【０１４１】
図２は、強誘電体ゲート有機電界効果トランジスタ１１のＨｆＳｉＯＮ膜２形成工程を示す断面図である。
【０１４２】
図３は、強誘電体ゲート有機電界効果トランジスタ１１の強誘電体膜３形成工程を示す断面図である。
【０１４３】
図４は、強誘電体ゲート有機電界効果トランジスタ１１の研磨工程を示す断面図である。
【０１４４】
図５は、強誘電体ゲート有機電界効果トランジスタ１１のＨｆＳｉＯＮ膜４形成工程を示す断面図である。
【０１４５】
図６は、強誘電体ゲート有機電界効果トランジスタ１１のソース電極５Ｓ・ドレイン電極５Ｄ形成工程を示す断面図である。
【０１４６】
図２に示すように、ＨｆＳｉＯＮ膜２形成工程では、まず、Ｓｉ基板１に第１絶縁体膜であるＨｆＳｉＯＮ膜２を約６ｎｍ形成した。
【０１４７】
形成方法は、電子ビーム蒸着法を用いた。より具体的には、ＳＰＭ（硫過水、Sulfuric acid/hydrogen peroxide mixture；Ｈ２ＳＯ４：Ｈ２Ｏ２＝４：１）に浸した後、１％ＨＦ（フッ化水素）中に浸し、最後に流水（超純水）洗浄を行う一連の洗浄工程を二度繰り返した後、Ｓｉ基板１上に電子ビーム蒸着にて行った。
【０１４８】
電子ビームにより成膜する際には、例えばＨｆＯ2とＳｉ3Ｎ４のモル比９２．３：７．７の割合で混ぜたペレットを使用した。成膜時の蒸着用チャンバ内は、真空度１．５×１０-9Ｔｏｒｒとした。
【０１４９】
なお、本実施の形態においては、ＨｆＳｉＯＮ膜２の成膜時真空度を１．５×１０-9Ｔｏｒｒとしたが、２．０×１０-9Ｔｏｒｒ以下であれば、一様にＳｉを覆う膜を蒸着することができる。
【０１５０】
Ｓｉ基板１を用いた理由は、Ｈｆ系絶縁体膜の熱処理に必要な８５０度以上の耐熱性を有する材料となるからである。
【０１５１】
また、Ｓｉは安価で純度の高いものが多く、トランジスタの作製において、コストダウンが図れるからでもある。
【０１５２】
Ｈｆ系絶縁体膜をＨｆＳｉＯＮ膜２に用いた理由は、強誘電体膜３とＳｉ基板１が直接接触した場合、強誘電体膜３の構成元素がＳｉの中に拡散し、界面特性が悪化するのを防ぐバッファ層として働くからである。
【０１５３】
また、ＨｆＳｉＯＮ膜２及びＨｆＳｉＯＮ膜４は、強誘電体膜３としてのＳＢＴ膜を形成する際に必要な７５０度の熱処理にて、結晶化しないので、その表面が平坦性を維持し、また、強誘電体膜３の表面も平坦性を維持されるので、誘電率の面方位依存性や結晶粒界の存在に起因する局所的な等価酸化膜厚の差異の形成や、電界のばらつきによるＨｆＳｉＯＮ膜２とゲート電極間のリーク電流の増大を防げるからである。
【０１５４】
次に、図３に示すように、ＨｆＳｉＯＮ膜２の上にＳＢＴ（ＳｒＢｉ２Ｔａ２Ｏ9）からなる強誘電体膜３を形成した。
【０１５５】
例えば、ＳＢＴ前駆体溶液（Ｓｒ／Ｂｉ／Ｔａ＝０．８／２．２／２）をスピンコート法により塗布する。
【０１５６】
その後、２４０度で乾燥させ、酸素雰囲気中にて７５０度１分間の熱処理を行う。前記、塗布、乾燥、熱処理の工程を繰り返すことで、ＳＢＴ膜厚４００ｎｍを得る。
【０１５７】
その後、酸素雰囲気中にて７５０度３０分間の熱処理を行い、強誘電体膜３の結晶化を行った。前記工程における熱処理では、ＨｆＳｉＯＮ膜２は結晶化されず、非晶質である。
【０１５８】
ここで、ＳＢＴを強誘電体膜３の材料に使用する理由は、安定した強誘電体特性（分極特性、比誘電率）を有するため、それを使用したトランジスタは記録情報の再現性に優れているからであり、また、強誘電体ゲート有機電界効果トランジスタ１１に適した材料の条件である、残留分極値が小さい、ヒステリシスの矩形（の形状）が良い、比誘電率が小さい、疲労耐性やインプリント耐性が高いということを満たすためである。
【０１５９】
次に、図４に示すように、強誘電体膜３形成を行った後、化学機械研磨（ＣＭＰ）を用いて膜表面の平坦化を行った。
【０１６０】
研磨剤（スラリー）を用いて、１００ｇの荷重にて７５ｒｐｍ、３分間で研磨処理を行った。その結果として、強誘電体膜３の膜厚が１００ｎｍ程度減少する代わりに膜の平坦性が向上する。
【０１６１】
具体的には、研磨前の強誘電体膜表面粗さが、Ｒａ値が３．５ｎｍ、Ｒｍｓ値が４．５ｎｍ程度であったのに対し、Ｒａ値が１．０ｎｍ、Ｒｍｓ値が１．４ｎｍまで値が減少した。
【０１６２】
前記研磨工程において、化学機械研磨を用いた理由は、簡単に低コストで平坦化できるため、強誘電体ゲート有機電界効果トランジスタ１１作製におけるコストダウン図れるからである。
【０１６３】
次に、図５に示すように、研磨された強誘電体膜３上に、ＨｆＳｉＯＮ膜４を約４ｎｍ形成する。形成方法は、例えば化学機械研磨法の際に用いた研磨剤（スラリー）の汚れを除去するために、順に超純水中、アセトン中、メタノール中、２−プロパノール中、超純水中に浸し、それぞれ超音波をかけて洗浄を行った。
【０１６４】
その後、順に濃硝酸（６７％）中に浸してから流水（超純水）処理を行う洗浄工程を二度繰り返した。そして、電子ビーム蒸着にてＨｆＳｉＯＮ膜４を成膜した。成膜における条件は、膜厚以外は、ＨｆＳｉＯＮ膜２と同一の下にて行った。
【０１６５】
ＨｆＳｉＯＮ膜４を形成した後の表面の粗さは、Ｒａ値が０．８ｎｍ、Ｒｍｓ値１．０ｎｍとなった。
【０１６６】
ＨｆＳｉＯＮ膜４を用いた理由は、ＳＢＴ膜を形成する際に必要な７００度程度（約７５０度）の熱処理にて、結晶化しないからである。結晶化しなければ、表面が凸凹にならず、誘電率の面方位依存性や結晶粒界の存在に起因する局所的な等価酸化膜厚の差異の形成や、電界のばらつきによる絶縁体膜とゲート電極間のリーク電流の増大を防げることと、キャリア移動度の劣化の可能性を低減できるからである。
【０１６７】
次に、図６に示すように、ソース電極５Ｓ若しくはドレイン電極５Ｄドレインを抵抗加熱法により約８０ｎｍ形成した。ソース電極５Ｓ及びドレイン電極５Ｄはフォトリソグラフィ法によりパターニングされたものである。リフトオフ工程の後、レジストの残渣を除去するために０．１％ＨＦ中に浸し、その後流水（超純水）処理を行った。
【０１６８】
次に、図１に示すように、抵抗加熱法を用いてＣ60分子膜からなるＣ６０膜６を約２００ｎｍ程度蒸着した。Ｃ６０膜６の成膜時の蒸着用チャンバ内は、真空度２．０×１０-５Ｔｏｒｒとした。
【０１６９】
本実施の形態においては、Ｃ６０膜６の成膜時真空度を２．０×１０-５Ｔｏｒｒとしたが、２．０×１０-５Ｔｏｒｒ以下であれば、十分な電気特性を測定できる膜を蒸着することができる。
【０１７０】
なお、有機半導体膜に、Ｃ60分子膜を用いた理由は、ｎ型有機半導体の中で電子移動度が高い材料であるため、ｎ型有機電界効果トランジスタにおいて電子移動度が高い、スイッチング速度高くなることが期待されるからである。
【０１７１】
しかし、１０-４Ｔｏｒｒ以上の雰囲気では、水分やＣ60の酸化による電子に対するトラップ準位がＣ６０膜６中に発生し、電気伝導度が急激に悪くなってしまう。
【０１７２】
なお、以下で説明する対照実験では、Ｃ６０膜６の成膜後、蒸着チャンバ内に設置してある測定用端子を用いて強誘電体ゲート有機電界効果トランジスタの電気測定を行った。前記測定時における蒸着チャンバ内真空度は、２．０×１０-５Ｔｏｒｒ以下とした。
【０１７３】
以上説明した製造方法は、強誘電体膜３を化学機械研磨により平坦化する研磨工程を含んでいる。
【０１７４】
これにより、簡単に低コストで強誘電体膜３の表面を平坦化できる結果、強誘電体ゲート有機電界効果トランジスタ１１作製におけるコストダウンを図ることができる。
【０１７５】
また、ＨｆＳｉＯＮ膜４と、Ｃ６０膜６との間に、自己組織化単分子膜が形成されていることが好ましい。
【０１７６】
なお、自己組織化単分子膜の膜厚は、通常２〜３ｎｍ程度である。
【０１７７】
これにより、自己組織化単分子膜（ＳＡＭ：Self-assembled-monolayer）をＨｆＳｉＯＮ膜４及びＣ６０膜６間並びに、ＨｆＳｉＯＮ膜４、ソース電極５Ｓ及びドレイン電極５Ｄ間に形成した場合、ＨｆＳｉＯＮ膜４を疎水性とし、Ｃ６０膜６の有機半導体分子の配列特性を向上させ、ソース電極５Ｓまたはドレイン電極５ＤとＨｆＳｉＯＮ膜４との密着性を向上させることができる。
【０１７８】
また、このように、有機半導体分子の配列特性を向上させることができるので、強誘電体ゲート有機電界効果トランジスタ１１におけるキャリア移動度をより向上させ、より低電圧で動作させることが可能となる。
【０１７９】
なお、「自己組織化」の例としては、金（Ａｕ）を、エタノールまたは水を溶媒とし、Ｓ（硫黄）を含有する自己組織化単分子を溶質とする溶液に浸して所定時間経過すると、金の表面上に自発的に自己組織化単分子の膜が形成されることなどが知られている。
【０１８０】
また、Ｓｉ基板１やソース電極５Ｓ、もしくはドレイン電極５Ｄに使用している金電極をＩＴＯ（Indium Tin Oxide）、ＺｎＯ（酸化亜鉛）等の透明導電性酸化膜に換えることで、透明な強誘電体ゲート有機電界効果トランジスタ１１を作製することができる。
【０１８１】
また、強誘電体膜３にＰ（ＶＤＦ−ＴｒＦＥ）（ポリ弗化ビニリデンと三弗化エチレンとの共重合体）等の有機強誘電体を採用することで、膜形成に必要な温度が１５０度程度となる。このため、ＰＥＴ（polyethylene terephthalate）基板を使用でき、機械的にフレキシブルで軽く、耐衝撃性に優れた強誘電体ゲート電界効果トランジスタを作製することも可能である。
【０１８２】
また、有機半導体膜としてＣ６０膜６等のｎ型有機半導体を用いた場合は、ソースもしくはドレイン電極においては、金以外でより仕事関数の小さい金属を使用することで、トランジスタの移動度を上げることができる。使用する金属の例としては、銅やアルミニウム等が挙げられる。
【０１８３】
〔３．強誘電体ゲート有機電界効果トランジスタの電気特性〕
次に、図９〜図１１に基づき、本実施形態の強誘電体ゲート有機電界効果トランジスタ１１の電気特性に関し、図９に示す比較例と対照実験を行なった結果について説明する。
【０１８４】
なお、〔３．強誘電体ゲート有機電界効果トランジスタの電気特性〕で説明すること以外の構成は、〔１．強誘電体ゲート有機電界効果トランジスタの構成〕及び〔２．強誘電体ゲート有機電界効果トランジスタの製造方法〕と同じである。また、説明の便宜上、〔１．強誘電体ゲート有機電界効果トランジスタの構成〕及び〔２．強誘電体ゲート有機電界効果トランジスタの製造方法〕の図面に示した部材と同一の機能を有する部材については、同一の符号を付し、その説明を省略する。以下、同様の説明は、省略する。
【０１８５】
まず、図９に基づき比較例の構成について説明する。
【０１８６】
（比較例）
図９は、本実施形態の強誘電体ゲート有機電界効果トランジスタ１１と対比される化学機械研磨処理（研磨工程）を経ていない比較例（以下、単に「比較例」という）の構成の概要を示す断面図である。
【０１８７】
次に、図９に示す比較例の素子構造を順に説明する。なお、以下では、比較例の構成要素の構成材料が同じものについては、強誘電体ゲート有機電界効果トランジスタ１１の部材番号を援用して説明する。
【０１８８】
ゲート電極としては、Ｓｉ基板１と同一条件のものを使用した。ＨｆＳｉＯＮ膜２はＨｆ系絶縁体膜であり、比誘電率は約２３．６、膜厚６ｎｍである。
【０１８９】
強誘電体膜３の材料はＳＢＴであり、比誘電率は約２５０、膜厚３００ｎｍ、膜表面粗さはＲａ値１．０ｎｍ、Ｒｍｓ値１．４ｎｍである。
【０１９０】
ＨｆＳｉＯＮ膜４は、Ｈｆ系絶縁体膜であり比誘電率は約２３．６、膜厚４ｎｍ、膜表面粗さはＲａ値０．８ｎｍ、Ｒｍｓ値１．０ｎｍである。
【０１９１】
ソース電極５Ｓ及びドレイン電極５Ｄには、金を用いた。有機半導体膜にはＣ６０膜６を用いた。
【０１９２】
また、本実施形態の強誘電体ゲート有機電界効果トランジスタ１１と比較例との電気特性測定の際の動作方法は、同一である。
【０１９３】
すなわち、比較例においてＣ６０膜６の成膜後、蒸着チャンバ内に設置してある測定用端子を用いて電気測定を行った。前記測定時における蒸着チャンバ内真空度は、２．０×１０-５Ｔｏｒｒ以下とした。
【０１９４】
次に、本実施形態の強誘電体ゲート有機電界効果トランジスタ１１と比較例との製造方法の相違点（二箇所）について説明する。
【０１９５】
第一の相違点は、比較例では、ＳＢＴ成膜後に化学機械研磨工程（研磨工程）を行っていないことである。
【０１９６】
第二の相違点は、比較例では、化学機械研磨工程がないため、研磨剤（スラリー）除去のための、順に超純水中、アセトン中、メタノール中、２−プロパノール中、超純水中に浸し、それぞれ超音波をかけて洗浄を行う工程を省いていることである。
【０１９７】
次に、本実施形態の強誘電体ゲート有機電界効果トランジスタ１１及び比較例のそれぞれの電気特性の測定方法について説明する。
【０１９８】
なお、以下の説明は、本実施形態の強誘電体ゲート有機電界効果トランジスタ１１と比較例とに共通する。
【０１９９】
まず、ソース電極５Ｓ、ドレイン電極５Ｄ及びゲート電極（Ｓｉ基板１）に銀ペーストを用いて、半導体パラメータアナライザ（Ａｇｉｌｅｎｔ Ｔｅｃｈｎｏｌｏｇｉｅｓ社製 ４１５６Ｃ）と接続する。
【０２００】
Ｃ６０膜６形成後、真空中（１．０×１０-５Ｔｏｒｒ以下）にて、ソース電極５Ｓを接地、ドレイン電極５Ｄ及びゲート電極間の電圧を可変の状態で動作確認を行った。
【０２０１】
次に、図１０及び図１１に基づき、本実施形態の強誘電体ゲート有機電界効果トランジスタ１１及び比較例のそれぞれの電気特性の測定結果について説明する。
【０２０２】
まず、図１０は、本実施形態の強誘電体ゲート有機電界効果トランジスタ１１の電気特性の測定結果を示すＩＤＳ−ＶＧ特性図である。
【０２０３】
なお、測定した強誘電体ゲート有機電界効果トランジスタ１１のチャネル幅（Ｗ）は３０μｍ、チャネル長（Ｌ）は１０μｍである。測定の際は、ドレイン電極５Ｄの電圧を１４Ｖで一定にして、ゲート電極に印加する電圧を０Ｖから８Ｖまでを往復させた。
【０２０４】
図１０に示すように、強誘電体メモリ由来の反時計回りのヒステリシスが確認でき、メモリ特性が確認できた。
【０２０５】
また、図１０の閾値電圧より大きい電圧値範囲（ＯＮ側）の最大の電流値をチャネル幅で割った結果を以下の表１に示した。
【０２０６】
なお、閾値電圧は、本実施形態の強誘電体ゲート有機電界効果トランジスタ１１の（ＩＤＳ）1／２−ＶＧ特性から得られた二つの値のうち最大値５．８Ｖを採用した。
【０２０７】
同様に、図１０の閾値電圧より小さい電圧値範囲（ＯＦＦ側）の最大電流値を表１に示した。
【０２０８】
ここで、ＯＦＦ側の最大電流値が、大きければ大きいほど、Ｃ６０膜６の有機半導体分子の配列特性が良くなく、またＣ６０膜６中にレジストの残渣等不純物が入っているということを示す。
【０２０９】
なお、閾値電圧は、本実施形態の強誘電体ゲート有機電界効果トランジスタ１１の（ＩＤＳ）1／２−ＶＧ特性から得られた二つの値のうちの最小値５．２Ｖを採用した。
【０２１０】
次に、図１１に基づき、比較例の電気特性の測定結果について説明する。
【０２１１】
図１１は、比較例のＩＤＳ−ＶＧ特性を示す。
【０２１２】
測定した比較例のトランジスタのチャネル幅（Ｗ）は３００μｍ、チャネル長（Ｌ）は１０μｍである。
【０２１３】
測定の際は、ドレイン電極５Ｄの電圧を２０Ｖで一定にして、ゲート電極に印加する電圧を０Ｖから４Ｖまでを往復させた。
【０２１４】
図１１に示すように、強誘電体メモリ由来の反時計回りのヒステリシスが確認でき、メモリ特性が確認できた。
【０２１５】
なお、本実施形態の強誘電体ゲート有機電界効果トランジスタ１１のゲート電極への印加電圧が８Ｖ迄だったのに対し、比較例のゲート電極の印加電圧は、４Ｖとなっている。
【０２１６】
その理由は、４Ｖから段々とゲート電極の印加電圧値を上げていくと強誘電体由来のヒステリシスの幅が小さくなり、遂には逆転し、逆向き（時計回り）のヒステリシスが生じてしまうからである。
【０２１７】
これは、ＨｆＳｉＯＮ膜４や、Ｃ６０膜６中に電子に対するトラップ準位が存在することが原因である。
【０２１８】
Ｃ６０膜６中に電子に対するトラップ準位が存在するのは、Ｃ６０膜６に接している側のＨｆＳｉＯＮ膜４の表面の粗さに起因していると考えられる。
【０２１９】
すなわち、研磨工程のない比較例では、本実施形態の強誘電体ゲート有機電界効果トランジスタ１１に比べ、ＨｆＳｉＯＮ膜４の表面が粗いため、それに接するＣ６０膜６の配列特性が悪くなるからである。
【０２２０】
次に、図１１の閾値電圧より大きい電圧値範囲（ＯＮ側）の最大の電流値をチャネル幅で割った結果を表１に示した。なお閾値電圧は、比較例の（ＩＤＳ）1／２−ＶＧ特性から得られた二つの値のうち最大値１．８Ｖを採用した。
【０２２１】
図１１の閾値電圧より小さい電圧値範囲（ＯＦＦ側）の最大電流値を表１に記載した。
【０２２２】
なお閾値電圧は、比較例の（ＩＤＳ）1／２−ＶＧ特性から得られた二つの値のうちの最小値１．３Ｖを採用した。
【０２２３】
【表１】
【０２２４】
表１より、本実施形態の強誘電体ゲート有機電界効果トランジスタ１１は、比較例に比べ、動作する際の電流値が向上し、動作していない時の制御できない電流値が減少するとの効果の違いが明らかとなった。これより、本実施形態の強誘電体ゲート有機電界効果トランジスタ１１の有効性が確認された。
【０２２５】
〔４．強誘電体ゲート有機電界効果トランジスタを用いたメモリ素子〕
次に、図１２（ａ）及び図１２（ｂ）に基づき、本実施形態の強誘電体ゲート有機電界効果トランジスタ１１を用いたメモリ素子の素子構造の概要と、その動作原理について説明する。
【０２２６】
図１２（ａ）はメモリ素子の等価回路図である。図１２（ａ）の等価回路図に示すように、メモリ素子は、強誘電体ゲート有機電界効果トランジスタ１１、ワード線１２及びビット線１３を含んでいる。
【０２２７】
ワード線１２は、強誘電体ゲート有機電界効果トランジスタ１１のゲート電極に接続されている（Ｓｉ基板１に銀ペーストを介して接続されている）。
【０２２８】
ビット線１３は、ドレイン電極５Ｄに接続されている。
【０２２９】
ＧＮＤ（Ｇｒｏｕｎｄ）線１４は、ソース電極５Ｓに接続されている。
【０２３０】
次に、メモリ素子の動作について説明する。ここで、有機半導体膜として、Ｃ６０膜６などのｎ型有機半導体を使用している場合について考える。
【０２３１】
例えば、データ『１』を書き込む場合はワード線１２に正の電圧を印加し、データ『０』を書き込む場合は、ワード線１２に負の電圧を印加すれば良い。
【０２３２】
データ『０』を書き込んだ場合は、データ『１』に比べて、トランジスタの閾電圧値（図１２（ｂ）の低閾値電圧Ｖｔｈ１及び高閾値電圧Ｖｔｈ２）が高くなる。
【０２３３】
データを読み出す場合は、ゲート電極つまりワード線１２に一定の読み出し電圧Ｖｒ（低閾値電圧Ｖｔｈ１＜読み出し電流Ｖｒ＜高閾値電圧Ｖｔｈ２）を印加し、ドレイン電流ＩＤＳの大小をセンスアンプで読み取り、データ『０』及び『１』のいずれであるかを判断すれば良い。
【０２３４】
図１２（ｂ）は、本実施形態のメモリ素子にデータ『０』とデータ『１』を書き込んだ際の強誘電体ゲート有機電界効果トランジスタ１１のドレイン電流ＩＤＳ―ゲート電圧ＶＧ特性を示す概略図である。図１２（ｂ）は、強誘電体の強誘電体特性を示すヒステリシスを強調して描いている。
【０２３５】
なお、本発明の強誘電体ゲート有機電界効果トランジスタは、基板と、基板上に順に形成された第一の絶縁体膜、強誘電体膜と、第二の絶縁体膜と、有機半導体膜と、からなるボトムコンタクト型の強誘電体ゲート有機電界効果トランジスタであって、前記強誘電体膜の、前記第二の絶縁体膜と接する側のＲａ値とＲｍｓ値の和の絶対値が前記第二の絶縁体膜の膜厚以下であり、かつ、前記有機半導体膜と接している側の前記第二の絶縁体膜のＲａ値とＲｍｓ値の和の絶対値が３．０ｎｍ以下であっても良い。
【０２３６】
また、本発明の強誘電体ゲート有機電界効果トランジスタは、前記強誘電体膜は、ＳＢＴであっても良い。
【０２３７】
また、本発明の強誘電体ゲート有機電界効果トランジスタは、前記有機半導体膜は、Ｃ６０であっても良い。
【０２３８】
また、本発明の強誘電体ゲート有機電界効果トランジスタは、前記第一の絶縁体膜及び第二の絶縁体膜は、ＨｆＳｉＯＮであっても良い。
【０２３９】
また、前記基板はＳｉであっても良い。
【０２４０】
また、本発明のメモリ素子は、前記強誘電体ゲート有機電界効果トランジスタを用いても良い。
【０２４１】
また、本発明の強誘電体ゲート有機電界効果トランジスタの製造方法は、基板上に、第一の絶縁体膜を形成する工程と、強誘電体膜を形成する工程と、前記強誘電体膜の表面を化学機械研磨法を用いて平坦化する工程と、第二の絶縁体膜を形成する際に、膜厚が前記第二の絶縁体膜と接する側のＲａ値とＲｍｓ値の和の絶対値が前記第二の絶縁体膜の膜厚以下であり、かつ前記有機半導体膜と接している側の前記第二の絶縁体膜のＲａ値とＲｍｓ値の和の絶対値が３．０ｎｍ以下となるように形成させる工程と、ソース・ドレイン電極を形成する工程と、有機半導体膜を形成する工程と、を含むんでも良い。
【０２４２】
なお、本発明は、上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【産業上の利用可能性】
【０２４３】
本発明は、ＲＡＭ（random access memory）及びＲＯＭ（read only memory）等の半導体メモリの分野に広く適用することができる。例えば、ＳＲＡＭ（スタティックＲＡＭ）及びＤＲＡＭ（ダイナミックＲＡＭ）等や、マスクＲＯＭ／ＥＰＲＯＭ／ＥＥＰＲＯＭ／フラッシュＲＯＭ等のＩＣメモリの他、ＬＳＩ（large-scale integrated circuit）、ＶＬＳＩ（very-large-scale integrated circuit）及びＵＬＳＩ（ultra-large-scale integrated）などの大規模集積回路等、並びにこれらのＩＣメモリ及び大規模集積回路等を含む電子機器に広く適用することができる。
【図面の簡単な説明】
【０２４４】
【図１】本発明における強誘電体ゲート有機電界効果トランジスタの一実施形態の素子構造を示す断面図である。
【図２】前記強誘電体ゲート有機電界効果トランジスタの第１絶縁体膜形成工程を示す断面図である。
【図３】前記強誘電体ゲート有機電界効果トランジスタの強誘電体膜形成工程を示す断面図である。
【図４】前記強誘電体ゲート有機電界効果トランジスタの研磨工程を示す断面図である。
【図５】前記強誘電体ゲート有機電界効果トランジスタの第２絶縁体膜形成工程を示す断面図である。
【図６】前記強誘電体ゲート有機電界効果トランジスタのソース・ドレイン形成工程を示す断面図である。
【図７】（ａ）は、トップコンタクト型の有機電界効果トランジスタの素子構造の一例を示す断面図であり、（ｂ）は、同素子構造の他の例を示す断面図である。
【図８】（ａ）は、ボトムコンタクト型の有機電界効果トランジスタ（ＭＦＳ構造）の素子構造の一例を示す断面図であり、（ｂ）は、同素子構造の他の例を示す断面図である。
【図９】比較例の有機電界効果トランジスタの素子構造を説明する断面図である。
【図１０】前記強誘電体ゲート有機電界効果トランジスタに関するＩＤＳ−ＶＧ特性図である。
【図１１】比較例の有機電界効果トランジスタのＩＤＳ−ＶＧ特性図である。
【図１２】（ａ）は、前記強誘電体ゲート有機電界効果トランジスタを使用したメモリ素子の一例の等価回路図であり、（ｂ）は、同メモリ素子の読み出し動作を説明するドレイン電流―ゲート電圧特性を示す概略図である。
【符号の説明】
【０２４５】
１ Ｓｉ基板（基板，ゲート電極）
２ ＨｆＳｉＯＮ膜（第１絶縁体膜，Ｈｆ系絶縁体膜）
３ 強誘電体膜
４ ＨｆＳｉＯＮ膜（第２絶縁体膜，Ｈｆ系絶縁体膜）
５Ｓ ソース電極
５Ｄ ドレイン電極
６ Ｃ６０膜（Ｃ６０分子膜，有機半導体膜）
７ ゲート電極
８Ａ 絶縁体膜
８Ｂ 強誘電体膜
９ 有機半導体膜
１０Ｓ ソース電極
１０Ｄ ドレイン電極
１１ 強誘電体ゲート有機電界効果トランジスタ
１２ ワード線
１３ ビット線
１４ ＧＮＤ（ｇｒｏｕｎｄ）線
ＩＤＳ ドレイン電流
ＶＧ ゲート電圧
Ｖｒ 読み出し電流
Ｖｔｈ１ 低閾値電圧
Ｖｔｈ２ 高閾値電圧
Ｗ チャネル幅
Ｌ チャネル長
Ｒａ 算術平均粗さ
Ｒｍｓ 二乗平均粗さ
【技術分野】
【０００１】
本発明は、強誘電体ゲート有機電界効果トランジスタ、それを用いたメモリ素子及び強誘電体ゲート有機電界効果トランジスタの製造方法に関し、より詳細には、ゲート構造にＩＦＩ（Insulator Ferroelectric Insulator）構造を含み、ソース電極及びドレイン電極間に有機半導体膜を形成したボトムコンタクト型の強誘電体ゲート有機電界効果トランジスタ及びそれを用いたメモリ素子及び強誘電体ゲート有機電界効果トランジスタの製造方法に関するものである。
【背景技術】
【０００２】
ＩＶ族半導体や化合物半導体に代わり、有機半導体をチャネル材料に用いる電界効果トランジスタの研究が近年盛んとなっている。
【０００３】
このような有機半導体を使用した電界効果トランジスタの特徴としては、有機半導体膜の形成温度が低いので、電界効果トランジスタをプラスチックフィルム上に作製できることが挙げられる。
【０００４】
例えば、特許文献１には、ゲート電極上に、無機ゲート絶縁膜及び有機ゲート絶縁膜の積層構造を有するゲート絶縁膜を配置し、ゲート絶縁膜上に、ゲート電極と重なる有機半導体層を配置した有機薄膜トランジスタの例が開示されている。
【０００５】
特許文献１に開示された有機薄膜トランジスタは、上記構成を採用することで、柔軟性を有すると同時に漏れ電流が低減されて、低いしきい電圧を具現することができるようになっている。
【０００６】
有機半導体を使用した電界効果トランジスタの以上のような特徴により、機械的でフレキシブルで、軽く、耐衝撃性に優れ、さらには薄膜化できる電界効果トランジスタの開発が期待されている。
【０００７】
また、有機半導体を使用した電界効果トランジスタによれば、印刷プロセスを利用して、低コストで大面積の集積回路が作製できるというメリットもある。
【０００８】
さらに、以上のような特徴により、有機半導体を用いた電界効果トランジスタは、落としても壊れず、曲げることができ、そして軽量の壁掛けテレビや、丸めて運べる、服のように身に着けられるコンピューターを実現するために必要な技術となる。
【０００９】
しかしながら、有機半導体は単結晶シリコンに比べ、移動度が２〜３桁小さく、作製した回路の動作が遅くなってしまうという問題点がある。
【００１０】
また、このような問題点のため、周波数の高い無線回路やディスプレイを有機半導体で実現するためには、更なる特性の改善が求められる。
【００１１】
ところで、有機電界効果トランジスタの素子構造には、一般的にトップコンタクト型及びボトムコンタクト型の二つがある。
【００１２】
ここで、図７（ａ）〜図８（ｂ）に基づき、トップコンタクト型及びボトムコンタクト型の有機電界効果トランジスタのそれぞれの素子構造について説明する。
【００１３】
図７（ａ）及び図７（ｂ）に示すように、トップコンタクト型の有機電界効果トランジスタは、ゲート電極７の上部に、絶縁体膜８Ａ若しくは強誘電体膜８Ｂが形成され、その上部に、有機半導体材料からなるチャネル部として有機半導体膜９を成膜し、その有機半導体膜９の上部に、ソース電極１０Ｓ及びドレイン電極１０Ｄを並列に作製した構造を含んでいる。
【００１４】
一方、図８（ａ）及び図８（ｂ）に示すように、ボトムコンタクト型の有機電界効果トランジスタは、ゲート電極７の上部に、絶縁体膜８Ａ若しくは強誘電体膜８Ｂが形成され、絶縁体膜８Ａもしく強誘電体膜８Ｂの上部に、ソース電極１０Ｓ及びドレイン電極１０Ｄを並列に作製し、絶縁体膜８Ａもしく強誘電体膜８Ｂの上部かつソース電極１０Ｓ及びドレイン電極１０Ｄ間に、有機半導体材料からなるチャネル部として有機半導体膜９を成膜した構造を含んでいる。
【００１５】
ところで、一般にトップコンタクト型の有機電界効果トランジスタの電気特性は、ボトムコンタクト型の有機電界効果トランジスタに比べ良いと言われている。
【００１６】
これは、ボトムコンタクト型の有機電界効果トランジスタは、チャネルがソース・ドレイン電極間のみに形成されるのに対し、トップコンタクト型の有機電界効果トランジスタは、ソース・ドレイン電極下にもチャネルが形成されるためと考えられる。
【００１７】
しかしながら、工業的観点においては、リフトオフ工程を用いて電極形成を行なうことを考えた場合、ボトムコンタクト型の有機電界効果トランジスタが、トップコンタクト型の有機電界効果トランジスタに比べ優位となる。
【００１８】
その理由としては、トップコンタクト型の有機電界効果トランジスタでは、リフトオフ工程を半導体膜形成後に行なうが、リフトオフ工程を用いるトップコンタクト型の有機電界効果トランジスタの場合は、半導体膜が有機物であるので、有機溶媒を使用するリフトオフ工程で半導体膜にダメージが生じてしまうためである。
【００１９】
一方、有機電界効果トランジスタに関しては、有機半導体膜に接する強誘電体膜及び絶縁体膜の表面が非常に粗いと、有機電界効果トランジスタの電気特性、具体的には移動度やドレイン電流値において劣化することが分かっている。これは、強誘電体膜若しくは絶縁体膜表面が非常に粗いと強誘電体膜若しくは絶縁体膜に接する有機半導体膜の有機半導体分子の配列特性が劣化するためと考えられる。
【００２０】
ところで、近年、強誘電体ゲート有機電界効果トランジスタにおいて、強誘電体や有機半導体に関して様々な材料を使用した研究が進められている。
【００２１】
強誘電体ゲート有機電界効果トランジスタの素子構造としては代表的なものとして、ＭＦＳ（Metal Ferroelectric Semiconductor）構造、ＭＦＩＳ（Metal Ferroelectric Insulator Semiconductor）構造がある。ここに、Ｍは金属、Ｆは強誘電体、Ｓ半導体、Ｉは絶縁体のことである。
【００２２】
上記ＭＦＳ構造及びＭＦＩＳ構造などを含む強誘電体ゲート有機電界効果トランジスタを用いたメモリ（以下、「ＭＦＳ型メモリ」という）は、１Ｔ型（Ｔ:Transistor）のメモリを実現できるので、１Ｔ型のメモリでない強誘電体キャパシタ型のメモリに比べて微細化に適し、さらに非破壊読み出しが可能であるので再度の書き込みが不要であり、読み出しにかかる時間が短縮されるという特徴を有するため、次世代の不揮発性メモリとして注目されている。
【００２３】
また、ＭＦＳ型メモリは、メモリサイズが強誘電体キャパシタ型のメモリに比べ小さくなり、大容量化が期待できる。
【特許文献１】特開２００６‐ １３４６８（平成１８年 １月１２日公開）
【発明の開示】
【発明が解決しようとする課題】
【００２４】
しかしながら、上記従来のＭＦＳ構造、ＭＦＩＳ構造を含む強誘電体ゲート有機電界効果トランジスタでは、強誘電体膜とゲート電極間のリーク電流値が大きい、また強誘電体膜が絶縁破壊しやすいという問題点がある。
【００２５】
例えば、図８（ｂ）に示す有機半導体膜としてＣ６０（フラーレン）分子膜を使用し、スピンコート法で成膜した強誘電体膜を使用した、ボトムコンタクト型の強誘電体ゲート有機電界効果トランジスタでは、特に、強誘電体膜とゲート電極間のリーク電流値が大きく、また強誘電体膜が絶縁破壊しやすい。
【００２６】
このようにリーク電流値が大きく、また強誘電体膜が絶縁破壊しやすい原因は、スピンコート法で成膜した強誘電体膜のグレイン（結晶粒）サイズが数十ｎｍ〜数百ｎｍと大きく、かつ強誘電体膜の膜表面が非常に粗いので、グレイン粒界に直径１ｎｍ程度のＣ60分子が入り込み電気的導通路ができたためと考えられる。
【００２７】
なお、最大長１ｎｍ以下の有機半導体膜であれば、Ｃ６０分子膜以外の有機半導体膜を有するボトムコンタクト型の強誘電体ゲート有機電界効果トランジスタについても上記と同様なことが言える。
【００２８】
本発明は、前記従来の問題点に鑑みなされたものであって、その目的は、強誘電体膜及びゲート電極間のリーク電流値を低減させると共に耐絶縁性を向上させることが可能なボトムコンタクト型の強誘電体ゲート有機電界効果トランジスタ、それを用いたメモリ素子及び強誘電体ゲート有機電界効果トランジスタの製造方法を提供することにある。
【課題を解決するための手段】
【００２９】
本発明の強誘電体ゲート有機電界効果トランジスタは、前記課題を解決するために、有機半導体膜が、ソース電極及びドレイン電極間に形成されているボトムコンタクト型の強誘電体ゲート有機電界効果トランジスタであって、基板と、該基板上に少なくとも第１絶縁体膜、強誘電体膜、第２絶縁体膜及び前記有機半導体膜が、この順で積層されたゲート構造を有しており、Ｒａ値（Ｒａは０でない定数）を算術平均粗さとし、Ｒｍｓ値（Ｒｍｓは０でない定数）を二乗平均粗さとするとき、前記強誘電体膜の、前記第２絶縁体膜と接する側の表面における前記Ｒａ値と前記Ｒｍｓ値との和の第１絶対値が、前記第２絶縁体膜の膜厚以下であり、かつ、前記第２絶縁体膜の、前記有機半導体膜と接している側の表面における前記Ｒａ値と前記Ｒｍｓ値との和の第２絶対値が３．０ｎｍ以下であることを特徴としている。
【００３０】
また、本発明の強誘電体ゲート有機電界効果トランジスタの製造方法は、前記課題を解決するために、有機半導体膜が、ソース電極及びドレイン電極間に形成されているボトムコンタクト型の強誘電体ゲート有機電界効果トランジスタの製造方法であって、基板上に第１絶縁体膜を形成する第１絶縁体膜形成工程と、前記第１絶縁体膜上に強誘電体膜を形成する強誘電体膜形成工程と、前記強誘電体膜の、前記基板と接する側と反対側の表面を化学機械研磨法を用いて平坦化する研磨工程と、前記強誘電体膜上に第２絶縁体膜を形成する第２絶縁体膜形成工程と、前記第２絶縁体膜上に前記ソース電極及び前記ドレイン電極を形成するソース・ドレイン形成工程と、前記ソース電極及びドレイン電極間に有機半導体膜を形成する有機半導体膜形成工程とを含んでおり、前記第２絶縁体膜形成工程で、Ｒａ値（Ｒａは０でない定数）を算術平均粗さとし、Ｒｍｓ値（Ｒｍｓは０でない定数）を二乗平均粗さとするとき、前記第２絶縁体膜と接する側の表面のＲａ値とＲｍｓ値との和の第１絶対値が前記第２絶縁体膜の膜厚以下であり、かつ前記第２絶縁体膜の前記有機半導体膜と接している側の表面のＲａ値とＲｍｓ値の和の第２絶対値が３．０ｎｍ以下となるように、前記第２絶縁体膜を形成することを特徴としている。
【００３１】
前記構成及び方法によれば、本発明の強誘電体ゲート有機電界効果トランジスタは、有機半導体膜が、ソース電極及びドレイン電極間に形成されているボトムコンタクト型の強誘電体ゲート有機電界効果トランジスタとなっている。
【００３２】
これにより、トップコンタクト型と異なり、有機導体膜形成後に有機溶媒が使用されるリフトオフ工程を行なう必要がないので、該有機溶媒により有機導体膜にダメージが生じることが無い。
【００３３】
また、前記構成及び方法によれば、本発明の強誘電体ゲート有機電界効果トランジスタは、基板と、該基板上に少なくとも第１絶縁体膜、強誘電体膜、第２絶縁体膜及び前記有機半導体膜が、この順で積層されたゲート構造を有している。
【００３４】
ここで、第１絶縁体膜及び第２絶縁体膜をＩ（Insulator）、強誘電体膜をＦ（Ferroelectric）とすると、強誘電体ゲート有機電界効果トランジスタは、ＩＦＩ型構造を含むゲート構造有していることになる。
【００３５】
このようなＩＦＩ型構造を含むゲート構造を持つ強誘電体ゲート有機電界効果トランジスタの例としては、ＭＩＦＩＳ型、及びＳＩＦＩＳ型のゲート構造を有するものなどが列挙できる。
【００３６】
なお、最初に綴られるＭ（金属基板）またはＳ（Ｓｉ基板）の部分は、通常ゲート電極として使用され、これらを纏めてＭとし、以降、ＭＩＦＩＳ型、及びＳＩＦＩＳ型を纏めてＭＩＦＩＳ型ゲート構造という。
【００３７】
なお、最後に綴られるＳは半導体であり、本発明では、以下で説明する有機半導体膜となっている。
【００３８】
このようなＭＩＦＩＳ型ゲート構造を有する強誘電体ゲート有機電界効果トランジスタによれば、例えば、１トランジスタで１つのメモリセルを構成することが可能になるので、メモリサイズを小さくしつつ、非破壊読み出しが可能なＭＦＳ型のメモリを提供することができる。
【００３９】
また、強誘電体膜の両面に第１絶縁体膜及び第２絶縁体膜を形成するので、強誘電体膜の構成要素の、第１絶縁体膜に接する基板中及び第２絶縁体膜に接する有機半導体膜中への拡散を防止することができるので、強誘電体膜の構成要素の拡散による強誘電体特性の劣化を防止することができる。
【００４０】
なお、強誘電体特性について説明すると、強誘電体膜は、外部電場を印加すると、正または負の分極反転を起こし、外部電場を取り除いても、該分極反転が残留する（以下、「残留分極」という）という特性を持っている。
【００４１】
よって、強誘電体膜をゲート構造に含めることにより、外部電場を印加することで、正または負の残留分極が生じた状態とすることができる。
【００４２】
このため、チャネル領域（ソース電極及びドレイン電極の間にある領域）にこの正または負の残留分極による電場が印加されることになる。チャネル領域に印加される残留分極による電場によりドレイン電流などの電流値は影響を受けるので、正または負の残留分極は、該ドレイン電流などの電流値の大小と対応づけることができる。
【００４３】
従って、例えば、正の残留分極を『１』、負の残留分極を『０』と対応づけることにより、データの非破壊読み出しが可能となる。
【００４４】
また、前記構成及び方法によれば、本発明の強誘電体ゲート有機電界効果トランジスタは、Ｒａ値（Ｒａは０でない定数）を算術平均粗さとし、Ｒｍｓ値（Ｒｍｓは０でない定数）を二乗平均粗さとするとき、前記強誘電体膜の、前記第２絶縁体膜と接する側の表面における前記Ｒａ値と前記Ｒｍｓ値との和の第１絶対値が、前記第２絶縁体膜の膜厚以下であり、かつ、前記第２絶縁体膜の、前記有機半導体膜と接している側の表面における前記Ｒａ値と前記Ｒｍｓ値との和の第２絶対値が３．０ｎｍ以下である。
【００４５】
これにより、強誘電体膜の表面を平坦化することができるので、強誘電体膜上に第２絶縁体膜が一様に成膜され、強誘電体膜のグレイン粒界が埋まり、有機半導体分子がグレイン粒界に入らないため、強誘電体膜とゲート電極間に電気的導通路が形成されることがない。
【００４６】
よって、強誘電体膜とゲート電極間のリーク電流値が低下し、記録情報の保持特性が向上する、また、耐絶縁性が向上するという効果が得られる。
【００４７】
さらに、第２絶縁体膜が平坦である結果、それに接する有機半導体膜中のチャネルの役割をする、第２絶縁体膜の界面から厚さ方向に３．０ｎｍ程度の有機半導体分子の配列特性が良くなり、電気特性（移動度、ドレイン電流値）が向上するという効果が得られる。
【００４８】
なお、算術平均粗さＲａ値、二乗平均粗さＲｍｓ値とは、膜表面の粗さを示す代表的なパラメータである。ここで算術平均粗さＲａ値とは、ある設定した平均線からの凸凹の偏差の絶対値を合計し、平均した値である。
【００４９】
また二乗平均粗さＲｍｓ値は、前記偏差の二乗平均を平方根することによって得られる標準偏差値である。
【００５０】
よって、Ｒａ値及びＲｍｓ値はいずれも「長さ」の次元をもつ定数である。
【００５１】
なお、本発明の強誘電体ゲート有機電界効果トランジスタの製造方法は、強誘電体膜を化学機械研磨により平坦化する研磨工程を含んでいる。
【００５２】
これにより、簡単に低コストで強誘電体膜の表面を平坦化できる結果、トランジスタ作製におけるコストダウンを図ることができる。
【００５３】
以上より、強誘電体膜及びゲート電極間のリーク電流値を低減させると共に耐絶縁性を向上させることが可能なボトムコンタクト型の強誘電体ゲート有機電界効果トランジスタ、及び強誘電体ゲート有機電界効果トランジスタの製造方法を提供することができる。
【００５４】
また、本発明の強誘電体ゲート有機電界効果トランジスタは、前記構成に加えて、前記強誘電体膜は、ＳｒＢｉ２Ｔａ２Ｏ９（ＳＢＴ）からなることが好ましい。
【００５５】
ＳＢＴは、抗電界が４０ｋＶ／ｃｍ程度とＰＺＴ（ＰｂＺｒＸＴｉ１−ＸＯ３：ただし、０＜Ｘ＜１）の６０ｋＶ／ｃｍ程度よりも小さく、低電圧動作が可能であり、電極材料によらず疲労耐性が高く、１０１３回程度の反転に耐え、インプリント現象が起きにくいというメリットがある。
【００５６】
一方、ＳＢＴは、強誘電特性を得るためにはセ氏７００度以上の高温で結晶化させる必要があるという問題点がある。本発明の強誘電体ゲート有機電界効果トランジスタでは、Ｈｆ系絶縁体膜を採用することにより、この問題点を解決している。なお、ＳＢＴの残留分極量は、１０μＣ／ｃｍ２程度であり、比較的小さい。
【００５７】
これにより、残留分極値が小さい、ヒステリシスの矩形（形状の状態）が良い、比誘電率が小さい、疲労耐性やインプリント耐性が高いというＳＢＴ膜の安定した強誘電体特性（分極特性、比誘電率）が得られるので、記録情報の再現性に優れる強誘電体ゲート有機電界効果トランジスタを提供することができる。
【００５８】
また、本発明の強誘電体ゲート有機電界効果トランジスタは、前記構成に加えて、前記有機半導体膜は、Ｃ６０分子膜からなることが好ましい。
【００５９】
これにより、Ｃ６０（フラーレン）がｎ型有機半導体の中で電子移動度が良いので、ｎ型有機電界効果トランジスタにおいて電子移動度が高く、スイッチング速度が高い強誘電体ゲート有機電界効果トランジスタを提供することができる。
【００６０】
また、本発明の強誘電体ゲート有機電界効果トランジスタは、前記構成に加えて、前記第１絶縁体膜及び第２絶縁体膜は、Ｈｆ、Ｓｉ、Ｏ及びＮを含むＨｆ系絶縁体膜であることが好ましい。
【００６１】
これにより、第１絶縁体膜及び第２絶縁体膜は、強誘電体膜を加熱処理によって形成する焼成温度で非晶質であるＨｆ系絶縁体膜で構成される。
【００６２】
以上の構成によれば、強誘電体膜を加熱処理によって形成する焼成温度で第１絶縁体膜及び第２絶縁体膜を結晶化させず、強誘電体膜を形成することができる。
【００６３】
これにより、高温で焼成した際に第１絶縁体膜及び第２絶縁体膜が結晶化されないため、その表面が平坦性を維持し、また、強誘電体膜の表面も平坦性を維持されるので、第１絶縁体膜、強誘電体膜及び第２絶縁体膜が、この順に積層されたＩＦＩ構造における誘電率の面方位依存性や結晶粒界の存在に起因する電界のばらつきや、第１絶縁体膜に接する基板（及び第２絶縁体膜の接する半導体膜を形成した場合の、その半導体膜）における局所的な等価酸化膜厚の差異の形成を防止することができる。
【００６４】
なお、等価酸化膜厚（ＥＯＴ）とは、Ｈｆ系絶縁体膜などのＨｉｇｈ−ｋ（高比誘電率）膜の物理的な厚さを、ＳｉＯ２膜と等価な電気的膜厚に換算した値のことである。
【００６５】
また、これにより、第２絶縁体膜の接する有機半導体の有機半導体分子の配列特性を良くすることができる。
【００６６】
このため、強誘電体膜の配向特性の劣化による有機半導体膜にかかる電界のばらつきや、強誘電体膜の配向特性の劣化に起因する有機半導体分子の配列特性の悪化による第１絶縁体膜及び基板間（若しくは第２絶縁体膜及び有機半導体膜間）のリーク電流の増大、キャリア移動度の減少などのトランジスタの電気特性の劣化を防止することができる。
【００６７】
また、Ｈｆ系絶縁体膜は、Ｐｂ（鉛）を含むＰＺＴと比較して融点が高いというメリットがある。
【００６８】
また、Ｈｆ系絶縁体膜は、強誘電体膜を形成する際に必要な７００度以上（７５０度程度）の熱処理にて、結晶化しないので、表面が凸凹にならず、第１絶縁体膜の上に形成した強誘電体膜の表面の平坦性が向上する。
【００６９】
なお、Ｈｆ系絶縁体膜の焼成温度は、強誘電体膜が結晶化可能な温度であり、通常セ氏７００度以上、１０５０度以下である。
【００７０】
強誘電体膜が結晶化させるための下限は、セ氏７００度程度であり、Ｈｆ系絶縁体膜が非結晶性を維持する上限がセ氏１０５０度である。
【００７１】
これにより、確実に、Ｈｆ系絶縁体膜を結晶化させることなく、強誘電体膜３を加熱処理によって形成することができる。
【００７２】
また、第２絶縁体膜に接触する有機半導体膜にかかる電界のばらつきが無くすことができる。
【００７３】
さらに、有機半導体膜の有機半導体分子の配列特性を良くすることもできる。また、強誘電体膜と、基板または有機半導体膜とが直接接触して、強誘電体膜の構成元素が基板又は有機半導体膜中に拡散し、界面特性が悪化するのを防止することもできる。
【００７４】
また、本発明の強誘電体ゲート有機電界効果トランジスタは、前記構成に加えて、前記基板の材料は、Ｓｉ（Silicon）であることが好ましい。
【００７５】
これにより、Ｓｉは安価で純度の高いものが多いので、強誘電体ゲート有機電界効果トランジスタの生産コストを低減することができる。
【００７６】
また、本発明の強誘電体ゲート有機電界効果トランジスタは、前記構成に加えて、前記第２絶縁体膜と、前記有機半導体膜との間に、自己組織化単分子膜が形成されていることが好ましい。
【００７７】
前記構成によれば、自己組織化単分子膜（ＳＡＭ：Self-assembled-monolayer）を第２絶縁体膜及び有機半導体膜間（並びに、第２絶縁体膜の表面上にソース電極及びドレインを形成した場合には、電極第２絶縁体膜、ソース電極、及びドレイン電極間）に形成した場合、第２絶縁体膜を疎水性とし、有機半導体分子の配列特性を向上させる（ソースまたはドレイン電極と第２絶縁体膜との密着性を向上させる）ことができる。
【００７８】
また、このように、有機半導体分子の配列特性を向上させることができるので、本発明の強誘電体ゲート有機電界効果トランジスタにおけるキャリア移動度をより向上させ、また、本発明の強誘電体ゲート有機電界効果トランジスタをより低電圧で動作させることが可能となる。
【００７９】
なお、「自己組織化」の例としては、金（Ａｕ）を、エタノールまたは水を溶媒とし、Ｓ（硫黄）を含有する自己組織化単分子を溶質とする溶液に浸して所定時間経過すると、金の表面上に自発的に自己組織化単分子の膜が形成されることなどが知られている。
【００８０】
また、本発明のメモリ素子は、前記強誘電体ゲート有機電界効果トランジスタを用いることが好ましい。
【００８１】
以上より、強誘電体膜及びゲート電極間のリーク電流値を低減させると共に耐絶縁性を向上させることが可能なボトムコンタクト型の強誘電体ゲート有機電界効果トランジスタ、それを用いたメモリ素子及び強誘電体ゲート有機電界効果トランジスタの製造方法を提供することができる。
【発明の効果】
【００８２】
本発明の強誘電体ゲート有機電界効果トランジスタは、以上のように、基板と、該基板上に少なくとも第１絶縁体膜、強誘電体膜、第２絶縁体膜及び前記有機半導体膜が、この順で積層されたゲート構造を有しており、Ｒａ値（Ｒａは０でない定数）を算術平均粗さとし、Ｒｍｓ値（Ｒｍｓは０でない定数）を二乗平均粗さとするとき、前記強誘電体膜の、前記第２絶縁体膜と接する側の表面における前記Ｒａ値と前記Ｒｍｓ値との和の第１絶対値が、前記第２絶縁体膜の膜厚以下であり、かつ、前記第２絶縁体膜の、前記有機半導体膜と接している側の表面における前記Ｒａ値と前記Ｒｍｓ値との和の第２絶対値が３．０ｎｍ以下であるものである。
【００８３】
また、本発明の強誘電体ゲート有機電界効果トランジスタの製造方法は、以上のように、基板上に第１絶縁体膜を形成する第１絶縁体膜形成工程と、前記第１絶縁体膜上に強誘電体膜を形成する強誘電体膜形成工程と、前記強誘電体膜の、前記基板と接する側と反対側の表面を化学機械研磨法を用いて平坦化する研磨工程と、前記強誘電体膜上に第２絶縁体膜を形成する第２絶縁体膜形成工程と、前記第２絶縁体膜上に前記ソース電極及び前記ドレイン電極を形成するソース・ドレイン形成工程と、前記ソース電極及びドレイン電極間に有機半導体膜を形成する有機半導体膜形成工程とを含んでおり、前記第２絶縁体膜形成工程で、Ｒａ値（Ｒａは０でない定数）を算術平均粗さとし、Ｒｍｓ値（Ｒｍｓは０でない定数）を二乗平均粗さとするとき、前記第２絶縁体膜と接する側の表面のＲａ値とＲｍｓ値との和の第１絶対値が前記第２絶縁体膜の膜厚以下であり、かつ前記第２絶縁体膜の前記有機半導体膜と接している側の表面のＲａ値とＲｍｓ値の和の第２絶対値が３．０ｎｍ以下となるように、前記第２絶縁体膜を形成する方法である。
【００８４】
これにより、強誘電体膜及びゲート電極間のリーク電流値を低減させると共に耐絶縁性を向上させることが可能なボトムコンタクト型の強誘電体ゲート有機電界効果トランジスタ、それを用いたメモリ素子及び強誘電体ゲート有機電界効果トランジスタの製造方法を提供するという効果を奏する。
【発明を実施するための最良の形態】
【００８５】
本発明の一実施形態について図１〜６及び図９〜１１に基づいて説明すれば、以下の通りである。
【００８６】
〔１．強誘電体ゲート有機電界効果トランジスタの構成〕
まず、図１に基づき、本発明の一実施形態である強誘電体ゲート有機電界効果トランジスタ１１の構成について説明する。
【００８７】
図１は、強誘電体ゲート有機電界効果トランジスタ１１の素子構造を示す断面図である。
【００８８】
図１に示すように、強誘電体ゲート有機電界効果トランジスタ１１は、Ｓｉ基板（基板，ゲート電極）１、ＨｆＳｉＯＮ膜（第１絶縁体膜，Ｈｆ系絶縁体膜）２、強誘電体膜３、ＨｆＳｉＯＮ膜（第２絶縁体膜，Ｈｆ系絶縁体膜）４、ソース電極５Ｓ、ドレイン電極５Ｄ及びＣ６０膜（Ｃ６０分子膜，有機半導体膜）６からなる構成である。
【００８９】
本実施形態の強誘電体ゲート有機電界効果トランジスタ１１は、Ｓｉ基板１と、Ｓｉ基板１上に少なくともＨｆＳｉＯＮ膜２、強誘電体膜３、ＨｆＳｉＯＮ膜２、及びＣ６０膜６が、この順で積層されたゲート構造を有している。
【００９０】
ここで、ＨｆＳｉＯＮ膜２及びＨｆＳｉＯＮ膜４をＩ（Insulator）、強誘電体膜３をＦ（Ferroelectric）とすると、強誘電体ゲート有機電界効果トランジスタ１１は、ＩＦＩ型構造を含むゲート構造有していることになる。
【００９１】
このようなＩＦＩ型構造を含むゲート構造を持つ強誘電体ゲート有機電界効果トランジスタの例としては、ＭＩＦＩＳ型、及びＳＩＦＩＳ型のゲート構造を有するものなどが列挙できる。
【００９２】
なお、最初に綴られるＭ（金属基板）またはＳ（Ｓｉ基板）の部分は、通常ゲート電極として使用され、これらを纏めてＭとし、以降、ＭＩＦＩＳ型、及びＳＩＦＩＳ型を纏めてＭＩＦＩＳ型ゲート構造という。
【００９３】
なお、最後に綴られるＳは半導体であり、本実施の形態では、以下で説明するＣ６０膜６となっている。
【００９４】
このようなＭＩＦＩＳ型ゲート構造を有する強誘電体ゲート有機電界効果トランジスタ１１によれば、１トランジスタで１つのメモリセルを構成することが可能になるので、メモリサイズを小さくしつつ、非破壊読み出しが可能なＭＦＳ型のメモリを提供することができる。
【００９５】
また、強誘電体膜３の両面にＨｆＳｉＯＮ膜２及びＨｆＳｉＯＮ膜４を形成するので、強誘電体膜３の構成要素の、ＨｆＳｉＯＮ膜２に接するＳｉ基板１中、またはＨｆＳｉＯＮ膜２に接するＣ６０膜６への拡散を防止することができるので、強誘電体膜３の構成要素の拡散による強誘電体特性の劣化を防止することができる。
【００９６】
なお、強誘電体特性について説明すると、強誘電体膜３は、外部電場を印加すると、正または負の分極反転を起こし、外部電場を取り除いても、該分極反転が残留する（以下、「残留分極」という）という特性を持っている。
【００９７】
よって、強誘電体膜３をゲート構造に含めることにより、外部電場を印加することで、正または負の残留分極が生じた状態とすることができる。
【００９８】
このため、チャネル領域（ソース電極５Ｓ及びドレイン電極５Ｄの間にあるＣ６０膜６の領域）にこの正または負の残留分極による電場が印加されることになる。チャネル領域に印加される残留分極による電場によりドレイン電流ＩＤＳなどの電流値は影響を受けるので、正または負の残留分極は、ドレイン電流ＩＤＳなどの電流値の大小と対応づけることができる。
【００９９】
従って、例えば、正の残留分極を『１』、負の残留分極を『０』と対応づけることにより、データの非破壊読み出しが可能となる。
【０１００】
また、強誘電体ゲート有機電界効果トランジスタ１１は、特に、ＨｆＳｉＯＮ膜２及びＨｆＳｉＯＮ膜４は、強誘電体膜３を加熱処理によって形成する焼成温度で非晶質であるＨｆ系絶縁体膜で構成されている。
【０１０１】
これにより、強誘電体膜３を加熱処理によって形成する焼成温度でＨｆＳｉＯＮ膜２及びＨｆＳｉＯＮ膜４を結晶化させず、強誘電体膜３を形成することができる。
【０１０２】
また、高温で焼成した際にＨｆＳｉＯＮ膜２及びＨｆＳｉＯＮ膜４が結晶化されないため、その表面が平坦化された状態を維持し、また、強誘電体膜３の表面も平坦化された状態を維持されるので、ＨｆＳｉＯＮ膜２、強誘電体膜３及びＨｆＳｉＯＮ膜４が、この順で積層されたＩＦＩ構造における誘電率の面方位依存性や結晶粒界の存在に起因する電界のばらつきや、ＨｆＳｉＯＮ膜２に接するＳｉ基板１及びＨｆＳｉＯＮ膜４の接するＣ６０膜６における局所的な等価酸化膜厚の差異の形成を防止することができる。
【０１０３】
なお、等価酸化膜厚（ＥＯＴ）とは、Ｈｆ系絶縁体膜などのＨｉｇｈ−ｋ（高比誘電率）膜の物理的な厚さを、ＳｉＯ２膜と等価な電気的膜厚に換算した値のことである。
【０１０４】
また、例えば、本実施形態のようにＨｆＳｉＯＮ膜４の接する半導体膜としてＣ６０膜６などの有機半導体膜を採用した場合、その有機半導体の有機半導体分子の配列特性を良くすることができる。
【０１０５】
このため、ＨｆＳｉＯＮ膜２、強誘電体膜３及びＨｆＳｉＯＮ膜４が、この順で積層されたＩＦＩ構造における誘電率の面方位依存性や結晶粒界の存在に起因するＣ６０膜６などの有機半導体膜にかかる電界のばらつきや、強誘電体膜３の表面のモホロジーに起因する有機半導体分子の配列特性の悪化によるＨｆＳｉＯＮ膜２及びＳｉ基板１間（若しくはＨｆＳｉＯＮ膜４及びＣ６０膜６間）のリーク電流の増大、キャリア移動度の減少などの強誘電体ゲート有機電界効果トランジスタ１１の電気特性の劣化を防止することができる。
【０１０６】
また、本実施形態の強誘電体ゲート有機電界効果トランジスタ１１は、Ｒａ値（Ｒａは０でない定数）を算術平均粗さとし、Ｒｍｓ値（Ｒｍｓは０でない定数）を二乗平均粗さとするとき、強誘電体膜３の、ＨｆＳｉＯＮ膜４と接する側の表面におけるＲａ値とＲｍｓ値との和の第１絶対値が、ＨｆＳｉＯＮ膜４の膜厚以下であり、かつ、ＨｆＳｉＯＮ膜４の、Ｃ６０膜６と接している側の表面におけるＲａ値とＲｍｓ値との和の第２絶対値が３．０ｎｍ以下である。
【０１０７】
これにより、強誘電体膜３のグレイン（結晶粒）サイズが小さくなり、かつ強誘電体膜３の表面を平坦化することができるので、強誘電体膜３上にＨｆＳｉＯＮ膜４が一様に成膜され、強誘電体膜３のグレイン粒界が埋まり、Ｃ６０膜６の有機半導体分子がグレイン粒界に入らないため、強誘電体膜３とゲート電極間に電気的導通路が形成されることがない。
【０１０８】
よって、強誘電体膜３とゲート電極間のリーク電流値が低下し、記録情報の保持特性が向上する、また、耐絶縁性が向上するという効果が得られる。
【０１０９】
さらに、ＨｆＳｉＯＮ膜４が平坦である結果、それに接するＣ６０膜６の有機半導体膜中のチャネルの役割をする、ＨｆＳｉＯＮ膜４との界面から厚さ方向に３．０ｎｍ以下のＣ６０膜６の有機半導体分子の配列特性が良くなり、電気特性（移動度、ドレイン電流値）が向上するという効果が得られる。
【０１１０】
なお、算術平均粗さＲａ値、二乗平均粗さＲｍｓ値とは、膜表面の粗さを示す代表的なパラメータである。ここで算術平均粗さＲａ値とは、ある設定した平均線からの凸凹の偏差の絶対値を合計し、平均した値である。
【０１１１】
また二乗平均粗さＲｍｓ値は、前記偏差の二乗平均を平方根することによって得られる標準偏差値である。
【０１１２】
よって、Ｒａ値及びＲｍｓ値はいずれも「長さ」の次元をもつ定数である。
【０１１３】
以上より、強誘電体膜３及びゲート電極間のリーク電流値を低減させると共に耐絶縁性を向上させることが可能なボトムコンタクト型の強誘電体ゲート有機電界効果トランジスタ１１を提供することができる。
【０１１４】
また、ＨｆＳｉＯＮ膜２及びＨｆＳｉＯＮ膜４の焼成温度は、強誘電体膜３が結晶化可能な温度であり、セ氏７００度以上、１０５０度以下である。
【０１１５】
強誘電体膜３が結晶化させるための下限は、セ氏７００度程度であり、ＨｆＳｉＯＮ膜２及びＨｆＳｉＯＮ膜４が非結晶性を維持する上限がセ氏１０５０度である。
【０１１６】
これにより、確実に、ＨｆＳｉＯＮ膜２及びＨｆＳｉＯＮ膜４を結晶化させることなく、強誘電体膜３を加熱処理によって形成することができる。
【０１１７】
以上より、ゲート構造にＩＦＩ構造が含まれるＭＦＳ型メモリの強誘電体ゲート有機電界効果トランジスタ１１において、強誘電体膜３の強誘電体特性及び強誘電体ゲート有機電界効果トランジスタ１１の電気特性の劣化を防止することが可能な強誘電体ゲート有機電界効果トランジスタ１１を提供することができる。
【０１１８】
次に、強誘電体ゲート有機電界効果トランジスタ１１の構成要素を順に説明する。
【０１１９】
Ｓｉ基板１は、ゲート電極として用いられ、本実施形態では、Ｓｉウエハを使用しており、厚さは、通常１００〜４００μｍ程度である。また、Ｓｉ基板１は、単結晶シリコン膜や多結晶シリコン（poly silicon）膜で形成することができる。この場合、上記単結晶シリコン膜や多結晶シリコン膜の膜厚は、１００ｎｍ程度あれば良い。
【０１２０】
本実施形態のように、基板としてＳｉ基板１を採用すれば、Ｓｉは安価で純度の高いものが多いので、強誘電体ゲート有機電界効果トランジスタの生産コストを低減することができる。
【０１２１】
また、ＨｆＳｉＯＮ膜（第１絶縁体膜）２及びＨｆＳｉＯＮ膜（第２絶縁体膜）４は、Ｈｆ、Ｓｉ、Ｏ及びＮを含むＨｆ系絶縁体膜（以下、「ＨｆＳｉＯＮ」という）であり、本実施形態では、比誘電率は約２３．６、膜厚６ｎｍとしている。
【０１２２】
ＨｆＳｉＯＮ膜４は、比誘電率は約２３．６、膜厚４ｎｍ、膜表面粗さはＲａ値０．８ｎｍ、Ｒｍｓ値１．０ｎｍである。
【０１２３】
なお、ＨｆＳｉＯＮ膜２及びＨｆＳｉＯＮ膜４の膜厚は、４．７ｎｍ以上、１２．０ｎｍ以下であることが好ましい。
【０１２４】
これにより、例えば、Ｓｉ基板１及びソース電極５Ｓ間もしくは、Ｓｉ基板１及びドレイン電極５Ｄ間のリーク電流を低減可能な、ＨｆＳｉＯＮ膜２及びＨｆＳｉＯＮ膜４の限界の膜厚に設定することができるので、強誘電体膜３の分圧（ゲート電極に印加される動作電圧に対する分圧）を十分な大きさとすることができ、強誘電体ゲート電界効果トランジスタ１１Ａの記録情報に対する保持特性が向上するという効果が得られる。
【０１２５】
上述したＨｆ系絶縁体膜は、Ｐｂ（鉛）を含むＰＺＴと比較して融点が高いというメリットがある。
【０１２６】
また、Ｈｆ系絶縁体膜は、強誘電体膜３を形成する際に必要な７００度以上程度（７５０度程度）の熱処理にて、結晶化しないので、表面が凸凹にならず、ＨｆＳｉＯＮ膜２上に形成した強誘電体膜３の表面の平坦性が向上する。
【０１２７】
また、ＨｆＳｉＯＮ膜４に接触して半導体膜を形成した場合には、該半導体膜にかかる電界のばらつきが無くすことができる。
【０１２８】
さらに、半導体膜が、本実施形態のＣ６０膜６のように、有機半導体膜であれば、有機半導体膜の有機半導体分子の配列特性を良くすることもできる。また、強誘電体膜３と、Ｓｉ基板１またはＣ６０膜６などの有機半導体膜とが直接接触して、強誘電体膜３の構成元素が基板１またはＣ６０膜６中などに拡散し、界面特性が悪化するのを防止することもできる。
【０１２９】
強誘電体膜３の材料は、ＳｒＢｉ２Ｔａ２Ｏ９（ＳＢＴ）であり、比誘電率は約２５０、膜厚３００ｎｍ、膜表面粗さはＲａ値１．０ｎｍ、Ｒｍｓ値１．４ｎｍである。
【０１３０】
なお、ＳＢＴの膜厚としては、通常２００〜４００ｎｍ程度である。
【０１３１】
ＳＢＴは、抗電界が４０ｋＶ／ｃｍ程度とＰＺＴの６０ｋＶ／ｃｍ程度よりも小さく、低電圧動作が可能であり、電極材料によらず疲労耐性が高く、１０１３回程度の反転に耐え、インプリント現象が起きにくいというメリットがある。
【０１３２】
一方、ＳＢＴは、強誘電特性を得るためにはセ氏７００度以上の高温で結晶化させる必要があるという問題点がある。本実施形態の強誘電体ゲート有機電界効果トランジスタ１１では、ＨｆＳｉＯＮ膜２及びＨｆＳｉＯＮ膜４を採用することにより、この問題点を解決している。なお、ＳＢＴの残留分極量は、１０μＣ／ｃｍ２程度であり、比較的小さい。
【０１３３】
これにより、残留分極値が小さい、ヒステリシスの矩形（形状の状態）が良い、比誘電率が比較的小さい、疲労耐性やインプリント耐性が高いというＳＢＴ膜の安定した強誘電体特性（分極特性、比誘電率）が得られるので、記録情報の再現性に優れる強誘電体ゲート有機電界効果トランジスタ１１を提供することができる。
【０１３４】
なお、強誘電体膜の他の例としては、ＢＬＴ（（Ｂｉ，Ｌａ）４Ｔｉ３Ｏ１２））がある。ＢＬＴ膜からは、c面及び（１１７）面のＸ線回折ピークを強く観測できる。なお、ＢＬＴの残留分極量は、ｃ軸の場合４μＣ／ｃｍ２程度と小さく、抗電界が４０ｋＶ／ｃｍ程度である。また、ＢＬＴは、Ｌａ（ランタン）をＢｉ（ビスマス）に対し１０〜２０％添加すると膜疲労が小さくなるという特性がある。
【０１３５】
ソース電極５Ｓ及びドレイン電極５Ｄの材料は、本実施形態では、金（Ａｕ）であり、膜厚は、通常６０〜１００ｎｍ程度である。
【０１３６】
また、本実施形態のＣ６０膜６のように、強誘電体膜３に対するＨｆＳｉＯＮ膜２が存在している側と異なる側に形成する有機半導体膜は、Ｃ６０（フラーレン）からなることが好ましい。
【０１３７】
本実施形態では、Ｃ６０膜（有機半導体膜）６は、フラーレンを使用し、Ｃ６０は、直径１ｎｍ程度の分子である。また、膜厚は、通常１００〜３００ｎｍ程度である。
【０１３８】
これにより、Ｃ６０がｎ型有機半導体の中で電子移動度が良いので、ｎ型有機電界効果トランジスタにおいて電子移動度が高く、スイッチング速度が高い強誘電体ゲート有機電界効果トランジスタ１１を提供することができる。
【０１３９】
〔２．強誘電体ゲート有機電界効果トランジスタの製造方法〕
次に、図１〜図６に基づき、本実施形態の強誘電体ゲート有機電界効果トランジスタ１１の素子構造の製造方法について説明する。
【０１４０】
なお、〔２．強誘電体ゲート有機電界効果トランジスタの製造方法〕で説明すること以外の構成は、〔１．強誘電体ゲート有機電界効果トランジスタの構成〕と同じである。また、説明の便宜上、〔１．強誘電体ゲート有機電界効果トランジスタの構成〕の図面に示した部材と同一の機能を有する部材については、同一の符号を付し、その説明を省略する。
【０１４１】
図２は、強誘電体ゲート有機電界効果トランジスタ１１のＨｆＳｉＯＮ膜２形成工程を示す断面図である。
【０１４２】
図３は、強誘電体ゲート有機電界効果トランジスタ１１の強誘電体膜３形成工程を示す断面図である。
【０１４３】
図４は、強誘電体ゲート有機電界効果トランジスタ１１の研磨工程を示す断面図である。
【０１４４】
図５は、強誘電体ゲート有機電界効果トランジスタ１１のＨｆＳｉＯＮ膜４形成工程を示す断面図である。
【０１４５】
図６は、強誘電体ゲート有機電界効果トランジスタ１１のソース電極５Ｓ・ドレイン電極５Ｄ形成工程を示す断面図である。
【０１４６】
図２に示すように、ＨｆＳｉＯＮ膜２形成工程では、まず、Ｓｉ基板１に第１絶縁体膜であるＨｆＳｉＯＮ膜２を約６ｎｍ形成した。
【０１４７】
形成方法は、電子ビーム蒸着法を用いた。より具体的には、ＳＰＭ（硫過水、Sulfuric acid/hydrogen peroxide mixture；Ｈ２ＳＯ４：Ｈ２Ｏ２＝４：１）に浸した後、１％ＨＦ（フッ化水素）中に浸し、最後に流水（超純水）洗浄を行う一連の洗浄工程を二度繰り返した後、Ｓｉ基板１上に電子ビーム蒸着にて行った。
【０１４８】
電子ビームにより成膜する際には、例えばＨｆＯ2とＳｉ3Ｎ４のモル比９２．３：７．７の割合で混ぜたペレットを使用した。成膜時の蒸着用チャンバ内は、真空度１．５×１０-9Ｔｏｒｒとした。
【０１４９】
なお、本実施の形態においては、ＨｆＳｉＯＮ膜２の成膜時真空度を１．５×１０-9Ｔｏｒｒとしたが、２．０×１０-9Ｔｏｒｒ以下であれば、一様にＳｉを覆う膜を蒸着することができる。
【０１５０】
Ｓｉ基板１を用いた理由は、Ｈｆ系絶縁体膜の熱処理に必要な８５０度以上の耐熱性を有する材料となるからである。
【０１５１】
また、Ｓｉは安価で純度の高いものが多く、トランジスタの作製において、コストダウンが図れるからでもある。
【０１５２】
Ｈｆ系絶縁体膜をＨｆＳｉＯＮ膜２に用いた理由は、強誘電体膜３とＳｉ基板１が直接接触した場合、強誘電体膜３の構成元素がＳｉの中に拡散し、界面特性が悪化するのを防ぐバッファ層として働くからである。
【０１５３】
また、ＨｆＳｉＯＮ膜２及びＨｆＳｉＯＮ膜４は、強誘電体膜３としてのＳＢＴ膜を形成する際に必要な７５０度の熱処理にて、結晶化しないので、その表面が平坦性を維持し、また、強誘電体膜３の表面も平坦性を維持されるので、誘電率の面方位依存性や結晶粒界の存在に起因する局所的な等価酸化膜厚の差異の形成や、電界のばらつきによるＨｆＳｉＯＮ膜２とゲート電極間のリーク電流の増大を防げるからである。
【０１５４】
次に、図３に示すように、ＨｆＳｉＯＮ膜２の上にＳＢＴ（ＳｒＢｉ２Ｔａ２Ｏ9）からなる強誘電体膜３を形成した。
【０１５５】
例えば、ＳＢＴ前駆体溶液（Ｓｒ／Ｂｉ／Ｔａ＝０．８／２．２／２）をスピンコート法により塗布する。
【０１５６】
その後、２４０度で乾燥させ、酸素雰囲気中にて７５０度１分間の熱処理を行う。前記、塗布、乾燥、熱処理の工程を繰り返すことで、ＳＢＴ膜厚４００ｎｍを得る。
【０１５７】
その後、酸素雰囲気中にて７５０度３０分間の熱処理を行い、強誘電体膜３の結晶化を行った。前記工程における熱処理では、ＨｆＳｉＯＮ膜２は結晶化されず、非晶質である。
【０１５８】
ここで、ＳＢＴを強誘電体膜３の材料に使用する理由は、安定した強誘電体特性（分極特性、比誘電率）を有するため、それを使用したトランジスタは記録情報の再現性に優れているからであり、また、強誘電体ゲート有機電界効果トランジスタ１１に適した材料の条件である、残留分極値が小さい、ヒステリシスの矩形（の形状）が良い、比誘電率が小さい、疲労耐性やインプリント耐性が高いということを満たすためである。
【０１５９】
次に、図４に示すように、強誘電体膜３形成を行った後、化学機械研磨（ＣＭＰ）を用いて膜表面の平坦化を行った。
【０１６０】
研磨剤（スラリー）を用いて、１００ｇの荷重にて７５ｒｐｍ、３分間で研磨処理を行った。その結果として、強誘電体膜３の膜厚が１００ｎｍ程度減少する代わりに膜の平坦性が向上する。
【０１６１】
具体的には、研磨前の強誘電体膜表面粗さが、Ｒａ値が３．５ｎｍ、Ｒｍｓ値が４．５ｎｍ程度であったのに対し、Ｒａ値が１．０ｎｍ、Ｒｍｓ値が１．４ｎｍまで値が減少した。
【０１６２】
前記研磨工程において、化学機械研磨を用いた理由は、簡単に低コストで平坦化できるため、強誘電体ゲート有機電界効果トランジスタ１１作製におけるコストダウン図れるからである。
【０１６３】
次に、図５に示すように、研磨された強誘電体膜３上に、ＨｆＳｉＯＮ膜４を約４ｎｍ形成する。形成方法は、例えば化学機械研磨法の際に用いた研磨剤（スラリー）の汚れを除去するために、順に超純水中、アセトン中、メタノール中、２−プロパノール中、超純水中に浸し、それぞれ超音波をかけて洗浄を行った。
【０１６４】
その後、順に濃硝酸（６７％）中に浸してから流水（超純水）処理を行う洗浄工程を二度繰り返した。そして、電子ビーム蒸着にてＨｆＳｉＯＮ膜４を成膜した。成膜における条件は、膜厚以外は、ＨｆＳｉＯＮ膜２と同一の下にて行った。
【０１６５】
ＨｆＳｉＯＮ膜４を形成した後の表面の粗さは、Ｒａ値が０．８ｎｍ、Ｒｍｓ値１．０ｎｍとなった。
【０１６６】
ＨｆＳｉＯＮ膜４を用いた理由は、ＳＢＴ膜を形成する際に必要な７００度程度（約７５０度）の熱処理にて、結晶化しないからである。結晶化しなければ、表面が凸凹にならず、誘電率の面方位依存性や結晶粒界の存在に起因する局所的な等価酸化膜厚の差異の形成や、電界のばらつきによる絶縁体膜とゲート電極間のリーク電流の増大を防げることと、キャリア移動度の劣化の可能性を低減できるからである。
【０１６７】
次に、図６に示すように、ソース電極５Ｓ若しくはドレイン電極５Ｄドレインを抵抗加熱法により約８０ｎｍ形成した。ソース電極５Ｓ及びドレイン電極５Ｄはフォトリソグラフィ法によりパターニングされたものである。リフトオフ工程の後、レジストの残渣を除去するために０．１％ＨＦ中に浸し、その後流水（超純水）処理を行った。
【０１６８】
次に、図１に示すように、抵抗加熱法を用いてＣ60分子膜からなるＣ６０膜６を約２００ｎｍ程度蒸着した。Ｃ６０膜６の成膜時の蒸着用チャンバ内は、真空度２．０×１０-５Ｔｏｒｒとした。
【０１６９】
本実施の形態においては、Ｃ６０膜６の成膜時真空度を２．０×１０-５Ｔｏｒｒとしたが、２．０×１０-５Ｔｏｒｒ以下であれば、十分な電気特性を測定できる膜を蒸着することができる。
【０１７０】
なお、有機半導体膜に、Ｃ60分子膜を用いた理由は、ｎ型有機半導体の中で電子移動度が高い材料であるため、ｎ型有機電界効果トランジスタにおいて電子移動度が高い、スイッチング速度高くなることが期待されるからである。
【０１７１】
しかし、１０-４Ｔｏｒｒ以上の雰囲気では、水分やＣ60の酸化による電子に対するトラップ準位がＣ６０膜６中に発生し、電気伝導度が急激に悪くなってしまう。
【０１７２】
なお、以下で説明する対照実験では、Ｃ６０膜６の成膜後、蒸着チャンバ内に設置してある測定用端子を用いて強誘電体ゲート有機電界効果トランジスタの電気測定を行った。前記測定時における蒸着チャンバ内真空度は、２．０×１０-５Ｔｏｒｒ以下とした。
【０１７３】
以上説明した製造方法は、強誘電体膜３を化学機械研磨により平坦化する研磨工程を含んでいる。
【０１７４】
これにより、簡単に低コストで強誘電体膜３の表面を平坦化できる結果、強誘電体ゲート有機電界効果トランジスタ１１作製におけるコストダウンを図ることができる。
【０１７５】
また、ＨｆＳｉＯＮ膜４と、Ｃ６０膜６との間に、自己組織化単分子膜が形成されていることが好ましい。
【０１７６】
なお、自己組織化単分子膜の膜厚は、通常２〜３ｎｍ程度である。
【０１７７】
これにより、自己組織化単分子膜（ＳＡＭ：Self-assembled-monolayer）をＨｆＳｉＯＮ膜４及びＣ６０膜６間並びに、ＨｆＳｉＯＮ膜４、ソース電極５Ｓ及びドレイン電極５Ｄ間に形成した場合、ＨｆＳｉＯＮ膜４を疎水性とし、Ｃ６０膜６の有機半導体分子の配列特性を向上させ、ソース電極５Ｓまたはドレイン電極５ＤとＨｆＳｉＯＮ膜４との密着性を向上させることができる。
【０１７８】
また、このように、有機半導体分子の配列特性を向上させることができるので、強誘電体ゲート有機電界効果トランジスタ１１におけるキャリア移動度をより向上させ、より低電圧で動作させることが可能となる。
【０１７９】
なお、「自己組織化」の例としては、金（Ａｕ）を、エタノールまたは水を溶媒とし、Ｓ（硫黄）を含有する自己組織化単分子を溶質とする溶液に浸して所定時間経過すると、金の表面上に自発的に自己組織化単分子の膜が形成されることなどが知られている。
【０１８０】
また、Ｓｉ基板１やソース電極５Ｓ、もしくはドレイン電極５Ｄに使用している金電極をＩＴＯ（Indium Tin Oxide）、ＺｎＯ（酸化亜鉛）等の透明導電性酸化膜に換えることで、透明な強誘電体ゲート有機電界効果トランジスタ１１を作製することができる。
【０１８１】
また、強誘電体膜３にＰ（ＶＤＦ−ＴｒＦＥ）（ポリ弗化ビニリデンと三弗化エチレンとの共重合体）等の有機強誘電体を採用することで、膜形成に必要な温度が１５０度程度となる。このため、ＰＥＴ（polyethylene terephthalate）基板を使用でき、機械的にフレキシブルで軽く、耐衝撃性に優れた強誘電体ゲート電界効果トランジスタを作製することも可能である。
【０１８２】
また、有機半導体膜としてＣ６０膜６等のｎ型有機半導体を用いた場合は、ソースもしくはドレイン電極においては、金以外でより仕事関数の小さい金属を使用することで、トランジスタの移動度を上げることができる。使用する金属の例としては、銅やアルミニウム等が挙げられる。
【０１８３】
〔３．強誘電体ゲート有機電界効果トランジスタの電気特性〕
次に、図９〜図１１に基づき、本実施形態の強誘電体ゲート有機電界効果トランジスタ１１の電気特性に関し、図９に示す比較例と対照実験を行なった結果について説明する。
【０１８４】
なお、〔３．強誘電体ゲート有機電界効果トランジスタの電気特性〕で説明すること以外の構成は、〔１．強誘電体ゲート有機電界効果トランジスタの構成〕及び〔２．強誘電体ゲート有機電界効果トランジスタの製造方法〕と同じである。また、説明の便宜上、〔１．強誘電体ゲート有機電界効果トランジスタの構成〕及び〔２．強誘電体ゲート有機電界効果トランジスタの製造方法〕の図面に示した部材と同一の機能を有する部材については、同一の符号を付し、その説明を省略する。以下、同様の説明は、省略する。
【０１８５】
まず、図９に基づき比較例の構成について説明する。
【０１８６】
（比較例）
図９は、本実施形態の強誘電体ゲート有機電界効果トランジスタ１１と対比される化学機械研磨処理（研磨工程）を経ていない比較例（以下、単に「比較例」という）の構成の概要を示す断面図である。
【０１８７】
次に、図９に示す比較例の素子構造を順に説明する。なお、以下では、比較例の構成要素の構成材料が同じものについては、強誘電体ゲート有機電界効果トランジスタ１１の部材番号を援用して説明する。
【０１８８】
ゲート電極としては、Ｓｉ基板１と同一条件のものを使用した。ＨｆＳｉＯＮ膜２はＨｆ系絶縁体膜であり、比誘電率は約２３．６、膜厚６ｎｍである。
【０１８９】
強誘電体膜３の材料はＳＢＴであり、比誘電率は約２５０、膜厚３００ｎｍ、膜表面粗さはＲａ値１．０ｎｍ、Ｒｍｓ値１．４ｎｍである。
【０１９０】
ＨｆＳｉＯＮ膜４は、Ｈｆ系絶縁体膜であり比誘電率は約２３．６、膜厚４ｎｍ、膜表面粗さはＲａ値０．８ｎｍ、Ｒｍｓ値１．０ｎｍである。
【０１９１】
ソース電極５Ｓ及びドレイン電極５Ｄには、金を用いた。有機半導体膜にはＣ６０膜６を用いた。
【０１９２】
また、本実施形態の強誘電体ゲート有機電界効果トランジスタ１１と比較例との電気特性測定の際の動作方法は、同一である。
【０１９３】
すなわち、比較例においてＣ６０膜６の成膜後、蒸着チャンバ内に設置してある測定用端子を用いて電気測定を行った。前記測定時における蒸着チャンバ内真空度は、２．０×１０-５Ｔｏｒｒ以下とした。
【０１９４】
次に、本実施形態の強誘電体ゲート有機電界効果トランジスタ１１と比較例との製造方法の相違点（二箇所）について説明する。
【０１９５】
第一の相違点は、比較例では、ＳＢＴ成膜後に化学機械研磨工程（研磨工程）を行っていないことである。
【０１９６】
第二の相違点は、比較例では、化学機械研磨工程がないため、研磨剤（スラリー）除去のための、順に超純水中、アセトン中、メタノール中、２−プロパノール中、超純水中に浸し、それぞれ超音波をかけて洗浄を行う工程を省いていることである。
【０１９７】
次に、本実施形態の強誘電体ゲート有機電界効果トランジスタ１１及び比較例のそれぞれの電気特性の測定方法について説明する。
【０１９８】
なお、以下の説明は、本実施形態の強誘電体ゲート有機電界効果トランジスタ１１と比較例とに共通する。
【０１９９】
まず、ソース電極５Ｓ、ドレイン電極５Ｄ及びゲート電極（Ｓｉ基板１）に銀ペーストを用いて、半導体パラメータアナライザ（Ａｇｉｌｅｎｔ Ｔｅｃｈｎｏｌｏｇｉｅｓ社製 ４１５６Ｃ）と接続する。
【０２００】
Ｃ６０膜６形成後、真空中（１．０×１０-５Ｔｏｒｒ以下）にて、ソース電極５Ｓを接地、ドレイン電極５Ｄ及びゲート電極間の電圧を可変の状態で動作確認を行った。
【０２０１】
次に、図１０及び図１１に基づき、本実施形態の強誘電体ゲート有機電界効果トランジスタ１１及び比較例のそれぞれの電気特性の測定結果について説明する。
【０２０２】
まず、図１０は、本実施形態の強誘電体ゲート有機電界効果トランジスタ１１の電気特性の測定結果を示すＩＤＳ−ＶＧ特性図である。
【０２０３】
なお、測定した強誘電体ゲート有機電界効果トランジスタ１１のチャネル幅（Ｗ）は３０μｍ、チャネル長（Ｌ）は１０μｍである。測定の際は、ドレイン電極５Ｄの電圧を１４Ｖで一定にして、ゲート電極に印加する電圧を０Ｖから８Ｖまでを往復させた。
【０２０４】
図１０に示すように、強誘電体メモリ由来の反時計回りのヒステリシスが確認でき、メモリ特性が確認できた。
【０２０５】
また、図１０の閾値電圧より大きい電圧値範囲（ＯＮ側）の最大の電流値をチャネル幅で割った結果を以下の表１に示した。
【０２０６】
なお、閾値電圧は、本実施形態の強誘電体ゲート有機電界効果トランジスタ１１の（ＩＤＳ）1／２−ＶＧ特性から得られた二つの値のうち最大値５．８Ｖを採用した。
【０２０７】
同様に、図１０の閾値電圧より小さい電圧値範囲（ＯＦＦ側）の最大電流値を表１に示した。
【０２０８】
ここで、ＯＦＦ側の最大電流値が、大きければ大きいほど、Ｃ６０膜６の有機半導体分子の配列特性が良くなく、またＣ６０膜６中にレジストの残渣等不純物が入っているということを示す。
【０２０９】
なお、閾値電圧は、本実施形態の強誘電体ゲート有機電界効果トランジスタ１１の（ＩＤＳ）1／２−ＶＧ特性から得られた二つの値のうちの最小値５．２Ｖを採用した。
【０２１０】
次に、図１１に基づき、比較例の電気特性の測定結果について説明する。
【０２１１】
図１１は、比較例のＩＤＳ−ＶＧ特性を示す。
【０２１２】
測定した比較例のトランジスタのチャネル幅（Ｗ）は３００μｍ、チャネル長（Ｌ）は１０μｍである。
【０２１３】
測定の際は、ドレイン電極５Ｄの電圧を２０Ｖで一定にして、ゲート電極に印加する電圧を０Ｖから４Ｖまでを往復させた。
【０２１４】
図１１に示すように、強誘電体メモリ由来の反時計回りのヒステリシスが確認でき、メモリ特性が確認できた。
【０２１５】
なお、本実施形態の強誘電体ゲート有機電界効果トランジスタ１１のゲート電極への印加電圧が８Ｖ迄だったのに対し、比較例のゲート電極の印加電圧は、４Ｖとなっている。
【０２１６】
その理由は、４Ｖから段々とゲート電極の印加電圧値を上げていくと強誘電体由来のヒステリシスの幅が小さくなり、遂には逆転し、逆向き（時計回り）のヒステリシスが生じてしまうからである。
【０２１７】
これは、ＨｆＳｉＯＮ膜４や、Ｃ６０膜６中に電子に対するトラップ準位が存在することが原因である。
【０２１８】
Ｃ６０膜６中に電子に対するトラップ準位が存在するのは、Ｃ６０膜６に接している側のＨｆＳｉＯＮ膜４の表面の粗さに起因していると考えられる。
【０２１９】
すなわち、研磨工程のない比較例では、本実施形態の強誘電体ゲート有機電界効果トランジスタ１１に比べ、ＨｆＳｉＯＮ膜４の表面が粗いため、それに接するＣ６０膜６の配列特性が悪くなるからである。
【０２２０】
次に、図１１の閾値電圧より大きい電圧値範囲（ＯＮ側）の最大の電流値をチャネル幅で割った結果を表１に示した。なお閾値電圧は、比較例の（ＩＤＳ）1／２−ＶＧ特性から得られた二つの値のうち最大値１．８Ｖを採用した。
【０２２１】
図１１の閾値電圧より小さい電圧値範囲（ＯＦＦ側）の最大電流値を表１に記載した。
【０２２２】
なお閾値電圧は、比較例の（ＩＤＳ）1／２−ＶＧ特性から得られた二つの値のうちの最小値１．３Ｖを採用した。
【０２２３】
【表１】
【０２２４】
表１より、本実施形態の強誘電体ゲート有機電界効果トランジスタ１１は、比較例に比べ、動作する際の電流値が向上し、動作していない時の制御できない電流値が減少するとの効果の違いが明らかとなった。これより、本実施形態の強誘電体ゲート有機電界効果トランジスタ１１の有効性が確認された。
【０２２５】
〔４．強誘電体ゲート有機電界効果トランジスタを用いたメモリ素子〕
次に、図１２（ａ）及び図１２（ｂ）に基づき、本実施形態の強誘電体ゲート有機電界効果トランジスタ１１を用いたメモリ素子の素子構造の概要と、その動作原理について説明する。
【０２２６】
図１２（ａ）はメモリ素子の等価回路図である。図１２（ａ）の等価回路図に示すように、メモリ素子は、強誘電体ゲート有機電界効果トランジスタ１１、ワード線１２及びビット線１３を含んでいる。
【０２２７】
ワード線１２は、強誘電体ゲート有機電界効果トランジスタ１１のゲート電極に接続されている（Ｓｉ基板１に銀ペーストを介して接続されている）。
【０２２８】
ビット線１３は、ドレイン電極５Ｄに接続されている。
【０２２９】
ＧＮＤ（Ｇｒｏｕｎｄ）線１４は、ソース電極５Ｓに接続されている。
【０２３０】
次に、メモリ素子の動作について説明する。ここで、有機半導体膜として、Ｃ６０膜６などのｎ型有機半導体を使用している場合について考える。
【０２３１】
例えば、データ『１』を書き込む場合はワード線１２に正の電圧を印加し、データ『０』を書き込む場合は、ワード線１２に負の電圧を印加すれば良い。
【０２３２】
データ『０』を書き込んだ場合は、データ『１』に比べて、トランジスタの閾電圧値（図１２（ｂ）の低閾値電圧Ｖｔｈ１及び高閾値電圧Ｖｔｈ２）が高くなる。
【０２３３】
データを読み出す場合は、ゲート電極つまりワード線１２に一定の読み出し電圧Ｖｒ（低閾値電圧Ｖｔｈ１＜読み出し電流Ｖｒ＜高閾値電圧Ｖｔｈ２）を印加し、ドレイン電流ＩＤＳの大小をセンスアンプで読み取り、データ『０』及び『１』のいずれであるかを判断すれば良い。
【０２３４】
図１２（ｂ）は、本実施形態のメモリ素子にデータ『０』とデータ『１』を書き込んだ際の強誘電体ゲート有機電界効果トランジスタ１１のドレイン電流ＩＤＳ―ゲート電圧ＶＧ特性を示す概略図である。図１２（ｂ）は、強誘電体の強誘電体特性を示すヒステリシスを強調して描いている。
【０２３５】
なお、本発明の強誘電体ゲート有機電界効果トランジスタは、基板と、基板上に順に形成された第一の絶縁体膜、強誘電体膜と、第二の絶縁体膜と、有機半導体膜と、からなるボトムコンタクト型の強誘電体ゲート有機電界効果トランジスタであって、前記強誘電体膜の、前記第二の絶縁体膜と接する側のＲａ値とＲｍｓ値の和の絶対値が前記第二の絶縁体膜の膜厚以下であり、かつ、前記有機半導体膜と接している側の前記第二の絶縁体膜のＲａ値とＲｍｓ値の和の絶対値が３．０ｎｍ以下であっても良い。
【０２３６】
また、本発明の強誘電体ゲート有機電界効果トランジスタは、前記強誘電体膜は、ＳＢＴであっても良い。
【０２３７】
また、本発明の強誘電体ゲート有機電界効果トランジスタは、前記有機半導体膜は、Ｃ６０であっても良い。
【０２３８】
また、本発明の強誘電体ゲート有機電界効果トランジスタは、前記第一の絶縁体膜及び第二の絶縁体膜は、ＨｆＳｉＯＮであっても良い。
【０２３９】
また、前記基板はＳｉであっても良い。
【０２４０】
また、本発明のメモリ素子は、前記強誘電体ゲート有機電界効果トランジスタを用いても良い。
【０２４１】
また、本発明の強誘電体ゲート有機電界効果トランジスタの製造方法は、基板上に、第一の絶縁体膜を形成する工程と、強誘電体膜を形成する工程と、前記強誘電体膜の表面を化学機械研磨法を用いて平坦化する工程と、第二の絶縁体膜を形成する際に、膜厚が前記第二の絶縁体膜と接する側のＲａ値とＲｍｓ値の和の絶対値が前記第二の絶縁体膜の膜厚以下であり、かつ前記有機半導体膜と接している側の前記第二の絶縁体膜のＲａ値とＲｍｓ値の和の絶対値が３．０ｎｍ以下となるように形成させる工程と、ソース・ドレイン電極を形成する工程と、有機半導体膜を形成する工程と、を含むんでも良い。
【０２４２】
なお、本発明は、上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【産業上の利用可能性】
【０２４３】
本発明は、ＲＡＭ（random access memory）及びＲＯＭ（read only memory）等の半導体メモリの分野に広く適用することができる。例えば、ＳＲＡＭ（スタティックＲＡＭ）及びＤＲＡＭ（ダイナミックＲＡＭ）等や、マスクＲＯＭ／ＥＰＲＯＭ／ＥＥＰＲＯＭ／フラッシュＲＯＭ等のＩＣメモリの他、ＬＳＩ（large-scale integrated circuit）、ＶＬＳＩ（very-large-scale integrated circuit）及びＵＬＳＩ（ultra-large-scale integrated）などの大規模集積回路等、並びにこれらのＩＣメモリ及び大規模集積回路等を含む電子機器に広く適用することができる。
【図面の簡単な説明】
【０２４４】
【図１】本発明における強誘電体ゲート有機電界効果トランジスタの一実施形態の素子構造を示す断面図である。
【図２】前記強誘電体ゲート有機電界効果トランジスタの第１絶縁体膜形成工程を示す断面図である。
【図３】前記強誘電体ゲート有機電界効果トランジスタの強誘電体膜形成工程を示す断面図である。
【図４】前記強誘電体ゲート有機電界効果トランジスタの研磨工程を示す断面図である。
【図５】前記強誘電体ゲート有機電界効果トランジスタの第２絶縁体膜形成工程を示す断面図である。
【図６】前記強誘電体ゲート有機電界効果トランジスタのソース・ドレイン形成工程を示す断面図である。
【図７】（ａ）は、トップコンタクト型の有機電界効果トランジスタの素子構造の一例を示す断面図であり、（ｂ）は、同素子構造の他の例を示す断面図である。
【図８】（ａ）は、ボトムコンタクト型の有機電界効果トランジスタ（ＭＦＳ構造）の素子構造の一例を示す断面図であり、（ｂ）は、同素子構造の他の例を示す断面図である。
【図９】比較例の有機電界効果トランジスタの素子構造を説明する断面図である。
【図１０】前記強誘電体ゲート有機電界効果トランジスタに関するＩＤＳ−ＶＧ特性図である。
【図１１】比較例の有機電界効果トランジスタのＩＤＳ−ＶＧ特性図である。
【図１２】（ａ）は、前記強誘電体ゲート有機電界効果トランジスタを使用したメモリ素子の一例の等価回路図であり、（ｂ）は、同メモリ素子の読み出し動作を説明するドレイン電流―ゲート電圧特性を示す概略図である。
【符号の説明】
【０２４５】
１ Ｓｉ基板（基板，ゲート電極）
２ ＨｆＳｉＯＮ膜（第１絶縁体膜，Ｈｆ系絶縁体膜）
３ 強誘電体膜
４ ＨｆＳｉＯＮ膜（第２絶縁体膜，Ｈｆ系絶縁体膜）
５Ｓ ソース電極
５Ｄ ドレイン電極
６ Ｃ６０膜（Ｃ６０分子膜，有機半導体膜）
７ ゲート電極
８Ａ 絶縁体膜
８Ｂ 強誘電体膜
９ 有機半導体膜
１０Ｓ ソース電極
１０Ｄ ドレイン電極
１１ 強誘電体ゲート有機電界効果トランジスタ
１２ ワード線
１３ ビット線
１４ ＧＮＤ（ｇｒｏｕｎｄ）線
ＩＤＳ ドレイン電流
ＶＧ ゲート電圧
Ｖｒ 読み出し電流
Ｖｔｈ１ 低閾値電圧
Ｖｔｈ２ 高閾値電圧
Ｗ チャネル幅
Ｌ チャネル長
Ｒａ 算術平均粗さ
Ｒｍｓ 二乗平均粗さ
【特許請求の範囲】
【請求項１】
有機半導体膜が、ソース電極及びドレイン電極間に形成されているボトムコンタクト型の強誘電体ゲート有機電界効果トランジスタであって、
基板と、該基板上に少なくとも第１絶縁体膜、強誘電体膜、第２絶縁体膜及び前記有機半導体膜が、この順で積層されたゲート構造を有しており、
Ｒａ値（Ｒａは０でない定数）を算術平均粗さとし、Ｒｍｓ値（Ｒｍｓは０でない定数）を二乗平均粗さとするとき、
前記強誘電体膜の、前記第２絶縁体膜と接する側の表面における前記Ｒａ値と前記Ｒｍｓ値との和の第１絶対値が、前記第２絶縁体膜の膜厚以下であり、かつ、
前記第２絶縁体膜の、前記有機半導体膜と接している側の表面における前記Ｒａ値と前記Ｒｍｓ値との和の第２絶対値が３．０ｎｍ以下であることを特徴とする強誘電体ゲート有機電界効果トランジスタ。
【請求項２】
前記強誘電体膜は、ＳｒＢｉ２Ｔａ２Ｏ９からなることを特徴とする請求項１に記載の強誘電体ゲート有機電界効果トランジスタ。
【請求項３】
前記有機半導体膜は、Ｃ６０分子膜からなることを特徴とする請求項１又は２に記載の強誘電体ゲート有機電界効果トランジスタ。
【請求項４】
前記第１絶縁体膜及び第２絶縁体膜は、Ｈｆ、Ｓｉ、Ｏ及びＮを含むＨｆ系絶縁体膜であることを特徴とする請求項１から３までのいずれか１項に記載の強誘電体ゲート有機電界効果トランジスタ。
【請求項５】
前記基板の材料は、Ｓｉであることを特徴とする請求項１から４までのいずれか１項に記載の強誘電体ゲート有機電界効果トランジスタ。
【請求項６】
前記第２絶縁体膜と、前記有機半導体膜との間に、自己組織化単分子膜が形成されていることを特徴とする請求項１から５までのいずれか１項に記載の強誘電体ゲート有機電界効果トランジスタ。
【請求項７】
請求項１から６までのいずれか１項に記載の強誘電体ゲート有機電界効果トランジスタを用いたメモリ素子。
【請求項８】
有機半導体膜が、ソース電極及びドレイン電極間に形成されているボトムコンタクト型の強誘電体ゲート有機電界効果トランジスタの製造方法であって、
基板上に第１絶縁体膜を形成する第１絶縁体膜形成工程と、
前記第１絶縁体膜上に強誘電体膜を形成する強誘電体膜形成工程と、
前記強誘電体膜の、前記基板と接する側と反対側の表面を化学機械研磨法を用いて平坦化する研磨工程と、
前記強誘電体膜上に第２絶縁体膜を形成する第２絶縁体膜形成工程と、
前記第２絶縁体膜上に前記ソース電極及び前記ドレイン電極を形成するソース・ドレイン形成工程と、
前記ソース電極及びドレイン電極間に有機半導体膜を形成する有機半導体膜形成工程とを含んでおり、
前記第２絶縁体膜形成工程で、
Ｒａ値（Ｒａは０でない定数）を算術平均粗さとし、Ｒｍｓ値（Ｒｍｓは０でない定数）を二乗平均粗さとするとき、
前記第２絶縁体膜と接する側の表面のＲａ値とＲｍｓ値との和の第１絶対値が前記第２絶縁体膜の膜厚以下であり、かつ
前記第２絶縁体膜の前記有機半導体膜と接している側の表面のＲａ値とＲｍｓ値の和の第２絶対値が３．０ｎｍ以下となるように、前記第２絶縁体膜を形成することを特徴とする強誘電体ゲート有機電界効果トランジスタの製造方法。
【請求項１】
有機半導体膜が、ソース電極及びドレイン電極間に形成されているボトムコンタクト型の強誘電体ゲート有機電界効果トランジスタであって、
基板と、該基板上に少なくとも第１絶縁体膜、強誘電体膜、第２絶縁体膜及び前記有機半導体膜が、この順で積層されたゲート構造を有しており、
Ｒａ値（Ｒａは０でない定数）を算術平均粗さとし、Ｒｍｓ値（Ｒｍｓは０でない定数）を二乗平均粗さとするとき、
前記強誘電体膜の、前記第２絶縁体膜と接する側の表面における前記Ｒａ値と前記Ｒｍｓ値との和の第１絶対値が、前記第２絶縁体膜の膜厚以下であり、かつ、
前記第２絶縁体膜の、前記有機半導体膜と接している側の表面における前記Ｒａ値と前記Ｒｍｓ値との和の第２絶対値が３．０ｎｍ以下であることを特徴とする強誘電体ゲート有機電界効果トランジスタ。
【請求項２】
前記強誘電体膜は、ＳｒＢｉ２Ｔａ２Ｏ９からなることを特徴とする請求項１に記載の強誘電体ゲート有機電界効果トランジスタ。
【請求項３】
前記有機半導体膜は、Ｃ６０分子膜からなることを特徴とする請求項１又は２に記載の強誘電体ゲート有機電界効果トランジスタ。
【請求項４】
前記第１絶縁体膜及び第２絶縁体膜は、Ｈｆ、Ｓｉ、Ｏ及びＮを含むＨｆ系絶縁体膜であることを特徴とする請求項１から３までのいずれか１項に記載の強誘電体ゲート有機電界効果トランジスタ。
【請求項５】
前記基板の材料は、Ｓｉであることを特徴とする請求項１から４までのいずれか１項に記載の強誘電体ゲート有機電界効果トランジスタ。
【請求項６】
前記第２絶縁体膜と、前記有機半導体膜との間に、自己組織化単分子膜が形成されていることを特徴とする請求項１から５までのいずれか１項に記載の強誘電体ゲート有機電界効果トランジスタ。
【請求項７】
請求項１から６までのいずれか１項に記載の強誘電体ゲート有機電界効果トランジスタを用いたメモリ素子。
【請求項８】
有機半導体膜が、ソース電極及びドレイン電極間に形成されているボトムコンタクト型の強誘電体ゲート有機電界効果トランジスタの製造方法であって、
基板上に第１絶縁体膜を形成する第１絶縁体膜形成工程と、
前記第１絶縁体膜上に強誘電体膜を形成する強誘電体膜形成工程と、
前記強誘電体膜の、前記基板と接する側と反対側の表面を化学機械研磨法を用いて平坦化する研磨工程と、
前記強誘電体膜上に第２絶縁体膜を形成する第２絶縁体膜形成工程と、
前記第２絶縁体膜上に前記ソース電極及び前記ドレイン電極を形成するソース・ドレイン形成工程と、
前記ソース電極及びドレイン電極間に有機半導体膜を形成する有機半導体膜形成工程とを含んでおり、
前記第２絶縁体膜形成工程で、
Ｒａ値（Ｒａは０でない定数）を算術平均粗さとし、Ｒｍｓ値（Ｒｍｓは０でない定数）を二乗平均粗さとするとき、
前記第２絶縁体膜と接する側の表面のＲａ値とＲｍｓ値との和の第１絶対値が前記第２絶縁体膜の膜厚以下であり、かつ
前記第２絶縁体膜の前記有機半導体膜と接している側の表面のＲａ値とＲｍｓ値の和の第２絶対値が３．０ｎｍ以下となるように、前記第２絶縁体膜を形成することを特徴とする強誘電体ゲート有機電界効果トランジスタの製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【公開番号】特開２０１０−６２２２２（Ｐ２０１０−６２２２２Ａ）
【公開日】平成２２年３月１８日（２０１０．３．１８）
【国際特許分類】
【出願番号】特願２００８−２２３９４５（Ｐ２００８−２２３９４５）
【出願日】平成２０年９月１日（２００８．９．１）
【新規性喪失の例外の表示】特許法第３０条第１項適用申請有り 発行所 社団法人応用物理学会、刊行物名 ２００８年（平成２０年）春季 第５５回応用物理学関係連合講演会講演予稿集第３分冊、巻数 Ｎｏ．３、発行日 平成２０年３月２７日
【出願人】（０００００５０４９）シャープ株式会社 (33,933)
【Ｆターム（参考）】
【公開日】平成２２年３月１８日（２０１０．３．１８）
【国際特許分類】
【出願日】平成２０年９月１日（２００８．９．１）
【新規性喪失の例外の表示】特許法第３０条第１項適用申請有り 発行所 社団法人応用物理学会、刊行物名 ２００８年（平成２０年）春季 第５５回応用物理学関係連合講演会講演予稿集第３分冊、巻数 Ｎｏ．３、発行日 平成２０年３月２７日
【出願人】（０００００５０４９）シャープ株式会社 (33,933)
【Ｆターム（参考）】
[ Back to top ]