【課題】高品質の極薄酸化膜を均一な膜厚で再現性良く形成する。
【解決手段】半導体ウエハ１Ａを酸化膜形成室１０７の熱処理チャンバ１２０へ導入する工程と、熱処理チャンバ１２０内のガス雰囲気を窒素によって置換する工程と、第１の温度で、触媒を用いて酸素と水素から水分を合成する工程と、合成した水分を前記酸化炉１０７の熱処理チャンバ１２０へ導入して、気化状態を維持したまま、熱処理チャンバ１２０内の半導体ウエハ１Ａの第１主面上に水分を含んだ酸化性雰囲気を形成する工程と、熱処理チャンバ１２０内の水分を含んだ酸化性雰囲気において、前記第１の温度より高い第２の温度まで半導体ウエハ１Ａの主面をランプ加熱して、半導体ウエハ１Ａの第１主面上のシリコン表面を熱酸化処理して絶縁膜を形成する工程と、前記工程の後、熱処理チャンバ１２０内の前記水分を含んだ酸化性雰囲気を窒素によって置換する工程とを有する。 （もっと読む）

【課題】同一半導体基板上に厚いゲート絶縁膜を有するトレンチゲート型トランジスタと薄いゲート絶縁膜を有するプレーナ型トランジスタとを併存させる場合に、工程を簡素化し、且ついずれのトランジスタも高性能とすることが可能な半導体装置の製造方法を提供する。
【解決手段】周辺回路領域ＰＥ上のゲート絶縁膜１１ｓを保護膜１２で覆った状態で、メモリセル領域Ｍにゲートトレンチ１８を形成した後、そのまま周辺回路領域ＰＥのゲート絶縁膜１１ｓを保護膜１２で覆った状態で、ゲートトレンチ１８の内壁にゲート絶縁膜１１ｓよりも厚いゲート絶縁膜１９を形成する （もっと読む）

【課題】 本発明によれば、リーク電流の発生が抑制された半導体集積回路装置及びその製造方法を提供することができる。
【解決手段】 半導体基板上に第１のゲート絶縁膜を介して形成された第１のゲート電極と、前記半導体基板内に前記第１のゲート電極に対して自己整合的に形成された第１の不純物拡散領域と、前記第１の不純物領域に接続されたコンタクトと、前記半導体基板上に第２のゲート絶縁膜を介して形成された第２のゲート電極と、前記半導体基板内に前記ゲート電極に対して自己整合的に形成された第２の不純物拡散領域と、前記第２のゲート電極と前記第２の不純物拡散領域とに共通に接続されたシェアドコンタクトと、を有する半導体集積回路装置において、前記第２のゲート絶縁膜の誘電率は、前記第１のゲート絶縁膜の誘電率に比べて大きいことを特徴とする半導体集積回路装置。 （もっと読む）

【課題】メモリトランジスタの動作特性を変動させることなく、容易にメモリトランジスタと高耐圧ＭＯＳトランジスタとを同一半導体基板上に形成する。
【解決手段】メモリトランジスタのトンネル絶縁膜を形成する工程と、ＭＯＳトランジスタのゲート絶縁膜を形成する工程を別工程とする。トンネル絶縁膜の一部となる絶縁膜９及び窒化シリコン膜１０を全面に形成した後、ホトレジスト層を用いてＭＯＳトランジスタ形成領域の窒化シリコン膜１０を選択的に除去する。次に、残った窒化シリコン膜１０を耐酸化マスクとして、ＭＯＳトランジスタ形成領域を選択酸化して、任意の膜厚を有するＭＯＳトランジスタのゲート絶縁膜１２を形成させる。 （もっと読む）

【課題】High-k絶縁膜をゲート絶縁膜として使用する電界効果トランジスタを含む半導体装置であって、メタルゲート電極化を行わずに、フェルミレベルピニングに起因するしきい値電圧固定を抑制可能な半導体装置を実現する。
【解決手段】Ｐチャネル型電界効果トランジスタ４において、High-k絶縁膜たる金属酸化物（好ましくは、ハフニウム酸化物（ＨｆＯ₂やＨｆＳｉＯＮ、ＨｆＳｉＯ₄など）またはジルコニウム酸化物（ＺｒＯ₂やＺｒＳｉＯＮ、ＺｒＳｉＯ₄など））を有するゲート絶縁膜６ｂと、ポリシリコンゲート電極７との間に窒化チタン（ＴｉＮ）膜８を形成する。窒化チタン膜は、金属酸化物を有するゲート絶縁膜に接して形成されてもフェルミレベルピニングが起きない。また、ポリシリコンゲート電極の下部が窒化チタン膜との金属膜となっているので、ゲートの空乏化が抑止でき、電流駆動能力向上も図れる。 （もっと読む）

【課題】 半導体装置の製造工程において、プラズマ窒化処理によって絶縁膜中に導入される窒素量を定量する方法を提供する。
【解決手段】 シリコン基板１１の全面にシリコン酸化膜１２を形成する工程と、薄膜部３０のシリコン酸化膜１２をエッチングで除去する工程と、厚膜部２０及び薄膜部３０の絶縁膜の膜厚を測定する工程と、厚膜部２０及び薄膜部３０の表面を窒化する工程と、厚膜部領域２０及び薄膜部領域３０の表面をウエット酸化する工程と、厚膜部領域２０及び薄膜部領域３０の絶縁膜１６、１７の膜厚を測定する工程と、測定された絶縁膜１６、１７の膜厚に基づいて、窒化する工程により導入された窒素量を定量する工程とを備える。 （もっと読む）

【課題】従来の技術による諸問題を解決するため、１回のマスク工程を省略する埋め込み型不揮発性メモリーの製作方法を提供する。
【解決手段】メモリーの製作方法は、メモリーアレイ領域と周辺回路領域を有する基板を提供し、周辺回路領域の第一アクティブ領域と第二アクティブ領域を仕切る溝型絶縁膜を基板に形成し、基板に電荷保存構造を形成し、周辺回路領域にある電荷保存構造を除去し、周辺回路領域の両アクティブ領域にそれぞれ第一ゲート酸化膜と第二ゲート酸化膜を形成し、両ゲート酸化膜にそれぞれ第一ゲートと第二ゲートを、メモリーアレイ領域にある電荷保存構造に第三ゲートを形成し、マスクでメモリーアレイ領域の第三ゲートに覆われない電荷保存構造を除去してメモリーアレイ領域の第三ゲートの両側にある基板にメモリーセル低ドープ領域を形成し、更にマスクを除去するなどのステップを含む。 （もっと読む）

【課題】高電圧周辺回路におけるトランジスタの高耐圧化を損なうことなく、低電圧周辺回路のトランジスタの駆動能力を確保し得る半導体記憶装置を提供する。
【解決手段】ｐＭＯＳ高電圧トランジスタ４５は、シリコン基板１にボトムｎウェル８、ｎウェル１１、およびｐウェル１６が形成されている。ｐウェル１６はボトムｎウェル８上にあり、ｐウェル１６がソース／ドレインとなりチャネル領域を規定する。ｎウェル１１もボトムｎウェル８上にあり、かつｐウェル１６に隣接するように形成されている。また、ゲート電極２４の端からサイドウォール絶縁膜２９の幅だけ離れた位置に端部を有するｐ型高濃度不純物領域３３が形成されている。 （もっと読む）

【課題】スプリットゲート型の不揮発性メモリ装置の製造方法を提供する。
【解決手段】第１ゲート絶縁及び第１導電膜が基板上に形成され、酸化膜パターンは導電膜を部分的に酸化させることで形成される。酸化膜パターンをマスクとして使用して第１導電膜を部分的にエッチングすることで第１ゲート絶縁膜上にフローティングゲート電極が形成される。フローティングゲート電極が形成された基板の全体表面上に第１シリコン膜を形成した後、第１シリコン膜を酸化させることでフローティングゲート電極の側面及びフローティングゲート電極と隣接する基板の表面部位上にトンネル絶縁膜及び第２ゲート絶縁膜がそれぞれ形成される。トンネル絶縁膜及び第２ゲート絶縁膜上にコントロールゲート電極を形成する。コントロールゲート電極が形成された基板の全体表面上に第２シリコン膜を形成し、第２シリコン膜を熱酸化膜に形成する。 （もっと読む）

【課題】ＮＡＮＤ型フラッシュメモリ装置及びその製造方法を提供する。
【解決手段】この装置は、メモリトランジスタ領域及び選択トランジスタ領域を含む半導体基板、半導体基板のメモリトランジスタ領域上に配置されるワードライン、半導体基板の選択トランジスタ領域上に配置される第１及び第２選択ライン、ワードラインと半導体基板との間に介在されるトンネル絶縁膜及び第１及び第２選択ラインと半導体基板との間に介在される選択ゲート絶縁膜を含む。この時、選択ゲート絶縁膜は前記トンネル絶縁膜より薄い。このような厚さの差はプログラム撹乱の問題を減らすのに寄与する。 （もっと読む）

【課題】 半導体基板の溝の側面と底面での膜厚差、及び半導体基板の上面と溝の側面での膜厚差が小さな熱酸化膜を形成することが可能な半導体装置とその製造方法を提供すること。
【解決手段】 シリコン（半導体）基板１にキャパシタ形成溝１ｂを形成する工程と、少なくともシリコン基板１の上面、及びキャパシタ形成溝１ｂの底面１ｃと側面とを熱酸化して第２絶縁膜１８を形成する工程とを有し、第２絶縁膜１８を形成する工程の前にシリコン基板１の上面とキャパシタ形成溝１ｂの底面とにフッ素をイオン注入する工程を行うか、或いは第２絶縁膜１８を形成する工程を、減圧状態の水蒸気雰囲気中でシリコン基板１の上面、及びキャパシタ形成溝１ｂの底面１ｃと側面を熱酸化して行うことを特徴とする半導体装置の製造方法による。 （もっと読む）

【課題】半導体集積回路装置の素子分離溝の幅を微細化し、それによってＭＩＳＦＥＴを微細化可能にする。
【解決手段】基板１上に、素子分離領域によって周囲を囲まれた島状の平面パターンを有する複数の活性領域が配置され、各活性領域に半導体素子が形成された半導体集積回路装置を製造するために、まず、基板１上の活性領域となる部分に窒化シリコン膜１４を形成する。窒化シリコン膜１４の側壁にサイドウォールスペーサ１６を形成し、基板１をサイドウォールスペーサ１６に対して自己整合的にエッチングして、溝２を形成する。サイドウォールスペーサ１６を除去し、基板１を熱酸化して、活性領域の周辺部の基板１の表面をラウンド加工する。溝２の内部を含む基板１上に絶縁膜を形成し、その後に窒化シリコン膜１４の上方の絶縁膜を除去して、溝２の内部に絶縁膜が埋め込まれた構成の素子分離領域を形成する。 （もっと読む）

【課題】ペリ領域に形成されるゲート酸化膜のシニング現象を防止することが可能な半導体素子の製造方法を提供する。
【解決手段】半導体基板上にパッド酸化膜２１とパッド窒化膜２２を順次形成し、セル領域に定義されたフィールド領域のパッド窒化膜２２とパッド酸化膜２１と半導体基板２０をエッチングして第１トレンチ２３を形成する。ペリ領域に定義されたフィールド領域を露出させる第１フォトレジストを形成し、第１フォトレジストをマスクとしてパッド窒化膜２２とパッド酸化膜２１と半導体基板２０をエッチングして第２トレンチ２５を形成する。ペリ領域の半導体基板２０のトップコーナーをラウンドさせ、第１フォトレジストを除去し、第１、第２トレンチ２３，２５内に素子分離膜を形成する。パッド窒化膜２２とパッド酸化膜２１を除去してアクティブ領域の半導体基板２０を露出させ、ゲート酸化膜２６を形成する。 （もっと読む）

【課題】 低電圧回路領域のトランジスタの高性能化、及び高電圧回路領域のトランジスタの高耐圧化を同時に実現する不揮発性半導体記憶装置を提供する。
【解決手段】 金属シリサイド膜５３を備えるコントロールゲート電極７４、コントロールゲート電極７４の下のゲート間絶縁膜２５、ゲート間絶縁膜２５の下のフローティングゲート電極７３、フローティングゲート電極７３の下のトンネル絶縁膜２０を備えるメモリセルトランジスタを配列したからなるセルアレイ領域と、セルアレイ領域の周辺に配置され、トンネル絶縁膜２０より厚い第１ゲート絶縁膜２１を備える高電圧トランジスタを含む高電圧回路領域と、セルアレイ領域の周辺の高電圧回路領域とは異なる位置に配置され、第１ゲート絶縁膜２１より薄い第２ゲート絶縁膜２２を備える低電圧トランジスタを含む低電圧回路領域とを備える。 （もっと読む）

【課題】 メモリセル領域がダミーセル領域を含む場合でも、メモリセル領域におけるデバイス特性の低下を抑制できる、不揮発性半導体メモリを備えた半導体装置を提供することである。
【解決手段】 半導体装置は、半導体基板１と、半導体基板１上に設けられたメモリセル領域１１０，１２０と、メモリセル１１０，１２０領域上に設けられたワードラインＷＬとを具備してなり、ワードラインＷＬ下のメモリセル領域１１０，１２０は、第１のゲート絶縁膜２およびその上に設けられた第１の浮遊ゲート電極４、ならびに、第１のゲート絶縁膜２とは厚さが異なる第２のゲート絶縁膜２’およびその上に設けられた第２の浮遊ゲート電極４を含むことを特徴とする。 （もっと読む）

【課題】特性バラツキを改善でき、電流駆動能力を向上できる微細化に適した半導体装置及びその製造方法を提供することである。
【解決手段】上記の課題を解決した半導体装置は、半導体基板と、前記半導体基板から突き出し、前記半導体基板上の幅が前記半導体基板中の幅よりも狭い素子分離と、前記素子分離に挟まれた半導体基板部分上に形成された半導体層と、前記半導体層に形成されたＭＯＳＦＥＴとを具備する。 （もっと読む）

【課題】 不揮発性半導体記憶装置とＣＭＯＳ周辺回路とが混載された半導体集積回路において、低電圧領域における活性領域と分離領域との境界に存在しているＳＴＩ領域に形成される窪みを低減する。
【解決手段】半導体装置の製造方法は、半導体基板に、低電圧領域、高電圧領域、及び不揮発性メモリ領域を互いに分離するように、ＳＴＩ領域を形成した後に、全領域に第２のシリコン酸化膜及びシリコン窒化膜を形成する。高電圧領域におけるシリコン窒化膜及びシリコン酸化膜を選択的に除去した後に、高電圧領域における半導体基板の上に高電圧系ゲートシリコン酸化膜を形成する。不揮発性メモリ領域におけるシリコン窒化膜は、不揮発性メモリを構成するシリコン窒化膜であり、低電圧領域におけるシリコン窒化膜と不揮発性メモリ領域におけるシリコン窒化膜とは、同一の工程にて形成される。 （もっと読む）

【課題】 開口幅の異なる素子分離用溝内に素子分離用絶縁膜を確実に埋め込み、且つ素子特性の劣化を防止する。
【解決手段】 シリコン基板１に狭い開口幅の第１の素子分離用溝８と広い開口幅の第２の素子分離用溝１８を形成する。ＨＤＰ膜９を第２の素子分離用溝１８内が埋められる膜厚で形成し、ＣＭＰ法で研磨して第１の素子分離用溝８側にできたボイド９ａを露出させ、この内部にポリシラザン膜１０を埋め込み形成し、外部に残ったポリシラザン膜１０はＣＭＰ処理で除去する。容積の広い第２の素子分離用溝１８内にはポリシラザン膜１０を充填しないので、応力や固定電荷の問題を引き起こすことなくＳＴＩ２、５を形成できる。 （もっと読む）

【課題】
不揮発性記憶素子において、オフリーク電流の増大を招くことなく、書き換え耐性及びデータ保持特性の向上、並びに動作電圧の低電圧化を図る。
【解決手段】
不揮発性記憶素子は、半導体基板の第１の面上にゲート絶縁膜を介在してコントロールゲート電極が設けられ、半導体基板の第１の面から深さ方向に向かって第１の面よりも低い第２の面上にＯＮＯ構造の積層膜を介在してメモリゲート電極が設けられ、ゲート絶縁膜と、積層膜の下層の絶縁膜が別工程の膜で形成された構造になっている。 （もっと読む）

【課題】 スタックゲート電極によって構成されるメモリセルトランジスタの閾値の変動を抑止することのできる不揮発性半導体記憶装置およびその製造方法を提供する。
【解決手段】 不揮発性半導体記憶装置は、主表面を有する半導体基板１と、半導体基板１主表面上に、互いに距離を隔てて形成された複数のスタックゲート電極ＳＧ１〜ＳＧ３とを備えている。複数のスタックゲート電極ＳＧ１〜ＳＧ３の各々は、互いに絶縁されて積層されたフローティングゲート電極４とコントロールゲート電極１３とを有している。コントロールゲート電極１３は高融点金属を含む導電膜１１を有している。さらに、不揮発性半導体記憶装置は、導電膜１１の側面に形成された保護膜１５を備えている。フローティングゲート電極４の側面には保護膜１５が形成されていない。 （もっと読む）