【課題】ＭＴＪ素子とその近傍の配線との間での電流漏れを阻止し、電気的短絡の発生を防止することができると共に、ＭＴＪ素子の上面およびその周囲の絶縁層に共平面を有するＭＴＪ ＭＲＡＭ素子およびその製造方法を提供する。
【解決手段】ＭＴＪ素子１０の上面およびその周辺の絶縁層１４０との間で平滑な共平面を有し、キャップ層５０の厚みが均一に保持される。ＭＴＪ素子１０の上面に形成されるビット線とフリー層４０との間隔は良好に制御された均一なものとなる。電流漏れ阻止層として、ＭＴＪ素子１０に接して第１の側壁スペーサ１２０Ａ（ＳｉＯ₂ ）、この第１の側壁スペーサ１２０Ａに接して第２の側壁スペーサ１３０Ａ（ＳｉＮ_x ）がそれぞれ設けられている。トレンチ１９０を形成する際に第２の側壁スペーサ１３０Ａが一部削られたとしても、第１の側壁スペーサ１２０Ａによって電流漏れを防止することができる。 （もっと読む）

【課題】磁気トンネル接合素子（ＴＭＲ素子）の製法において、製造歩留りを向上させる。
【解決手段】基板２０を覆う絶縁膜２２の上に下から順に第１の導電材層、反強磁性層、第１の磁性層、トンネルバリア層、第２の磁性層及び第２の導電材層からなる積層を形成した後、第２の導電材層に選択エッチング処理を施して第１のハードマスク７０ａ，７０ｂを形成し、これらのマスクを選択マスクとするイオンミリング処理により絶縁膜２２に達するようにエッチングして電極パターンに従って積層を残存させ、その残存部を覆って絶縁材からなる第２のハードマスク７６ａ，７６ｂを形成し、これらのマスクを選択マスクとするイオンミリング処理によりＴＭＲ素子Ｔａ，Ｔｂを形成するとともに、第１の導電材層及び反強磁性層の残存部分と第２の導電材層の残存部分とを電極層として残存させ、トンネルバリア層の端部の堆積物を除去する。 （もっと読む）

【課題】磁気抵抗効果素子を含むメモリセルのサイズを縮小する。
【解決手段】磁気記憶装置の製造方法は、コンタクトプラグ１３および第１の絶縁層１１上に、磁気抵抗効果素子１０を形成する工程と、上部電極層１６上に、第１の方向に延在する第１のマスク層１８を形成する工程と、上部電極層１６を第１のマスク層１８を用いてエッチングする工程と、上部電極層１６および非磁性層１５上に保護膜２０を形成する工程と、保護膜２０上に第２のマスク層２１を形成する工程と、第２の方向に延在するように、第２のマスク層２１上にレジスト層２２を形成する工程と、第２のマスク層２１をレジスト層２２を用いてエッチングし、上部電極層１６の側部に側壁部２１Ａを形成する工程と、非磁性層１５および下部電極層１４を、第２のマスク層２１および側壁部２１Ａを用いてエッチングする工程とを含む。 （もっと読む）

【課題】 膜厚と酸化状態の均一性が改善されたトンネルバリア層の形成方法、ならびにそのようなトンネルバリア層を備えたＴＭＲセンサおよびその製造方法を提供する。
【解決手段】 ＴＭＲセンサのトンネルバリア層２８を、下部Ｍｇ層２５／ＭｇＯ層２６／上部Ｍｇ層２７という３層積層構造にする。ＭｇＯ層２６は、下部Ｍｇ層２５の表面を自然酸化させて形成する。このため、膜厚と酸化状態の均一性が改善される。また、上部Ｍｇ層２７を追加したことで、隣接するフリー層２９の酸化を防止できる。ＡｌＯ_X からなるトンネルバリア層を備えた従来のＴＭＲセンサと比べて、低いＲＡ値であっても高いＭＲ比が得られる。 （もっと読む）

【課題】 トンネル抵抗値の増加やＭＴＪ破壊電圧の低下を伴うことなく熱処理に晒すことができる磁気トンネル接合構造、これを実現し得る磁気トンネル接合の封入方法、およびそれを備えた磁気デバイスの形成方法を提供する。
【解決手段】
反強磁性層１２、ピンド層１３、絶縁トンネル層１４、フリー層１５およびキャップ層１６を順次積層したのち、素子領域以外の領域をイオンミリング等によって選択エッチングし、ＭＴＪ積層構造を得る。次に、無酸素雰囲気中で第１の封入層３１を成膜したのち、酸素雰囲気中で第２の封入層３２を成膜する。追加埋込酸素を含まない封入層３１と酸素リッチな第２の封入層とを二重に積層してＭＴＪ積層構造を封じ込めることにより、外部からＭＴＪ接合を確実に絶縁分離できると共に、後工程で熱処理プロセスに曝されてもトンネル抵抗値の安定性が確保される。 （もっと読む）

【課題】高温アニール処理を行うことができるＴＭＲ素子等を提供する。
【解決手段】ＴＭＲ素子５１は、反強磁性層６１、ピンド層６３、バリア層６５及びフリー層６７を含むＴＭＲ膜５３と、ＴＭＲ膜の積層方向下方に設けられた下部磁気シールド膜５５とを備える。バリア層は、酸化マグネシウムで構成されており、下部磁気シールド膜は、結晶質層７１と、その積層方向上方に設けられたアモルファス層７３とを含む複層構造を有している。結晶質層は、粒径が５００ｎｍ以上の結晶粒を少なくとも一つは含む。 （もっと読む）

【課題】ＭＳＭ電流制限素子、およびＭＳＭ電流制限素子を有する抵抗メモリセルを製造することができる製造方法を提供する。
【解決手段】基板を用意する工程と、基板上にＭＳＭ下部電極を形成する工程と、ＭＳＭ下部電極上に、ｘが約１以上約２以下の範囲内であるＺｎＯｘ半導体層を形成する工程と、ＺｎＯｘ半導体層上にＭＳＭ上部電極を形成する工程とを有している。このＺｎＯｘ半導体層を、スピンコート法、ＤＣスパッタリング法、ＲＦスパッタリング法、有機金属気相成長法（ＭＯＣＶＤ）または原子層堆積法（ＡＬＤ）のような様々な薄膜形成技術を用いて形成する。 （もっと読む）

【課題】磁気デバイスを形成する技術を提供する。
【解決手段】一態様では、磁気デバイスに対して自己整合されるビア・ホールを形成する方法が、以下のステップを含む。磁気デバイスの少なくとも一部分の上に誘電体層が形成される。誘電体層は、磁気デバイスに最も近接して、第１材料を含む下層を有し、下層に対して、磁気デバイスとは反対側の面に、第２材料を含む上層を有するように構成されている。第１材料と第２材料とは異なるものである。第１エッチング段階では、第１エッチャントを使用して、上層から開始し上層を貫通して誘電体層をエッチングする。第２エッチング段階では、下層のエッチングに対して選択的な第２エッチャントを使用して、下層を貫通して誘電体層をエッチングする。 （もっと読む）

【課題】 狭トラック化においても適切にフリー磁性層の磁化制御を行うことができ、再生特性に優れた磁気検出素子及びその製造方法を提供する。
【解決手段】 フリー磁性層２６上にはＲｕなどで形成された非磁性層２７が形成され、前記非磁性層２７の両側端部２７ａ上には強磁性層２８及び第２反強磁性層２９が設けられている。前記強磁性層２８とフリー磁性層２６の両側端部Ｓ間には効果的に強磁性的な結合が生じている。本発明では、前記フリー磁性層２６の両側端部Ｓにイオンミリングによるダメージが与えられず、上記の強磁性的な結合により前記フリー磁性層２６の磁化制御を適切に行うことができ、狭トラック化に適切に対応可能な磁気検出素子を製造することができる。 （もっと読む）

【課題】 単結晶エピタキシャル酸化物の歪を制御する方法を提供する。
【解決手段】 単結晶エピタキシャル酸化物の歪を制御する方法は、シリコン基板を準備する工程と、Ｓｉ_１−ｘＧｅ_ｘ及びＳｉ_１−ｙＣ_ｙから成るシリコン合金層のグループから選択されるシリコン合金層をシリコン基板上に形成する工程と、シリコン合金層の歪の型を選択し調節するために合金材料の含有量を選択することによってシリコン合金層の格子定数を調節する工程と、ペロブスカイト型マンガン酸化物、単結晶希土類酸化物、マンガンを含まないペロブスカイト型酸化物、２価の希土類酸化物、及び３価の希土類酸化物から成る酸化膜のグループから選択される単結晶エピタキシャル酸化膜を原子層堆積法でシリコン合金層上に堆積させる工程と、所望のデバイスを完成させる工程とを有する。 （もっと読む）

誘電領域を覆う記憶素子層を形成する工程を含む磁気エレクトロニクス素子を覆う導電層への接触方法。第１導電層（２６）が記憶素子層（１８）を覆うように成長する。第１誘電層（２８）が第１導電層（２６）を覆うように成長し、第１マスキング層（２８）を形成するためにパターン化およびエッチング処理される。第１マスキング層（２８）を用いて第１導電層（２６）がエッチング処理される。第２誘電層（３６）が第１マスキング層（２８）及び誘電領域を覆うように成長する。第１マスキング層（２８）を露出させるために第２誘電層（３６）の一部が除去される。第１マスキング層（２８）が第２誘電層（３６）に比べて早い速度でエッチング処理されるように、第２誘電層（３６）及び第１マスキング層（２８）が化学エッチング処理される。このエッチング処理により第１導電層（２６）が露出する。
（もっと読む）

ＭＲＡＭ装置（１０）の製造方法では、第１及び第２トランジスタ（１４）を上部に備える基板（１２）が提供される。動作メモリ素子デバイス（６０）が、第１トランジスタ（１４）と電気的に接するように形成される。仮想メモリ素子デバイス（５８）の少なくとも一部が、第２トランジスタ（１４）と電気的に接触するように形成される。第１誘電体層（６２）が、仮想メモリ素子デバイスの少なくとも一部と動作メモリ素子デバイスとを覆うように蒸着される。その第１誘電体層がエッチングされて、仮想メモリ素子デバイス（５８）の少なくとも一部に対する第１ビア（６６）と、動作メモリ素子デバイス（６０）に対する第２ビア（６４）とが同時に形成される。そして、導電配線層（６８）が、仮想メモリ素子デバイス（５８）の少なくとも一部から動作メモリ素子デバイス（６４）に向かって延びるように蒸着される。
（もっと読む）

バリア層を材料除去停止層として用いる磁気電子メモリ素子構造とその構造の製造方法が提供されている。本方法は、誘電材料層（２４）内に少なくとも部分的に堆積されたディジット線（２６）を形成するステップを備える。誘電材料層は、相互接続スタック上に設けられる。第１部分（４０）及び第２部分（４２）を有する導電性バリア層（４０，４２）が堆積される。第１部分は、ディジット線上に設けられ、第２部分は、空隙内に配置されると共に相互接続スタックに対し電気的に接続される。メモリ素子層（４６）が第１部分上に形成され、電極層（４８）がメモリ素子層上に堆積される。その後、電極層及びメモリ素子層はパターン化及びエッチングされる。
（もっと読む）

磁気トンネル接合（ＭＴＪ）デバイスは、上側磁性層のプラズマ・オーバーエッチング中トンネル接合層が停止層として機能するストップ−オン−アルミナプロセスによって作製することができる。結果として得られたＭＴＪデバイスの側壁は、上側磁性層を下側磁性層から電気絶縁するように機能するトンネル接合層の近傍で非垂直である。プラズマ・オーバーエッチング中に使用されるガスは、ハロゲン含有化学種を含まず、これによりアルミナ・トンネル障壁層に比べて、高度に選択性のある磁性層のエッチングを提供する。ガス内に酸素を導入することで、オーバーエッチングの再現性を高めることができる。最後に、作製プロセス中のフォトレジストの除去に続いて、Ｈｅ及びＨ₂を用いてプラズマ処理した後に洗浄及び焼成することにより収率が高くなる。 （もっと読む）

磁気トンネル接合（ＭＴＪ）素子構造とＭＴＪ素子構造の製造方法とが提供される。ＭＴＪ素子構造（１０）は、結晶質ピン層（２６）、非晶質固定層（３０）、および前記結晶質ピン層と前記非晶質固定層の間に配置された結合層（２８）を含み得る。非晶質固定層（３０）は結晶質ピン層（２６）に反強磁性的に結合される。前記ＭＴＪ素子は更に、自由層（３４）と、前記非晶質固定層と前記自由層の間に配置されたトンネル障壁層（３２）を含む。別のＭＴＪ素子構造（６０）は、ピン層（２６）、固定層（３０）、およびそれらの間に配置された非磁性結合層（２８）を含み得る。固定層（３０）と自由層（３４）の間にトンネル障壁層（３２）が配置される。トンネル障壁層（３２）と非晶質材料層（３０）に隣接してインタフェース層（６２）が配置される。第１インタフェース層（６２）は、非晶質材料（３０）のスピン偏極よりも大きいスピン偏極を有する材料で構成される。
（もっと読む）

本発明は、少なくとも１つのデータ保持インジケータデバイス（５０）が設けられた磁気抵抗メモリ素子（１０）のアレイ（２０）を提供する。少なくとも１つのデータ保持インジケータデバイス（５０）は、それぞれプリセットされた磁化方向を有する第１の磁気素子（５１）と、第２の磁気素子（５２）とを備え、第１および第２の磁気素子（５１，５２）のプリセットされた磁化方向は、互いに異なっている。第１および第２の磁気素子（５１，５２）は、これらの磁化方向を、検出しきい値を超える外部から印加された磁界の磁界線と向きを揃えるのに適している。本発明によれば、少なくとも１つのデータ保持インジケータデバイス（５０）のパラメータが、検出されるべき外部から印加された磁界の検出しきい値を設定するように選択される。少なくとも１つのデータ保持インジケータデバイス（５０）は、アレイ（２０）の磁気抵抗メモリ素子（１０）の前記外部から印加された磁界への暴露を示す状態または出力を有する。
（もっと読む）

磁場を検出するための装置であって、
硬磁性材料からなる少なくとも１つの素子（１２）と、半導体材料（１１）からなる素子に関連する軟磁性材料からなる素子（１３）と、上記半導体材料（１１）中に電流（Ｉ）を強制的に流すための手段（１５；４５）を備えるタイプの装置において、
上記硬磁性材料からなる素子及び上記軟磁性材料からなる素子が、上記半導体材料からなる素子（１１）上に平行に配置されていることを特徴する磁気検出装置。

（もっと読む）

表面を有する基板を提供するステップと、前記基板上に合成磁気モーメントベクトルを有する第１磁気領域（１７）を堆積するステップと、前記第１磁気領域上に電気絶縁材料（１６）を堆積するステップと、前記電気絶縁材料上に第２磁気領域（１１５）を堆積するステップを備えた磁気抵抗トンネル接合セルを製造する方法であって、前記第１磁気領域および第２磁気領域の一方の少なくとも一部分が、前記基板の表面に直交する方向に対して非ゼロの堆積角で該領域を堆積することによって形成されて誘導異方性を作る方法。
（もっと読む）

【課題】 ポリマおよびプラスチック等の低温基板上に磁気メモリ・デバイスを製造する方法を提供する。
【解決手段】 低温基板上に磁気メモリ・デバイス（およびその結果として生じる構造）を形成する方法は、メモリ・デバイスを、分解可能な材料層で被覆された透明基板上に形成し、所定の高圧を生成させる急速加熱を施すステップと、メモリ・デバイスを低温基板に移動するステップと、を含む。 （もっと読む）