【課題】真空中で行われるドライエッチングの微細加工の製造工程に特別な変更を加えることなく微細加工時に使用されるマスク材を二重に重ねて積層することで、製造工程中必然的に含まれる酸化過程により保護層の最表層に酸化層が形成されたとしても、ＭＲ比の低下を防止し、磁気抵抗効果素子としての性能を高く保持することができる磁気抵抗効果素子の製造方法を提供する。
【解決手段】少なくとも２層の磁性層を含む磁性多層膜からなる磁気抵抗効果素子のドライエッチング方法であって、Ｔａからなる第１のマスクの下層にＲｕ、Ｒｈ、Ｏｓ、Ｎｂ、Ｉｒ、及びＲｅのいずれか１つである第２のマスクを二重に積層する方法である。 （もっと読む）

【課題】磁気ヘッドのリードヘッド等の製造工程において、研磨加工時に基板の表面に研磨くず等が残留することを抑え、的確にシールド層等を形成可能とする。
【解決手段】基板１１上に形成した磁気抵抗効果膜層１３ａをエッチングしてリード素子１３を形成するとともに、ハードバイアス膜を形成するための凹部を形成する工程と、ハードバイアス膜となる磁性層１５ａを成膜する工程と、前記磁性層が被着した前記リード素子の表面と前記凹部とにわたり、外縁が前記凹部の内縁よりも内側位置となるようにレジスト２０を形成する工程と、該レジスト２０をマスクとして前記磁性層１５ａを除去する工程と、前記リード素子１３の上面位置まで基板の表面を平坦状に研磨加工する工程とを備える。 （もっと読む）

【課題】研磨加工時に基板の表面に研磨くず等の残渣が残留することを抑え、シールド層を的確に形成する。
【解決手段】磁気抵抗効果膜層１３ａをエッチングし、リード素子１３を形成するとともにハードバイアス膜１５を形成するための凹部を形成する工程と、基板の表面に磁性層１５ａを成膜する工程と、該磁性層のリード素子１３の表面と前記凹部に被着した領域をレジスト２０により被覆する工程と、該レジスト２０をマスクとして不要な磁性層１５ａを除去した後、研磨加工を施してリード素子１３およびハードバイアス膜１５を形成する工程とを備え、前記磁性層１５ａをレジスト２０により被覆する工程においては、該レジスト２０をマスクとして前記磁性層１５ａを除去することにより、前記凹部の内縁に沿って溝２２を形成し、前記研磨加工の際に研磨くず等の残渣Ｅを該溝２２内に堆積させて研磨加工する。 （もっと読む）

ホスト材料と量子スピン欠陥とを含むソリッドステートシステムであって、量子スピン欠陥が室温で約300μs以上のT2を有し、ホスト材料が、約20ppb以下の全窒素濃度を有する単結晶CVDダイヤモンドの層を含み、量子スピン欠陥が形成されている所に最も近い表面上の点に中心がある約5μmの半径の円によって定義される領域内の単結晶ダイヤモンドの表面粗さR_qが約10nm以下であるソリッドステートシステム、ソリッドステートシステムの調製方法及び約20ppb以下の全窒素濃度を有する単結晶ダイヤモンドのスピントロニクス用途での使用を開示する。 （もっと読む）

【課題】エッチングにより離脱する窒化膜またはＣａｐ層の材質を、確実に検出可能な半導体記憶装置の製造方法を提供することを目的とする。
【解決手段】本発明に係る半導体記憶装置は、（ａ）下地層１，２，３，４上にＴＭＲ膜５、キャップ層６を順に積層する工程と、（ｂ）ＴＭＲ膜５、キャップ層６をパターニングして、それらの正規積層構造パターン１３およびダミー積層構造パターン１６を形成する工程とを備える。そして、（ｃ）正規およびダミー積層構造パターン１３，１６を覆う窒化膜７を形成する工程と、窒化膜７上に酸化膜８を形成する工程と、（ｅ）酸化膜８および窒化膜７をエッチングして、キャップ層６の上部を露出させる工程とを備える。工程（ｅ）は、エッチングを行いながら、当該エッチングにより離脱した窒化膜７またはキャップ層６の材質を検出する。 （もっと読む）

【課題】隣接した磁気トンネル接合装置間の干渉現象および電気的な短絡を防止することのできる磁気トンネル接合装置およびその製造方法を提供することである。
【解決手段】所定の間隔を有する複数の開口部を備える絶縁膜を形成するステップと、前記開口部の底面および側壁に第１電極を形成するステップと、前記第１電極上に磁気トンネル接合層を形成するステップと、前記磁気トンネル接合層上に残りの前記開口部を埋め込む第２電極を形成するステップと、を含む。 （もっと読む）

磁気ランダムアクセスメモリを製造するためのシステム及び方法が、開示される。特に、堆積の間に磁性膜のアライニング方法が、開示される。上記方法は、基板上への第１の磁性材料の堆積の間に存在する基板の領域の第１の方向に沿って第１の磁場を印加することを含む。上記方法は、基板上への前記第１の磁性材料の堆積の間に、領域に第２の方向に沿って第２の磁場を印加することをさらに含む。
（もっと読む）

【課題】 特に磁化方向が異なる固定磁性層を備える素子部を同一基板上に簡単且つ適切に形成できる磁気センサの製造方法を提供することを目的としている。
【解決手段】 基板１に、巨大磁気抵抗効果を発揮する多層構造を異なる複数方向に素子部７，８が延在するように形成する工程、前記の延在方向に向けて電流を流し、電流磁界により、異なる方向に延在する各素子部７，８の固定磁性層の磁化方向を異なる方向に固定する工程、異なる方向に延在する各素子部７，８間を切断する工程、を備える。 （もっと読む）

【課題】多層配線に挟まれたある層の層間絶縁膜が厚薄各部分を有し、容易に製造することができる半導体装置を提供する。
【解決手段】本発明に係る半導体装置は、第１領域と第２領域を有する半導体基板と、第１領域の半導体基板上方に配置されたＭＴＪと、ＭＴＪを覆うように配置され、第２領域上方よりも第１領域上方の膜厚が薄い絶縁膜と、絶縁膜中に配置され、ＭＴＪと電気的に接続された導電膜と、第１領域上方の絶縁膜上方に形成され、導電膜と電気的に接続されたビット線と、第２領域上方の絶縁膜上方に形成された配線と、を備える。 （もっと読む）

【課題】動作特性の良いＭＴＪ素子を有する半導体装置及びその製造方法を得る。
【解決手段】ＭＴＪ素子ＭＤ１は、下部磁性膜６、トンネル絶縁膜７及び上部磁性膜８の順に積層される積層構造により形成される。下部磁性膜６及び上部磁性膜８は構成材料として非晶質あるいは微結晶状態のコバルト鉄ボロン（ＣｏＦｅＢ）を含んでいる。トンネル絶縁膜７は構成材料として酸化アルミニウム（ＡｌＯ_x）を含んでいる。ＭＴＪ素子ＭＤ１の上部磁性膜８上にＣＡＰ層ＣＰ１が形成され、ＣＡＰ層ＣＰ１上にハードマスクＨＭ１が形成される。ＣＡＰ層ＣＰ１は結晶質のルテニウム（Ｒｕ）単体構造を構成材料としており、ハードマスクＨＭ１は結晶質のタンタル（Ｔａ）単体構造を構成材料としている。ハードマスクＨＭ１の膜厚はＣＡＰ層ＣＰ１の膜厚より厚く形成される。 （もっと読む）

【課題】高い磁気抵抗効果（ＭＲ効果）を維持しつつ、より低抵抗であるグラニュラ膜を提供すること。
【解決手段】ＭｇＯターゲット３及び強磁性体ターゲット４を備え、基板８に対してＭｇＯ及び強磁性体をスパッタリングするスパッタリング装置において、プラズマ干渉状態を最適化した状態で、前記基板８上に（１１１）配向を有するＭｇＯバリア層と、前記ＭｇＯバリア層中に分散された強磁性体微粒子と、を含む低抵抗グラニュラ膜を形成する。 （もっと読む）

【課題】 ＴＭＲ値が高く、ＲＡが低いＭＴＪデバイスを得ること。
【解決手段】 磁気抵抗素子の製造方法は、金属層を第１の厚さに形成する金属層形成ステップと、金属層を不活性ガスのプラズマに晒し、前記第１の厚さよりも小さい第２の厚さにエッチングするプラズマトリートメントを実行するプラズマ処理ステップと、前記プラズマトリートメントを施した金属層を酸化し、トンネルバリアを構成する金属酸化物を形成する酸化ステップと、を有するトンネルバリア形成ステップを有する。 （もっと読む）

【課題】ＭＴＪ素子の特性を劣化させることなく、良好な絶縁性を有するシリコン窒化膜をＭＴＪ素子の保護膜として形成することができる半導体装置の製造方法を得る。
【解決手段】ＭＴＪ素子部（ＭＴＪ素子ＭＤ１及び上部電極ＥＴ１）を含む全面にシリコン窒化膜３３を形成する。シリコン窒化膜３３の成膜装置として、平行平板型プラズマＣＶＤ装置を用いる。そして、成膜ガスとして、ＮＨ₃を含むことなく、ＳｉＨ₄／Ｎ₂/ヘリウムガス（Ｈｅ）を用いる。成膜温度は２００〜３５０℃に設定される。さらに、理想的には、Ｈｅの流量がＳｉＨ₄の流量に対し、１００〜１２５倍を呈するようにＨｅとＳｉＨ₄の流量比が設定される。 （もっと読む）

製造工程および装置は、種々の配向で設定された長軸を有する高アスペクト比形状（６２、６３）にエッチングされる単一の参照層（６０）から形成される２つの異なるピニング軸（２０６、２１６）のみを必要とする２つの差動センサ構成（２０１、２１１）の高性能磁場センサ（２００）を提供し、したがって、参照層を適切に整列した飽和磁場（９０）で処理してから飽和磁場を除去すると、高アスペクト比パターンは各パターン化形状（６２、６３）の磁化を参照層のそれぞれの所望の軸に沿って緩和させる形状異方性を示す。加熱および冷却を行うと、強磁性薄膜は種々の所望方向にピン止めされる。
（もっと読む）

磁気トンネル接合（MTJ）デバイスを集積回路に集積化するための方法は、半導体BEOL（back-end-of-line）プロセスフローにおいて、第1の中間誘電体層および少なくとも第1の金属配線を有する基板を提供することを含む。第1の中間誘電体層および第1の金属配線上に、磁気トンネル接合材料層が堆積される。材料層から、第1の金属配線に結合される磁気トンネル接合スタックは単一のマスクプロセスを使用して定義される。磁気トンネル接合スタックは集積回路に集積化される。 （もっと読む）

【課題】 本発明は、ＴＭＲ素子の製造方法に関し、より詳細にはＴＭＲ素子の形成過程において２回のイオンミリングを行いＴＭＲ素子のバリア層に付着した導電物質を除去して品質の高いＴＭＲ素子を製造する方法に関するものである。
【解決手段】 本発明のＴＭＲ素子製造方法は、生成したＴＭＲ膜上にレジストパターンを形成するレジストパターン形成工程と、レジストパターンをマスクとしてＴＭＲ膜をイオンミリングする第１イオンミリング工程と、レジストパターンのスリミングを行うスリミング工程と、スリミングされたレジストパターンをマスクとしてＴＭＲ膜を再びイオンミリングする第２イオンミリング工程と、を備えるよう構成する。 （もっと読む）

半導体BEOL（back-end-of-line）プロセスフローにおける磁気ランダムアクセスメモリ（MRAM）のための磁気トンネル結合（MTJ）デバイスは、少なくとも1つの制御デバイスと接続するための第1の金属配線、および、第1のマスクを用いて誘電体保護バリア内に形成されるビアを通して第1の金属配線に結合するための第1の電極を含む。デバイスは、また、第1の電極に結合される、データを記憶するためのMTJスタックを含み、MTJスタックの一部は、第2のマスクに基づく横寸法を有する。第2のマスクによって定義される部分はコンタクトビアの上に存在する。第2の電極はMTJスタックに結合され、また、第2のマスクによって定義されるものと同一の横寸法を有する。第1の電極およびMTJスタックの一部は、第3のマスクによって定義される。第2の金属配線は、第2の電極および少なくとも1つの別の制御デバイスに結合される。 （もっと読む）

２つのマスクを用いて磁気ランダムアクセスメモリのための磁気トンネル接合を形成するための方法は、露出された第１の相互接続メタライゼーション３７を含むインターレベル誘電性層３６の上に第１の電極３０、固定磁化層３２、トンネルバリア層１２、自由層１１及び第２の電極６を堆積することを含む。トンネルバリア層、自由層及び第２の電極を含むＭＴＪ構成は、第１のマスクによって第１の相互接続メタライゼーションの上に定められる。第１の不動態化層４０は、ＭＴＪ構成を包み、露出した第２の電極をそのままにする。第３の電極１５は、第２の電極を備える接触物に堆積される。第２のマスクは、第３の電極、第１の不動態化層、固定磁化層及び第１の電極を含む、より大きい構成をパターニングするために用いられる。第２の誘電性不動態化層８は、エッチングされた複数の層、第１のインターレベル誘電性層及び第１の相互接続メタライゼーションを覆う。
（もっと読む）

【課題】平坦で薄いＡｌＮ薄膜およびその製造方法を提供する。
【解決手段】ＡｌＮ薄膜２は、ＩＩＩ族元素、ＩＶ族元素およびＶ族元素から選ばれた１種以上の添加元素を０．００１ｗｔ％以上１０ｗｔ％以下含む。該ＡｌＮ薄膜２は、ＩＩＩ族元素、ＩＶ族元素およびＶ族元素から選ばれた１種以上の添加元素を０．００１ｗｔ以上１０ｗｔ％以下含むＡｌＮ焼結体を真空チャンバ内にセットし、基材１を真空チャンバ内にセットした状態で、ＡｌＮ焼結体にレーザを照射することで発生したプラズマを用いて基材１上に形成可能である。 （もっと読む）

【課題】高価な設備、装置を必要とせず、製造効率に優れた高品質の磁気検出素子および磁気センサ用コアならびにこれらの製造方法を提供すること。
【解決手段】磁気検出素子１は、非磁性材料からなる素子基板１０上にアモルファス金属からなる薄板状の磁性材料箔２０が貼着され、該磁性材料箔２０がフォトリソグラフィにより所定のパターンに形成されてなる。磁気センサ用コア２は、非磁性材料で形成された対からなる素子基板６０ａ，６０ｂ間にアモルファス金属からなる薄板状の磁性材料箔７０が貼着され、前記対からなる素子基板６０ａ，６０ｂ間に前記磁性材料箔７０が貼着された部分には、検出コイル８１の巻回部およびバイアス磁界発生用コイル８２の巻回部が形成されている。 （もっと読む）