【課題】電流により発生する磁場を化合物半導体回路で集約して検出することができる小型で、高感度かつ高精度な電流センサを実現すること。
【解決手段】半導体回路（ＬＳＩ回路）と化合物半導体回路（ホール素子を有する化合物半導体素子）とが形成された基板に、さらに、化合物半導体素子の直上に、該直下の化合物半導回路に対して磁束密度を増加させるための所定の形状からなる電気配線（コ字型または馬蹄型の形状を呈した金属配線）を形成し、この電気配線に被検出電流を流すようにした。 （もっと読む）

【課題】ホール素子を有する磁気センサにおいて、簡易な回路構成である信号処理回路で、ホール素子の出力電圧に含まれるオフセット電圧及びフリッカノイズを除去することのできる磁気センサを提供する。
【解決手段】ホールプレートＨは、ホールプレートＨを流れる電流のキャリアの種類を、ゲート電極Ｇの電位Ｖｇにより、電子または正孔のいずれか一方にすることが可能な両極性材料から形成される。さらに、入出力端子ＴＡ，ＴＡ’，ＴＢ，ＴＢ’が、ホールプレートＨの面内で対向する電流入力端子対と電圧出力端子対とになり、その際に電流入出力端子対と電圧出力端子対とが互いに直交するような位置に形成される。 （もっと読む）

【課題】コストの増大を抑えつつ、ホール素子のオフセット電圧Ｖｏを低減することができるようにしたホール素子及びその製造方法と、半導体装置を提供する。
【解決手段】半導体基板１に設けられた第１のＮ型拡散領域１０と、半導体基板１に設けられ、第１のＮ型拡散領域１０に電気的に接合された複数の第２のＮ型拡散領域２０と、半導体基板１に設けられ、複数の第２のＮ型拡散領域２０の各々の間を電気的に分離するＳＴＩ領域３０と、を有する。第１のＮ型拡散領域１０は感磁部であり、複数の第２のＮ型拡散領域２０の各々は感磁部に対する入出力端子部である。複数の第２のＮ型拡散領域２０の各々におけるＮ型の不純物濃度は、ＳＴＩ領域３０の底部３０ｂを基点に深さ方向で０μｍ以上、０．２μｍ以下の範囲内で、５×１０¹⁷個／ｃｍ³以上、３×１０¹⁹個／ｃｍ³以下である。 （もっと読む）

【課題】モールド成型によりパッケージ化されてなる半導体装置において、パッケージからのストレスに起因する半導体デバイスの特性変化のさらなる抑制を図る。
【解決手段】Ｓｉ−ＬＳＩ２０２ａ、２０２ｂ全体をＳｉＯ₂膜２０５とＳｉＮ膜２０６とで覆い、２つのＳｉ−ＬＳＩ２０２ａ、２０２ｂ間のＳｉ基板２０１表面に、化合物半導体デバイスからなるホール素子２０８の感磁部を形成する。ホール素子２０８とＳｉ−ＬＳＩ２０２ａ、２０２ｂとを金属配線２１０で接続した後、ＳｉＮ膜２１１、ＳｉＯ₂膜２１２を形成して平坦化し、その上にＡｌ配線２１３を形成する。基板上面からみて、Ａｌ配線２１３の、ホール素子２０８と重なる領域にエッチング溶液注入穴２１４を形成しここからエッチング溶液を注入してＡｌ配線２１３の下部のＳｉＯ₂膜２１２を除去し中空部２１５を形成する。 （もっと読む）

【課題】十分な感度を有したｐ型キャリアのホール素子の製造に適した半導体基板を提供する。
【解決手段】表面の全部または一部がシリコン結晶面であるベース基板と、前記ベース基板の上に位置し、前記シリコン結晶面に達する開口を有し、結晶の成長を阻害する阻害体と、前記開口の底部の前記シリコン結晶面の上に位置する第１結晶層と、前記第１結晶層の上に位置し、互いに離して配置した一対の第１金属層と、前記第１結晶層の上に位置し、互いに離して配置した一対の第２金属層と、を有し、前記一対の第１金属層のそれぞれを結ぶ第１最短線と、前記一対の第２金属層のそれぞれを結ぶ第２最短線とが、交わる関係、または、ねじれの位置関係にある半導体基板を提供する。 （もっと読む）

【課題】低保磁力をもつ軟磁性薄膜を備え、この軟磁性薄膜で磁気収束する半導体装置及びその製造方法を提供すること。
【解決手段】半導体基板１に設けられたホール素子２と、ホール素子１上に設けられた軟磁性薄膜６が、少なくともホウ素を含有している。また、半導体基板１上で、かつホール素子２上に設けられた有機絶縁膜４と、有機絶縁膜４と軟磁性薄膜６との間に設けられた金属導電層５とを備え、軟磁性薄膜６が、金属導電層５上で少なくとも１個以上のホール素子２の感磁部を覆うように配置されている。形成された軟磁性薄膜６の総重量を１００重量％としたときの鉄含有量が１５〜３０重量％、ホウ素含有量が０．１５〜０．３５量％、電解めっき液を安定化するｐＨ緩衝剤に起因する炭素を０．４〜０．８重量％、残部がニッケルである。 （もっと読む）

【課題】減少された大きさ、改善された精度、および／または改善されたダイナミックレンジを有する外部磁界センサ等を提供することを目的とする。
【解決手段】 集積回路（１０）は、磁界感知素子（３０）を支持する第１の基板（１４）および他の磁界感知素子（２０）を支持する第２の基板（２６）を備えることができる。第１および第２の基板は、様々な構成で配列されてもよい。他の集積回路は、その表面に配置された第１の磁界感知素子および第２の異なる磁界感知素子を備えることができる。 （もっと読む）

【課題】チップサイズの増加がなく、高感度でオフセット電圧の除去が可能なホール素子を提供する。
【解決手段】正方形のホール素子感受部の４つの頂点にホール電圧出力端子と制御電流入力端子をそれぞれ独立に配置する。ホール電圧出力端子はすべて同一形状であり、制御電流入力端子はホール電圧出力端子のそれぞれの両側に、前記ホール電圧出力端子とは導通しないように間隔を置いて配置され、前記４つの頂点において同一形状を有する。 （もっと読む）

【課題】チップサイズの増加がなく、高感度でオフセット電圧の除去が可能なホール素子を提供する。
【解決手段】ホール素子は十字形状のホール素子感受部を有し、４つの凸部先端中央部にホール電圧出力端子を配置し、各凸部側面にはホール電圧出力端子とは独立に制御電流入力端子を配置する。このときホール電圧出力端子幅を小さくし、制御電流入力端子幅を大きくする。 （もっと読む）

【課題】高い空間分解能で検出できる磁気センサー素子を提供する。
【解決手段】本発明に係る磁気センサー素子１０００では、電界効果トランジスター１００は、ゲート電極１４と、ゲート電極１４の一方側に、ゲート幅方向に並んで形成された、第１不純物領域２２および第２不純物領域２４と、ゲート電極１４の他方側に、ゲート幅方向に並んで形成された、第３不純物領域３２および第４不純物領域３４と、を有し、制御部２００は、第１制御および第２制御を行い、第１制御では、第１不純物領域２２および第２不純物領域２４を第１端子（ＶＤＤ端子）に接続し、第３不純物領域３２を第２端子（ＶＳＳ端子）に接続し、第２制御では、第３不純物領域３２および第４不純物領域３４を第１端子（ＶＤＤ端子）に接続し、第２不純物領域２４を第２端子（ＶＳＳ端子）に接続し、第１端子（ＶＤＤ端子）の電位は、第２端子（ＶＳＳ端子）の電位より大きい。 （もっと読む）

【課題】化合物半導体ウェハー素材を用いてホール素子などを作成するに当たり、無駄となる部分が多くコストの増加を招いていた。
【解決手段】 複合半導体素子が、基板（１１）と、基板上（１１）に備えられ有機材料を主材料とする平坦化層（１４）と、例えばホール素子を構成する化合物半導体素子を含み平坦化層（１４）上にボンディングされた半導体薄膜（１２）を有する。化合物半導体薄膜（１２）との電気的接続のための金属配線膜（２３）をさらに備え、化合物半導体薄膜（１２）と金属配線膜（２３）との間に、より高い不純物濃度の化合物半導体層（１７）を介在させても良い。 （もっと読む）

【課題】磁束密度のＺ軸方向成分の位置分布を高い空間分解能で検出できる磁気センサー素子を提供する。
【解決手段】本発明に係る磁気センサー素子１０００は、電界効果トランジスター１００と、電界効果トランジスター１００を制御する制御部２００と、を含み、電界効果トランジスター１００は、ゲート電極１４と、ゲート電極１４の一方側に、ゲート幅方向に並んで形成された、第１ソース領域３２および第２ソース領域３４と、ゲート電極１４の他方側に、ゲート幅方向に並んで形成された、第１ドレイン領域２２、第２ドレイン領域２４、および第３ドレイン領域２６と、を有し、制御部２００は、第１制御および第２制御を行い、第１制御では、第１ソース領域３２と、第１ドレイン領域２２および第２ドレイン領域２４と、の間に電圧を印加し、第２制御では、第２ソース領域３４と、第２ドレイン領域２４および第３ドレイン領域２６と、の間に電圧を印加する。 （もっと読む）

【課題】ホールセンサ出力の、磁束密度に対する直線性を向上させる。
【解決手段】絶縁性基板または半絶縁性基板１０上に形成された膜厚方向に電子移動度の分布を有する化合物半導体薄膜を用いた磁気センサにおいて、導電層２０となる化合物半導体薄膜を、第一の半導体層２１と第二の半導体層２２と第三の半導体層２３とをこの順に積層して構成し、前記第一の半導体層２１が前記絶縁性基板または半絶縁性基板１０に接するように配置し、前記第二の半導体層のキャリア移動度を、前記第一の半導体層及び前記第三の半導体層のキャリア移動度よりも高く、且つ前記第二の半導体層２２の不純物濃度を、前記第一の半導体層２１及び前記第三の半導体層２３の不純物濃度よりも大きくする。 （もっと読む）

【課題】 回転角度の検出精度を高めながら小型化することができる回転センサを実現する。
【解決手段】 磁気抵抗素子Ｒ１〜Ｒ８が各磁気抵抗素子の出力信号間に位相差が出るように配置された磁気抵抗素子領域Ｅ１と、ホール素子Ｈ１，Ｈ２が各ホール素子の出力信号間に位相差が出るように配置されたホール素子領域Ｅ２とを有し、かつ、磁気抵抗素子領域およびホール素子領域の少なくとも一部同士が重ねられたセンサチップ５と、各ホール素子の各出力レベルと閾値レベルとの比較結果を出す比較部５３と、各磁気抵抗素子の各出力信号を用いて相対回転角度θに対応する演算角度φを演算する角度演算部６０と、その演算された角度と閾値角度とを比較し、その比較結果と比較部５３の比較結果とを用い、相対回転角度に対応する信号を出力する出力部７０とを備える。 （もっと読む）

【課題】 磁気発生部の相対回転角度の演算時間を短縮することができる回転センサを実現する。
【解決手段】角度演算部６０はＡＭＲセンサＭ１，Ｍ２から出力される信号を用い永久磁石２に対する相対回転角度θと演算により求めた演算角度φとの偏差が所定値に収束するようにフィードバック制御を行って相対回転角度θを演算する。初期値決定部５３はホール素子Ｈ１，Ｈ２から出力された各検出信号の各信号レベルと閾値との各比較結果を用い相対回転角度θの初期値θ０が含まれる角度範囲を判定し、その判定した角度範囲の中で発生し得る相対回転角度の初期値と前記演算角度の初期値との差の絶対値が９０°未満となるように演算角度の初期値を決定する。初期値決定部は永久磁石２が相対回転を開始する前にのみ演算角度φの初期値φ０を決定し角度演算部６０はその決定された演算角度φの初期値φ０を用いてフィードバック制御を開始し、相対回転角度θを演算する。 （もっと読む）

集積回路及びその集積回路を製造する方法は、ゲルマニウム・ホール・プレートを有するホール効果素子を提供する。このゲルマニウム・ホール・プレートは、シリコンと比較して増大した電子移動度を提供し、それ故、より高感度なホール効果素子を提供する。 （もっと読む）

本発明は、情報伝送のための集積回路に関するものであり、基板（１）と、該基板（１）に集積された、または該基板（１）上に配置された少なくとも１つのホール素子（２）と、該ホール素子（２）に実質的に同心に、かつ該ホール素子（２）に対して垂直方向に間隔を置いて配置され、該ホール素子（２）から導電分離された第１のコイル（４）と、該ホール素子（２）に実質的に同心に、かつ該ホール素子（２）および前記第１のコイル（４）に対して垂直方向に間隔を置いて配置され、該ホール素子（２）から導電分離された第２のコイル（６）とを有し、第１のコイル（４）と第２のコイル（６）は、当該コイル（４、６）内に同じ方向で電流が流れるように電気的に直列に接続されている。
（もっと読む）

本発明は、ホールセンサ素子に関する。当該基板は、主要表面を備えた基板と、前記主要表面から前記基板内まで延在している、導電性のアクティブ領域と、前記アクティブ領域と、第１の下方のコンタクト面で接触している、基板内の導電性の第１埋設層とを有している。別の観点では、本発明は、上記のホールセンサ素子を用いた磁界の測定方法を実現する。ここでは、電気的な測定電流は主要表面での第１の上方コンタクト電極と第１の下方コンタクト面との間で、アクティブ領域を通って導かれる。第１の下方コンタクト面と第１の上方コンタクト電極との間の接続線に対して傾斜して延在する区間に沿って、アクティブ領域でホール電圧が検出される。択一的に、測定電流が上記の区間に亘って、アクティブ領域を通って導かれ、ホール電圧が第１の上方コンタクト電極と第１の下方コンタクト面との間で検出される。
（もっと読む）

【課題】 従来、外付け抵抗の電圧降下から検出していたパワーＮ型ＭＯＳＦＥＴに流れる電流を、高感度のホール素子に発生するホール電圧ＶＨにより検出する。
【解決手段】 アースラインに向かって配線されたソース配線層８の一部をＮ型層１に形成したトレンチ２０内に配設する。これによりトレンチ２０内に配設されたソース配線層８ａ近傍のＮ型層１に発生する磁束密度Ｂを高める。この高い磁束密度Ｂが発生しているトレンチ２０内のソース配線層８ａ近傍のＮ型層１を横切るホール電流ＩＨ成分を増やし、ホール素子Ｈに発生するホール電圧ＶＨを高くする。このように、高い磁束密度Ｂの発生領域にホール素子Ｈを配置することにより、パワーＮ型ＭＯＳＦＥＴのソース電流Ｉが数Ａ程度でも大きなホール電圧ＶＨを発生する。 （もっと読む）

【課題】従来、外付け抵抗の電圧降下から検出していたパワーＮ型ＭＯＳＦＥＴに流れる電流を、ホール素子に発生するホール電圧Ｖ_Ｈにより検出する。
【解決手段】アースラインに向かって配線されたソース配線層８の直下の絶縁膜７ａを数１０ｎｍ程度の厚さとする。これにより、ソース電流Ｉにより、ソース配線層８の直下領域または該ソース配線層８の両側面部のＮ型層１に発生する磁束密度Ｂを高くする。この高い磁束密度Ｂの発生領域にホール素子Ｈを配置することにより、パワーＮ型ＭＯＳＦＥＴのソース電流Ｉが数Ａ程度でも大きなホール電圧Ｖ_Ｈを発生する。 （もっと読む）