【課題】ダイシングストリートにＧａＡｓが露出している場合、結果ダイシング時に素子のチッピング、電極や磁性体の剥離、溶解したＧａＡｓによる電極接合部の汚染が発生し、さらにＧａＡｓ基板裏面もエッチングされるためＧａＡｓの溶解による電極接合部の汚染の課題がある。
【解決手段】本発明は、ホール素子が設けられたＧａＡｓ基板と、ＧａＡｓ基板上に設けられた磁気増幅機能を有する磁性体とを備える磁気デバイスにおいて、上記ホール素子上に絶縁層と、上記絶縁層上にＴｉ系金属層と、上記Ｔｉ系金属層の上にＣｕ系金属層とを有し、ダイシングストリート上を少なくとも無機絶縁材料乃至有機絶縁材料もしくはその両方でカバーさせＧａＡｓを露出させず、またさらにＧａＡｓ基板裏面にも有機絶縁膜でカバーすることにより本課題を解決した。 （もっと読む）

【課題】室温付近で電圧によりキュリー温度を変化させることができ、かつ大きな磁化、即ち大きな磁界を発生させることが可能な電圧駆動型電磁石を提供する。
【解決手段】鉄、コバルト、ニッケルのうちのいずれか、もしくはこれらのうち少なくとも一つを含む合金からなる強磁性金属薄膜層１２と、前記強磁性金属薄膜層１２の片側に積層された絶縁層２０と、前記絶縁層２０の、前記強磁性金属薄膜層１２とは反対側に設けられたゲート電極３０と、前記強磁性金属薄膜層１２と前記ゲート電極３０の間に電圧を印加する電圧印加部４０とを備える電圧駆動型電磁石を提供する。また、強磁性金属薄膜層１２内の磁化を特定の方向に配向させる下地層１３と、配向させた強磁性金属薄膜層１２内の磁化の方向を維持させるキャップ層１１を備える。 （もっと読む）

【課題】ホール素子を有する磁気センサにおいて、簡易な回路構成である信号処理回路で、ホール素子の出力電圧に含まれるオフセット電圧及びフリッカノイズを除去することのできる磁気センサを提供する。
【解決手段】ホールプレートＨは、ホールプレートＨを流れる電流のキャリアの種類を、ゲート電極Ｇの電位Ｖｇにより、電子または正孔のいずれか一方にすることが可能な両極性材料から形成される。さらに、入出力端子ＴＡ，ＴＡ’，ＴＢ，ＴＢ’が、ホールプレートＨの面内で対向する電流入力端子対と電圧出力端子対とになり、その際に電流入出力端子対と電圧出力端子対とが互いに直交するような位置に形成される。 （もっと読む）

【課題】化合物半導体ウェハー素材を用いてホール素子などを作成するに当たり、無駄となる部分が多くコストの増加を招いていた。
【解決手段】 複合半導体素子が、基板（１１）と、基板上（１１）に備えられ有機材料を主材料とする平坦化層（１４）と、例えばホール素子を構成する化合物半導体素子を含み平坦化層（１４）上にボンディングされた半導体薄膜（１２）を有する。化合物半導体薄膜（１２）との電気的接続のための金属配線膜（２３）をさらに備え、化合物半導体薄膜（１２）と金属配線膜（２３）との間に、より高い不純物濃度の化合物半導体層（１７）を介在させても良い。 （もっと読む）

【課題】従来の位置検出装置では、第１のホール素子および第２のホール素子をそれぞれ別のチップ内に形成していた。従って、２チップを使用しているため、コストが高く、パッケージを小さくできないという問題があった。また、ダイボンドの位置ずれにより、前記第１のホール素子と前記第２のホール素子との間のギャップ精度が悪いという問題もあった。
【解決手段】本発明に係るホール素子では、前記第１のホール素子および前記第２のホール素子が１チップ内に形成される。また、適正なレイアウトによりチップサイズを縮小することができる。これにより、パッケージサイズを小さくすることができる。さらに、本発明に係るホール素子では、前記第１のホール素子および前記第２のホール素子がリソグラフィーにより同一チップに同時に形成されるので、前記第１のホール素子と前記第２のホール素子との間のギャップ精度を向上させることができる。 （もっと読む）

集積回路及びその集積回路を製造する方法は、ゲルマニウム・ホール・プレートを有するホール効果素子を提供する。このゲルマニウム・ホール・プレートは、シリコンと比較して増大した電子移動度を提供し、それ故、より高感度なホール効果素子を提供する。 （もっと読む）

【課題】 調整可能なグラフェンを用いた磁界センサを提供する。
【解決手段】 グラフェンセンス層を採用する磁界センサであって、センス層内を移動する電荷キャリアに作用するローレンツ力が、グラフェン層内を移動する電荷キャリアの経路に変化をもたらす。磁界の存在を示すこの経路の変化を検出することができる。センサは、非磁性の電気的絶縁材料によってグラフェン層から分離される１つまたは複数のゲート電極を含む。ゲート電極へのゲート電圧の印加により、グラフェン層の電気抵抗が変化し、このゲート電圧の印加を用いて、センサの感度および速度を制御することができる。 （もっと読む）

【課題】ホール素子チップの厚さを均一化し、感度特性が均一で歩留まりや耐熱性に優れた電流センサの製造方法とする。
【解決手段】ＩｎＳｂ単結晶基板１３を、エポキシ接着剤１２が塗布された支持基板１１に接着する。単結晶基板１３を面出し表面研磨し、その鏡面研磨面に感磁性部１４を形成する。仮接着剤１６を均一に塗布した支持基板１５の一面と、感磁性部１４が形成された単結晶基板１３の一面とを仮接着し、支持基板１１を除去する。単結晶基板１３を感磁性部１４が露出するまで研磨し、個々の感磁性部１４を支持基板１５ごと切断して多数のホール素子チップ１７を分割形成する。エポキシ接着剤１９を介しホール素子チップ１７をフェライトコア１８に接着して支持基板１５を除去し、感磁性部１４に電極２１及び保護膜２２を形成する。フェライトコア１８及び感磁性部１４を含む磁気回路を他のコアを組み付けて構成し、電流センサを製造する。 （もっと読む）

【課題】磁電変換素子を極めて容易に短時間で作業性の優れた連続方法で製造することを可能とする。
【解決手段】基板が磁性体の磁電変換素子用ペレットを、リードフレームに接続する工程を備える磁電変換素子の製造方法は、複数の半導体素子を形成したウエハの裏面に樹脂層を設ける工程と、樹脂層を設けたウエハをダイシングして個別の磁電変換素子用ペレットにする工程と、磁電変換素子用ペレットを、樹脂層を介してリードフレームに固着する工程と、磁電変換素子用ペレット上の電極をリードフレームと結線する工程とを具え、該樹脂層が厚み１〜５０μｍであり、前記樹脂層の樹脂がガラス転移点６０〜１６０℃、接着活性温度１７０〜３５０℃、および熱伝導率０．２〜３．５Ｗ／ｍ／℃を有している。 （もっと読む）

【課題】移動度の高い単結晶の化合物半導体薄膜からなるホール素子を得る。
【解決手段】半導体薄膜形成用の支持基板に、第１シリコン層１１の一方の面側に酸化皮膜よりなる絶縁層１２を介して第１シリコン層１１よりも薄層の第２シリコン層１３が形成されているＳＯＩ基板を用い、第２シリコン層１３上に単結晶の化合物半導体薄膜１４を形成して４層構造の積層体１０Ｂとし、積層体１０Ｂの化合物半導体薄膜１４側に接着剤２２を介してコア基板２１をさらに積層したのち、ＳＯＩ基板を除去して化合物半導体薄膜１４を露出させ、露出した化合物半導体薄膜１４を所定にパターニングして複数の素子チップを作成し、その各素子チップにそれぞれ一対の入力用電極と出力用電極とを含む電極部を形成したのち、コア基板をダイシングして複数のホール素子を得る。 （もっと読む）

【課題】ホール素子を製造するにあたって、半導体単結晶材料の材料効率をよくするとともに、素子と電極との電気的接続を信頼性の高いものとし、また、ダイシングブレードの長寿命化をはかる。
【解決手段】製造上の支持基板側で半導体単結晶薄膜からホール素子のチップ１４ａを剥離可能に形成し、これとは別工程で、ホール素子の大きさに予め切り出されたコア基板２１上に絶縁層２２を形成し、その絶縁層２２上に導電性接着剤を用いてそれぞれ一対の入力用電極２３，２３と出力用電極２４，２４とを含む電極部２５を形成し、上記支持基板から剥離したチップ１４ａをコア基板２１の電極部２５に実装する。 （もっと読む）

【課題】低保磁力と低い残留磁束密度をもつ軟磁性膜を備え、この軟磁性薄膜で磁気収束する半導体装置及びその製造方法を提供すること。
【解決手段】半導体基板１に設けられたホール素子２と、このホール素子１上に設けられた軟磁性薄膜６とを備え、軟磁性薄膜６が、少なくともホウ素を含有している。半導体基板１上で、かつホール素子２上に設けられた有機絶縁膜４と、この有機絶縁膜４と軟磁性薄膜６との間に設けられた金属導電層５とを備え、軟磁性薄膜６が、金属導電層５上で少なくとも１個以上のホール素子２の感磁部を覆うように配置されている。 （もっと読む）

【課題】重金属汚染の影響による、検出精度の低下が抑止された回転状態検出装置を提供する。
【解決手段】半導体基板の厚さ方向に電流を流す少なくとも２つの電流端子と、厚さ方向に流れる電流と鎖交する磁束によって生じたホール電圧を検出する２つの電圧端子と、を有する縦型ホール素子と、該縦型ホール素子の出力信号に基づいて、回転体の回転状態を検出する検出部と、を備え、縦型ホール素子は、半導体基板に少なくとも３つ形成され、その内の２つの縦型ホール素子は、それぞれの縦型ホール素子における電圧端子間を結ぶ線分のなす角度θが０°より大きく１８０°より小さくなるように形成されており、検出部は、角度θを形成する２つの縦型ホール素子の出力信号を用いてアークタンジェント演算を行う演算部と、残りの縦型ホール素子の出力信号をパルス信号に変換する変換部と、を有する （もっと読む）

【課題】特性劣化が小さい半導体素子を提供する。
【解決手段】本発明に係る半導体素子は、基板上に形成されたメサ構造を有する化合物半導体膜１と、化合物半導体膜１上に形成された短絡電極２と、外部との電気的接続を行うための取り出し電極３とを備える。短絡電極２および取り出し電極３は、化合物半導体膜１のメサ部分に接合する。取り出し電極３と化合物半導体膜１のメサ構造の長辺端部との接合面は、（１１１）面、（１−１−１）面、（−１１−１）面、および（−１−１１）面に平行な面のうち、少なくとも１つの面に対して−１５°〜＋１５°の範囲であり、（１１−１）面、（１−１１）面、（−１１１）面、および（−１−１−１）面に平行な面に対して−１５°〜＋１５°の範囲では、接合部が無いように形成されたことを特徴とする。 （もっと読む）

【課題】平面的・空間的に分布し且つ動的な磁場の測定を実現可能とする磁気センサを提供する。
【解決手段】薄膜ホール効果素子ＴＨＤ、駆動回路ＤＶ、読出回路ＲＤ、検出制御配線ＳＬ１からＳＬｍ、検出出力配線ＲＬ１からＲＬｎで構成された複数の要素回路ＰＸ１１からＰＸｍｎをマトリクス状に配置して磁場センサ１を構成する。 （もっと読む）

【課題】リードフレーム及び半導体チップを封止するモールド樹脂とを備える半導体素子において、高温での特性劣化を抑制した半導体素子を提供すること。
【解決手段】半導体素子は、Ｃｕを含むリードフレーム ｂと、リードフレーム ｂ上に配置された半導体チップ ａと、リードフレーム ｂ及び半導体チップ ａを封止する、ハロゲンを含有しないモールド樹脂 ｃとを備える。モールド樹脂 ｃには、難燃化材として、ＳｎＯ₃、ＣｕＯ、Ｆｅ₂Ｏ₃、ＭｏＯ₃等の金属酸化物、Ａｌ（ＯＨ）₃、Ｍｇ（ＯＨ）₂、ＺｎＳｎ（ＯＨ）₆等の金属水酸化物、２ＺＯ・３Ｂ₂Ｏ₃・３．５Ｈ₂Ｏ、（ＮＨ₄）₂Ｏ・５Ｂ₂Ｏ₃・８Ｈ₂Ｏ等のホウ酸を含有する化合物等を含むエポキシ樹脂を用いることができる。また、モールド樹脂 ｃは、主鎖にベンゼン環を有する安定で炭化しやすい化合物や原子間の結合が強い有機化合物を含むエポキシ樹脂であってもよい。 （もっと読む）

【課題】磁気情報の記録される強磁性半導体層（magnetic Semiconductors、MS）自体をセンサー層として同時に利用することにより、磁気記録素子の構造を簡単にして工程を短縮し、生産単価を節減するばかりか、さらに多重ドメイン状態を利用した巨大な平面ホール効果（Planar Hall Effect）または磁気抵抗（Magnetoresistance）を測定して多重状態の情報を記録することができる記憶素子を提供する。
【解決手段】基板１１０と、前記基板１１０上に形成され、多重ドメイン状態を用いて多重の状態を平面ホール効果または磁気抵抗値を通じて貯蔵しセンシングする強磁性半導体層１２０と、前記強磁性半導体層上に形成された絶縁膜１３０と、前記絶縁膜上に形成された第１電流ライン１４０と、前記第１電流ライン上に形成された絶縁膜１５０と、前記絶縁膜上に形成された第２電流ライン１６０と、を含む。 （もっと読む）

【課題】平面的な磁界の位置を精度よく検出することが可能なホール素子アレイを提供する。
【解決手段】格子状の位置にモノリシックに形成され、ほぼ９０度で交わる十字形の４つの頂部に接続部１３を有し、対向するそれぞれの接続部１３間に通電可能に形成された複数の半導体活性層１１と、周辺部に折り返し部を有し、この折り返し部を除くとそれぞれＸ軸の方向及びＸ軸の方向とはほぼ９０度異なるＹ軸の方向に沿って、隣接する半導体活性層１１の接続部１３同士を接続し、半導体活性層１１内の一方の対向する接続部１３間に電流を流せるように設けられたＸ列及びＹ列配線２１、２３と、Ｘ列及びＹ列配線２１、２３を介して接続された半導体活性層１１のそれぞれの端部となる接続部１３と接続された２個ずつの入出力電極３１と、折り返し部と接続された出力電極３３とを備える。 （もっと読む）

【課題】小型化に優れた回転センサを提供する。
【解決手段】半導体基板１０に縦型ホール素子１１が作り込まれ、半導体基板１０の表面に平行な磁界を検出する。半導体基板１０上に磁気抵抗素子１２，１３が形成され、半導体基板１０の表面に平行な磁界の強さにより抵抗値が変化する。ａｒｃｔａｎ演算器によって、磁気抵抗素子１２により得られる信号と磁気抵抗素子１３により得られる信号をａｒｃｔａｎの演算をする。パルス化回路により、縦型ホール素子１１の出力信号をパルス化する。合成器によりａｒｃｔａｎ演算器による信号と、パルス化回路による信号を合成して０〜３６０°の角度においてリニアな出力が得られる。 （もっと読む）

【課題】ＩｎＡｓ層等の活性層を直接ＧａＡｓ等の基板上に形成した構造の化合物半導体積層体であって、信頼性が高く、かつ、バルク単結晶に対して電子移動度の低下が小さい化合物半導体積層体を提供すること。
【解決手段】本発明に係る化合物半導体積層体は、ＧａＡｓ基板上にＩｎＡｓ層を０．３μｍ以上と厚く形成し、そのＩｎＡｓ層上にＩｎＡｓ層と基板に平行方向の格子定数が等しく、基板に垂直方向の格子定数差が３％以内の化合物半導体保護層を形成することを特徴とする。すなわち、ＧａＡｓ、ＩｎＰ、Ｓｉのバルク単結晶板、またはそれらの薄膜基板上に、直にＩｎ_ｘＧａ_１−ｘＡｓ_ｙＳｂ_１−ｙ（０≦ｘ≦０．５、０≦ｙ≦１）を活性層として、０．３μｍ以上３μｍ以下の厚さで形成する。この活性層には、導電性の小さな半導体層を保護層として直に形成する。 （もっと読む）