半導体素子
【課題】特性劣化が小さい半導体素子を提供する。
【解決手段】本発明に係る半導体素子は、基板上に形成されたメサ構造を有する化合物半導体膜１と、化合物半導体膜１上に形成された短絡電極２と、外部との電気的接続を行うための取り出し電極３とを備える。短絡電極２および取り出し電極３は、化合物半導体膜１のメサ部分に接合する。取り出し電極３と化合物半導体膜１のメサ構造の長辺端部との接合面は、（１１１）面、（１−１−１）面、（−１１−１）面、および（−１−１１）面に平行な面のうち、少なくとも１つの面に対して−１５°〜＋１５°の範囲であり、（１１−１）面、（１−１１）面、（−１１１）面、および（−１−１−１）面に平行な面に対して−１５°〜＋１５°の範囲では、接合部が無いように形成されたことを特徴とする。
【解決手段】本発明に係る半導体素子は、基板上に形成されたメサ構造を有する化合物半導体膜１と、化合物半導体膜１上に形成された短絡電極２と、外部との電気的接続を行うための取り出し電極３とを備える。短絡電極２および取り出し電極３は、化合物半導体膜１のメサ部分に接合する。取り出し電極３と化合物半導体膜１のメサ構造の長辺端部との接合面は、（１１１）面、（１−１−１）面、（−１１−１）面、および（−１−１１）面に平行な面のうち、少なくとも１つの面に対して−１５°〜＋１５°の範囲であり、（１１−１）面、（１−１１）面、（−１１１）面、および（−１−１−１）面に平行な面に対して−１５°〜＋１５°の範囲では、接合部が無いように形成されたことを特徴とする。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子に関する。
【背景技術】
【０００２】
以下に、半導体素子の例として、磁電変換素子について説明する。
一般に、磁電変換素子は、素子の入力端子間にバイアスをかけ、周囲の磁界の変化に応じて素子内を流れるキャリアの行路が変化することで、出力端子に起電力が生じたり、素子の抵抗値が変化したりすることで磁界強度の測定を行う素子である。このような磁電変換素子は、強磁性体からなる歯車の回転を検出する検出素子などとして用いられている。
【０００３】
磁電変換素子の磁気抵抗効果は、以下の式によって記述することができる。
ΔＲ／Ｒ0∝（μＢ）2 ：低印加磁界時
ΔＲ／Ｒ0∝（μＢ） ：高印加磁界時
ここで、ΔＲ＝ＲB−Ｒ0であり、ＲBは磁界中での抵抗値、Ｒ0は磁界なしでの抵抗値、μは電子移動度、Ｂは印加磁界である。ΔＲ／Ｒ0は、磁電変換素子の感度に相当し、低磁場中では電子移動度μの２乗に比例し、高磁場中では電子移動度μに比例する。よって、磁電変換素子では、より高い感度（ΔＲ／Ｒ0）を得るために、電子移動度μの高いＩｎＳｂのバルクや、真空蒸着法により形成した薄膜などが用いられている。
【０００４】
磁電変換素子では一般に、基板上に化合物半導体薄膜がミアンダ状に形成され、その上に短絡電極が複数形成されている。また、外部との電気的接続を行うための取り出し電極を備え、この取り出し電極に外部端子を接続することによって、外部との電気的接続が行われる。
【０００５】
短絡電極および取り出し電極の構造は、電気抵抗率および取り出し電極のボンディング性を考慮して決定される。多層構造で形成される電極の最上層の電極層には、一般的に、Ａｕ、Ａｌ、またはＣｕなどが用いられる。また、最下層の電極層は、化合物半導体薄膜との密着性向上のため、Ｃｒ、Ｎｉ、Ｔｉ、またはＰｄの単体、もしくはこれらの組み合わせからなる合金とすることが多い。電極を構成する金属が半導体薄膜へ拡散することを防止するという観点からは、最下層の電極層は厚い方が好ましいが、最下層の電極層の厚さが大きい場合、電極の抵抗が大きくなるため、磁電変換素子としての感度が低下してしまう。
【０００６】
電極を構成する金属が半導体薄膜へ拡散し、磁電変換素子の特性が変化してしまうという問題の解決方法としては、半導体薄膜と短絡電極とを保護する保護膜を形成する耐熱性樹脂の硬化温度を、２８０℃以下とすることが知られている（例えば、特許文献１参照）。
【０００７】
【特許文献１】特開２００３−３０４００９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
近年、高分解能の検出、および、回転媒体の小型化により、磁電変換素子の微細化が要望されている。しかしながら、磁電変換素子の微細化に伴い、化合物半導体の特性変化や電極との接触抵抗変化等の小さな特性変化が、磁電変換素子の特性に大きな影響を及ぼすようになってきた。微細な磁電変換素子においては、前述した特許文献１に記載の方法を用いても特性の劣化が生じてしまい、信頼性の高い磁電変換素子を得るには不十分であった。
【０００９】
本発明は、このような問題を鑑みてなされたものであり、その目的とするところは、化合物半導体膜への金属の拡散が素子の特性へ与える影響を小さくし、その結果として特性変動を小さくした半導体素子を提供することにある。
【課題を解決するための手段】
【００１０】
このような目的を達成するために、請求項１に記載の発明は、基板上に形成されたメサ構造を有する化合物半導体膜と、前記化合物半導体膜上に形成された短絡電極と、外部との電気的接続を行うための取り出し電極とを備えた半導体素子であって、前記短絡電極および前記取り出し電極は、前記化合物半導体膜のメサ部分に接合し、前記取り出し電極と前記化合物半導体膜の前記メサ構造の長辺端部との接合面は、（１１１）面、（１−１−１）面、（−１１−１）面、および（−１−１１）面に平行な面のうち、少なくとも１つの面に対して−１５°〜＋１５°の範囲であり、（１１−１）面、（１−１１）面、（−１１１）面、および（−１−１−１）面に平行な面に対して−１５°〜＋１５°の範囲では、接合部が無いように形成されたことを特徴とする。
【００１１】
請求項２に記載の発明は、請求項１に記載の半導体素子であって、前記化合物半導体膜の前記メサ構造の上面が（１００）面に平行な面であり、前記取り出し電極と前記化合物半導体膜の前記メサ構造の前記長辺端部との前記接合面は、（１１１）面または（１−１−１）面に平行な面に対して−１５°〜＋１５°の範囲であることを特徴とする。
【００１２】
請求項３に記載の発明は、請求項１または２に記載の半導体素子であって、前記化合物半導体膜が、ＩｎaＡｌbＧａ(1-a-b)ＡｓxＳｂ(1-x)（０≦ａ≦１、０≦ｂ＜１、０≦ａ＋ｂ≦１、０≦ｘ≦１）からなることを特徴とする。
【００１３】
請求項４に記載の発明は、請求項１乃至３のいずれかに記載の半導体素子であって、前記短絡電極および前記取り出し電極が、Ａｕの単体もしくはＡｕの合金からなる単層または多層で構成されることを特徴とする。
【００１４】
請求項５に記載の発明は、請求項１乃至４のいずれかに記載の半導体素子であって、前記短絡電極および前記取り出し電極の最下層がＴｉであり、前記Ｔｉの厚さが１０〜２００ｎｍであることを特徴とする。
【００１５】
請求項６に記載の発明は、請求項１乃至５のいずれかに記載の半導体素子であって、前記半導体素子が、ホール素子または磁気抵抗素子であることを特徴とする。
【００１６】
請求項７に記載の発明は、請求項１乃至６のいずれかに記載の半導体素子であって、前記化合物半導体膜の短辺の長さが５μｍから１５０μｍであり、同一の前記化合物半導体膜における前記短絡電極間の距離が０．５μｍから３０μｍであることを特徴とする。
【発明の効果】
【００１７】
本発明によれば、微細な磁電変換素子においても特性変動が小さい半導体素子を提供することが可能となる。
【発明を実施するための最良の形態】
【００１８】
以下に、添付の図面を参照しながら、本発明の実施形態について詳細に説明する。なお、複数の図面において同一の符号は同一物を表し、その繰り返しの説明は省略する。
【００１９】
図１は、本発明の一実施形態に係る磁電変換素子を示す。より具体的には、図１（ａ）は、磁電変換素子の構造を示し、図１（ｂ）は、この磁電変換素子に関する面方位を示す。
【００２０】
この磁電変換素子は、絶縁基板上でミアンダ状に形成された、抵抗値が磁界によって変化する化合物半導体膜１から成る感磁部と、化合物半導体膜上に形成された複数の短絡電極２とを備える。また、外部との電気的接続を行うための取り出し電極３を備え、この取り出し電極３に外部端子を接続することによって、外部との電気的接続が行われる。
【００２１】
磁電変換素子の感磁部を構成する化合物半導体は、ＩｎＳｂやＩｎＡｓのバルク、あるいは、ＩｎＳｂ、ＩｎＡｓ、またはＩｎaＡｌbＧａ(1-a-b)ＡｓxＳｂ(1-x)（０≦ａ＋ｂ≦１、０≦ｘ≦１）からなる薄膜であることが好ましいが、本発明においては、化合物半導体であれば良く、その構成元素を限定するものではない。化合物半導体膜の膜厚は通常、０．１〜４μｍであるが、好ましくは０．２〜２μｍであり、さらに好ましくは０．３〜１．５μｍである。また、Ｓｉや、Ｓｎ、Ｓ、Ｓｅ、Ｔｅ、Ｇｅ、またはＣなどの不純物をドープしたものであっても良い。
【００２２】
化合物半導体が薄膜である場合、薄膜を形成する方法としては、真空蒸着法や分子線エピタキシー（ＭＢＥ）法などが好ましいが、必ずしもこれらの形成方法でなくても良い。取り出し電極３や短絡電極２は、蒸着法、スパッタ法、またはめっき法などを用いて形成され、Ｃｕ、Ａｌ、Ａｕ単層、または、Ｔｉ／Ａｕ、Ｎｉ／Ａｕ、Ｃｒ／Ｃｕ、Ｃｕ／Ｎｉ／Ａｕ、Ｔｉ／Ａｕ／Ｎｉ、Ｃｒ／Ａｕ／Ｎｉ、Ｃｒ／Ｎｉ／Ａｕ／Ｎｉ、Ｔｉ／Ｐｔ／Ａｕ、ＮｉＣｒ／Ａｕの積層などとしても良い。例えばＴｉ／Ａｕの場合、Ｔｉが下層であり、Ａｕが上層である。また、取り出し電極３と短絡電極２は、必ずしも同じ電極構造でなくても良い。
【００２３】
なお、電極層がＴｉ／Ａｕの場合、Ｔｉ層を厚くすることでＡｕの化合物半導体への拡散を小さくすることができるが、その反面、抵抗値が大きくなり、磁電変換素子としての感度が低下してしまう。本発明においては電極層の厚さを規定するものではないが、多層で形成された電極の場合、下層の厚さ、例えばＴｉ／Ａｕの場合のＴｉ層の厚さは通常、５〜４００ｎｍであるが、好ましくは１０〜３００ｎｍであり、さらに好ましくは１０〜２００ｎｍである。
【００２４】
また、化合物半導体を保護する保護膜の材料は、一般的には絶縁性無機質材料であることが好ましい。保護膜には、例えば、窒化シリコンや酸化ケイ素等の薄膜を、プラズマＣＶＤ法等により１５０〜５００ｎｍ程度形成したものが用いられるが、本発明においては、保護膜の有無、種類、および膜厚を規定するものではない。
【００２５】
また、素子外部に形成されるモールド樹脂による化合物半導体や電極への圧力や面内応力を緩和する目的で、化合物半導体および短絡電極上を覆うように軟樹脂層が形成されることが多い。この軟樹脂層には、一般的に、１〜３００μｍのシリコン系樹脂や、１〜１０μｍ厚のゴム系樹脂が用いられるが、本発明においては、軟樹脂層の有無、種類、および膜厚を規定するものではない。
【００２６】
また、化合物半導体をエッチングして得られた幅（電流に直交する方向の化合物半導体感磁部の幅）をＷとし、短絡電極間の距離（素子長）をＬとした場合、Ｌ／Ｗを形状因子と呼ぶ。本発明においては、形状因子Ｌ／Ｗを限定するものではないが、Ｌ／Ｗ＝０．１から０．３が用いられることが多い。通常、電流に直交する方向の化合物半導体感磁部の幅Ｗ（化合物半導体の短辺の長さ）は、５μｍから５００μｍであり、より好ましくは５μｍから１５０μｍであり、さらに好ましくは１５μｍから１３０μｍである。また、同一の化合物半導体感磁部における短絡電極間の距離（素子長）Ｌは、通常０．５μｍから１００μｍであり、より好ましくは０．５μｍから３０μｍであり、さらに好ましくは５μｍから３０μｍである。
【００２７】
なお、本発明に係る半導体素子は、ホール素子または磁気抵抗素子であってもよい。
【００２８】
次に、本発明の一実施形態に係る磁電変換素子の作製方法について説明する。
【００２９】
図２（ａ）〜（ｄ）は、３端子の磁電変換素子の作製プロセスフローを示す図である。作製プロセスには、通常のフォトグラフィーの技術を用いることができる。また、図３および図４は、化合物半導体端部における、化合物半導体のメサ構造と電極との接合部の構造を示す図である。より具体的には、図３は、化合物半導体のメサ構造上面が（１００）面に平行な面である構造を示し、図４は、全ての方位を記載したものである。
【００３０】
図２（ａ）に示されるように、初めに、化合物半導体に感磁部のパターンを露光・現像し、その後、塩酸・過酸化水素系のエッチング液で所望の形状にメサエッチングして、基板６上に化合物半導体膜１を形成する。化合物半導体のメサ構造は、メサ構造上面に平行な面が（１００）面である閃亜鉛鉱構造である。電極とメサ構造長辺端部との接合面は、（１１１）面または（１−１−１）面に平行な面に対して−１５°〜＋１５°の範囲であり、（１１−１）面、（１−１１）面、（−１１１）面、および（−１−１−１）面に平行な面に対して、−１５°〜＋１５°の範囲では接合部が無いようにパターン形成される。本実施形態では、（１００）面である化合物半導体を例に説明しているが、（１００）面に限らず、電極と化合物半導体との接合部が等価な面に感磁部のパターンが形成された磁電変換素子であれば良い。この場合、電極とメサ構造長辺端部との接合面は、（１１１）面、（１−１−１）面、（−１１−１）面、または（−１−１１）面に平行な面のうち、少なくとも１つの面に対して−１５°〜＋１５°の範囲にある。
【００３１】
電極を構成するＡｕなどの金属の、化合物半導体への拡散速度は、面方位によって異なり、(１１１)面、（１−１−１）面、（−１１−１）面、および（−１−１１）面では遅く、（１１−１）面、（１−１１）面、（−１１１）面、および（−１−１−１）面では速い。すなわち、（１１−１）面、（１−１１）面、（−１１１）面、および（−１−１−１）面に対して、−１５°〜＋１５°の範囲では接合部が無いようにパターン形成することで、特性変動を小さくすることができる。感磁部のパターンの形成方法は、ドライ方式でも良く、塩酸・過酸化水素系以外のエッチング液を用いてもよい。
【００３２】
図３に示されるように、化合物半導体膜の感磁部の端部と、化合物半導体膜表面との成す角θは、通常、９０°から１５０°である。より好ましくは、９０°から１３５°であり、さらに好ましくは１１０°から１３５°である。
【００３３】
次いで、図２（ｂ）に示されるように、窒化シリコン膜からなる保護膜４を、プラズマＣＶＤ法により感磁部上に形成する。
【００３４】
次いで、図２（ｃ）に示されるように、短絡電極２を形成する部分の保護膜４を、短絡電極２を形成する部分よりも狭い範囲で反応性イオンエッチング装置を用いて除去した後、短絡電極２および取り出し電極３を形成する。
【００３５】
最後に、図２（ｄ）に示されるように、磁電変換素子の感磁部面上に、軟樹脂層５を形成する。
【００３６】
このようにして、３つの端子電極（取り出し電極）を有し、各端子電極間に複数の短絡電極を有する３端子構成の磁電変換素子を、フォトリソグラフィーを応用して作成することができる。
【００３７】
なお、本実施形態では、３端子の磁電変換素子を用いて説明を行ったが、本発明においては、端子数を規定するものではなく、例えば４端子であっても良い。また、化合物半導体は閃亜鉛鉱構造の化合物半導体であればよく、バルクであっても良い。また、電極を形成した後に保護膜を形成しても良く、保護膜の種類は窒化シリコンでなくても良い。保護膜を除去する方法は、反応性イオンエッチングではなく、他のドライエッチングやウエットエッチング方式であっても良い。また、端子電極と短絡電極は２度に分けて形成しても良い。
【００３８】
以下に、本発明について、実施例を挙げて更に詳細に説明するが、本発明はこの実施例に限定されるものではない。
【００３９】
（実施例１）
まず、厚さ０．６３ｍｍの半絶縁性ＧａＡｓ単結晶基板の（１００）面上に、分子線エピタキシー法を用いてＳｎドープＩｎＳｂ薄膜をエピタキシャル成長させた。成膜したＩｎＳｂの厚さは１μｍであり、電気特性を公知のファンデルポー法で測定したところ、電子濃度は７×１０16／ｃｍ3、電子移動度は、４００００ｃｍ2／Ｖｓであった。
【００４０】
次に、ＧａＡｓ基板上に成膜したＩｎＳｂの表面にフォトレジストを均一に塗布し、露光・現像した後に、塩酸・過酸化水素系のエッチング液でメサエッチングした。このとき、感磁部に電流が流れる向き、すなわち化合物半導体感磁部の長辺方向が、（０１１）面に垂直となる向きに感磁部を形成した。その上に、保護膜として、窒化シリコン薄膜をプラズマＣＶＤ法で１５０ｎｍ形成した。その後、再度フォトレジストを塗布した後に、短絡電極および取り出し電極を形成する部分の保護膜を、反応性イオンエッチング装置を用いて除去した。続いてフォトレジストを塗布して、短絡電極および取り出し電極を形成するための露光・現像を行い、真空蒸着法で電極を蒸着し、リフトオフ法で短絡電極および取り出し電極を形成した。電極厚は、Ｔｉ／Ａｕ＝５０ｎｍ／４５０ｎｍとした。１層目のＴｉを形成後、真空中で引き続き２層目のＡｕを形成した。次に、モールド樹脂による圧力や面内応力を緩和するために、感磁部面上にゴム系樹脂を形成した。
【００４１】
このようにして、化合物半導体膜を感磁部とし、半導体感磁部の列が１素子あたり８列であり、端子電極間に複数の短絡電極を有する４端子の磁電変換素子を複数製作した。なお、図５に示される短絡電極間の距離７は４μｍ、化合物半導体膜のメサ構造端部の電極との接合面と、化合物半導体膜表面との成す角度θは、１１７°であった。（１１１）面あるいは（１−１−１）面からのずれは、約８°であった。電流に直交する方向、すなわち化合物半導体感磁部短辺の幅Ｗは５６μｍであり、同一の化合物半導体感磁部における短絡電極間の距離（素子長）Ｌは１１μｍであった。
【００４２】
続いて裏面研削によって、ＧａＡｓ基板を所定の厚さに研磨し、リードフレーム上に接着剤で接着した後に、プラスチックパッケージでモールドした。特性変化を評価するため、加速試験として１２１℃２ａｔｍ１００％のＰＣＴ試験を行った。３６素子試験を行い、試験３００時間で中点電位の変動量σが３．０ｍＶ（印加電圧５Ｖ）となり、変動量が小さく良い結果となった。
【００４３】
（比較例１）
（０１−１）面に垂直に電流が流れる向きに感磁部を形成したことを除けば、実施例１と同様にして磁電変換素子を作成した。これは、実施例１の化合物半導体感磁部を（１００）面上で９０°回転させたことに相当する。化合物半導体膜のメサ構造端部の電極との接合面と、化合物半導体膜表面との成す角度θは、１３２°であった。（１−１１）面あるいは（１１−１）面からのずれは、約７°であった。また、電極厚は、Ｔｉ／Ａｕ＝５０ｎｍ／４５０ｎｍであった。電流に直交する方向、すなわち化合物半導体感磁部短辺の幅Ｗは５６μｍであり、同一の化合物半導体感磁部における短絡電極間の距離（素子長）Ｌは１１μｍであった。この素子の特性変化を評価するため、実施例１の素子に対する試験と同様の試験を行った結果、中点電位の変動量σは１６．０ｍＶ（印加電圧５Ｖ）であった。電流が流れる向きを（０１１）面に垂直方向となるように感磁部を形成した実施例１では、中点電位の変動量σが３．０ｍＶ（印加電圧５Ｖ）であったのに対し、変動量が大きい結果となった。
【００４４】
（実施例２）
電極厚をＴｉ／Ａｕ＝１００ｎｍ／４５０ｎｍとしたことを除けば、実施例１と同様に磁電変換素子を作成した。電流に直交する方向の化合物半導体感磁部の幅Ｗは５４μｍであり、同一の化合物半導体感磁部における短絡電極間の距離（素子長）Ｌは１１μｍであった。この素子の特性変化を評価するため、実施例１の素子に対する試験と同様の試験を行った結果、中点電位の変動量σが１．２ｍＶ（印加電圧５Ｖ）となり、変動量が小さく良い結果となった。
【００４５】
（実施例３）
電流に直交する方向の化合物半導体感磁部の幅Ｗは１２０μｍであり、同一の化合物半導体感磁部における短絡電極間の距離（素子長）Ｌは２４μｍであり、短絡電極間の距離７が１２μｍであることを除けば、実施例２と同様にして磁電変換素子を作成した。また、電極厚はＴｉ／Ａｕ＝１００ｎｍ／４５０ｎｍであった。この素子の特性変化を評価するため、実施例１の素子に対する試験と同様の試験を行った結果、中点電位の変動量σが１．３ｍＶ（印加電圧５Ｖ）となり、変動量が小さく良い結果となった。
【００４６】
（実施例４）
半導体感磁部の数が１６列であることを除けば、実施例３と同様にして磁電変換素子を作成した。電流に直交する方向の化合物半導体感磁部の幅Ｗは１２０μｍであり、同一の化合物半導体感磁部における短絡電極間の距離（素子長）Ｌは２４μｍであり、短絡電極間の距離７は１２μｍであった。また、電極厚はＴｉ／Ａｕ＝１００ｎｍ／４５０ｎｍであった。この素子の特性変化を評価するため、実施例１の素子に対する試験と同様の試験を結果、中点電位の変動量σが２．３ｍＶ（印加電圧５Ｖ）となり、変動量が小さく良い結果となった。
【００４７】
このように、本発明によると、特性劣化が小さい半導体素子を提供することが可能となる。すなわち、取り出し電極間を接続する配線と、化合物半導体との接合部において、接合面の面方位を制御することにより、素子の信頼性を向上させることができる。
【図面の簡単な説明】
【００４８】
【図１】本発明の一実施形態に係る磁電変換素子を示す図である。
【図２】本発明の一実施形態に係る磁電変換素子の作製プロセスフローを示す図である。
【図３】化合物半導体端部における、化合物半導体のメサ構造と電極との接合部の構造を示す図である。
【図４】化合物半導体端部における、化合物半導体のメサ構造と電極との接合部の構造を示す図である。
【図５】本発明の一実施形態に係る磁電変換素子の一部を拡大した図である。
【符号の説明】
【００４９】
１ 化合物半導体膜
２ 短絡電極
３ 取り出し電極
４ 保護膜
５ 軟樹脂層
６ 基板
７ 短絡電極間の距離
【技術分野】
【０００１】
本発明は、半導体素子に関する。
【背景技術】
【０００２】
以下に、半導体素子の例として、磁電変換素子について説明する。
一般に、磁電変換素子は、素子の入力端子間にバイアスをかけ、周囲の磁界の変化に応じて素子内を流れるキャリアの行路が変化することで、出力端子に起電力が生じたり、素子の抵抗値が変化したりすることで磁界強度の測定を行う素子である。このような磁電変換素子は、強磁性体からなる歯車の回転を検出する検出素子などとして用いられている。
【０００３】
磁電変換素子の磁気抵抗効果は、以下の式によって記述することができる。
ΔＲ／Ｒ0∝（μＢ）2 ：低印加磁界時
ΔＲ／Ｒ0∝（μＢ） ：高印加磁界時
ここで、ΔＲ＝ＲB−Ｒ0であり、ＲBは磁界中での抵抗値、Ｒ0は磁界なしでの抵抗値、μは電子移動度、Ｂは印加磁界である。ΔＲ／Ｒ0は、磁電変換素子の感度に相当し、低磁場中では電子移動度μの２乗に比例し、高磁場中では電子移動度μに比例する。よって、磁電変換素子では、より高い感度（ΔＲ／Ｒ0）を得るために、電子移動度μの高いＩｎＳｂのバルクや、真空蒸着法により形成した薄膜などが用いられている。
【０００４】
磁電変換素子では一般に、基板上に化合物半導体薄膜がミアンダ状に形成され、その上に短絡電極が複数形成されている。また、外部との電気的接続を行うための取り出し電極を備え、この取り出し電極に外部端子を接続することによって、外部との電気的接続が行われる。
【０００５】
短絡電極および取り出し電極の構造は、電気抵抗率および取り出し電極のボンディング性を考慮して決定される。多層構造で形成される電極の最上層の電極層には、一般的に、Ａｕ、Ａｌ、またはＣｕなどが用いられる。また、最下層の電極層は、化合物半導体薄膜との密着性向上のため、Ｃｒ、Ｎｉ、Ｔｉ、またはＰｄの単体、もしくはこれらの組み合わせからなる合金とすることが多い。電極を構成する金属が半導体薄膜へ拡散することを防止するという観点からは、最下層の電極層は厚い方が好ましいが、最下層の電極層の厚さが大きい場合、電極の抵抗が大きくなるため、磁電変換素子としての感度が低下してしまう。
【０００６】
電極を構成する金属が半導体薄膜へ拡散し、磁電変換素子の特性が変化してしまうという問題の解決方法としては、半導体薄膜と短絡電極とを保護する保護膜を形成する耐熱性樹脂の硬化温度を、２８０℃以下とすることが知られている（例えば、特許文献１参照）。
【０００７】
【特許文献１】特開２００３−３０４００９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
近年、高分解能の検出、および、回転媒体の小型化により、磁電変換素子の微細化が要望されている。しかしながら、磁電変換素子の微細化に伴い、化合物半導体の特性変化や電極との接触抵抗変化等の小さな特性変化が、磁電変換素子の特性に大きな影響を及ぼすようになってきた。微細な磁電変換素子においては、前述した特許文献１に記載の方法を用いても特性の劣化が生じてしまい、信頼性の高い磁電変換素子を得るには不十分であった。
【０００９】
本発明は、このような問題を鑑みてなされたものであり、その目的とするところは、化合物半導体膜への金属の拡散が素子の特性へ与える影響を小さくし、その結果として特性変動を小さくした半導体素子を提供することにある。
【課題を解決するための手段】
【００１０】
このような目的を達成するために、請求項１に記載の発明は、基板上に形成されたメサ構造を有する化合物半導体膜と、前記化合物半導体膜上に形成された短絡電極と、外部との電気的接続を行うための取り出し電極とを備えた半導体素子であって、前記短絡電極および前記取り出し電極は、前記化合物半導体膜のメサ部分に接合し、前記取り出し電極と前記化合物半導体膜の前記メサ構造の長辺端部との接合面は、（１１１）面、（１−１−１）面、（−１１−１）面、および（−１−１１）面に平行な面のうち、少なくとも１つの面に対して−１５°〜＋１５°の範囲であり、（１１−１）面、（１−１１）面、（−１１１）面、および（−１−１−１）面に平行な面に対して−１５°〜＋１５°の範囲では、接合部が無いように形成されたことを特徴とする。
【００１１】
請求項２に記載の発明は、請求項１に記載の半導体素子であって、前記化合物半導体膜の前記メサ構造の上面が（１００）面に平行な面であり、前記取り出し電極と前記化合物半導体膜の前記メサ構造の前記長辺端部との前記接合面は、（１１１）面または（１−１−１）面に平行な面に対して−１５°〜＋１５°の範囲であることを特徴とする。
【００１２】
請求項３に記載の発明は、請求項１または２に記載の半導体素子であって、前記化合物半導体膜が、ＩｎaＡｌbＧａ(1-a-b)ＡｓxＳｂ(1-x)（０≦ａ≦１、０≦ｂ＜１、０≦ａ＋ｂ≦１、０≦ｘ≦１）からなることを特徴とする。
【００１３】
請求項４に記載の発明は、請求項１乃至３のいずれかに記載の半導体素子であって、前記短絡電極および前記取り出し電極が、Ａｕの単体もしくはＡｕの合金からなる単層または多層で構成されることを特徴とする。
【００１４】
請求項５に記載の発明は、請求項１乃至４のいずれかに記載の半導体素子であって、前記短絡電極および前記取り出し電極の最下層がＴｉであり、前記Ｔｉの厚さが１０〜２００ｎｍであることを特徴とする。
【００１５】
請求項６に記載の発明は、請求項１乃至５のいずれかに記載の半導体素子であって、前記半導体素子が、ホール素子または磁気抵抗素子であることを特徴とする。
【００１６】
請求項７に記載の発明は、請求項１乃至６のいずれかに記載の半導体素子であって、前記化合物半導体膜の短辺の長さが５μｍから１５０μｍであり、同一の前記化合物半導体膜における前記短絡電極間の距離が０．５μｍから３０μｍであることを特徴とする。
【発明の効果】
【００１７】
本発明によれば、微細な磁電変換素子においても特性変動が小さい半導体素子を提供することが可能となる。
【発明を実施するための最良の形態】
【００１８】
以下に、添付の図面を参照しながら、本発明の実施形態について詳細に説明する。なお、複数の図面において同一の符号は同一物を表し、その繰り返しの説明は省略する。
【００１９】
図１は、本発明の一実施形態に係る磁電変換素子を示す。より具体的には、図１（ａ）は、磁電変換素子の構造を示し、図１（ｂ）は、この磁電変換素子に関する面方位を示す。
【００２０】
この磁電変換素子は、絶縁基板上でミアンダ状に形成された、抵抗値が磁界によって変化する化合物半導体膜１から成る感磁部と、化合物半導体膜上に形成された複数の短絡電極２とを備える。また、外部との電気的接続を行うための取り出し電極３を備え、この取り出し電極３に外部端子を接続することによって、外部との電気的接続が行われる。
【００２１】
磁電変換素子の感磁部を構成する化合物半導体は、ＩｎＳｂやＩｎＡｓのバルク、あるいは、ＩｎＳｂ、ＩｎＡｓ、またはＩｎaＡｌbＧａ(1-a-b)ＡｓxＳｂ(1-x)（０≦ａ＋ｂ≦１、０≦ｘ≦１）からなる薄膜であることが好ましいが、本発明においては、化合物半導体であれば良く、その構成元素を限定するものではない。化合物半導体膜の膜厚は通常、０．１〜４μｍであるが、好ましくは０．２〜２μｍであり、さらに好ましくは０．３〜１．５μｍである。また、Ｓｉや、Ｓｎ、Ｓ、Ｓｅ、Ｔｅ、Ｇｅ、またはＣなどの不純物をドープしたものであっても良い。
【００２２】
化合物半導体が薄膜である場合、薄膜を形成する方法としては、真空蒸着法や分子線エピタキシー（ＭＢＥ）法などが好ましいが、必ずしもこれらの形成方法でなくても良い。取り出し電極３や短絡電極２は、蒸着法、スパッタ法、またはめっき法などを用いて形成され、Ｃｕ、Ａｌ、Ａｕ単層、または、Ｔｉ／Ａｕ、Ｎｉ／Ａｕ、Ｃｒ／Ｃｕ、Ｃｕ／Ｎｉ／Ａｕ、Ｔｉ／Ａｕ／Ｎｉ、Ｃｒ／Ａｕ／Ｎｉ、Ｃｒ／Ｎｉ／Ａｕ／Ｎｉ、Ｔｉ／Ｐｔ／Ａｕ、ＮｉＣｒ／Ａｕの積層などとしても良い。例えばＴｉ／Ａｕの場合、Ｔｉが下層であり、Ａｕが上層である。また、取り出し電極３と短絡電極２は、必ずしも同じ電極構造でなくても良い。
【００２３】
なお、電極層がＴｉ／Ａｕの場合、Ｔｉ層を厚くすることでＡｕの化合物半導体への拡散を小さくすることができるが、その反面、抵抗値が大きくなり、磁電変換素子としての感度が低下してしまう。本発明においては電極層の厚さを規定するものではないが、多層で形成された電極の場合、下層の厚さ、例えばＴｉ／Ａｕの場合のＴｉ層の厚さは通常、５〜４００ｎｍであるが、好ましくは１０〜３００ｎｍであり、さらに好ましくは１０〜２００ｎｍである。
【００２４】
また、化合物半導体を保護する保護膜の材料は、一般的には絶縁性無機質材料であることが好ましい。保護膜には、例えば、窒化シリコンや酸化ケイ素等の薄膜を、プラズマＣＶＤ法等により１５０〜５００ｎｍ程度形成したものが用いられるが、本発明においては、保護膜の有無、種類、および膜厚を規定するものではない。
【００２５】
また、素子外部に形成されるモールド樹脂による化合物半導体や電極への圧力や面内応力を緩和する目的で、化合物半導体および短絡電極上を覆うように軟樹脂層が形成されることが多い。この軟樹脂層には、一般的に、１〜３００μｍのシリコン系樹脂や、１〜１０μｍ厚のゴム系樹脂が用いられるが、本発明においては、軟樹脂層の有無、種類、および膜厚を規定するものではない。
【００２６】
また、化合物半導体をエッチングして得られた幅（電流に直交する方向の化合物半導体感磁部の幅）をＷとし、短絡電極間の距離（素子長）をＬとした場合、Ｌ／Ｗを形状因子と呼ぶ。本発明においては、形状因子Ｌ／Ｗを限定するものではないが、Ｌ／Ｗ＝０．１から０．３が用いられることが多い。通常、電流に直交する方向の化合物半導体感磁部の幅Ｗ（化合物半導体の短辺の長さ）は、５μｍから５００μｍであり、より好ましくは５μｍから１５０μｍであり、さらに好ましくは１５μｍから１３０μｍである。また、同一の化合物半導体感磁部における短絡電極間の距離（素子長）Ｌは、通常０．５μｍから１００μｍであり、より好ましくは０．５μｍから３０μｍであり、さらに好ましくは５μｍから３０μｍである。
【００２７】
なお、本発明に係る半導体素子は、ホール素子または磁気抵抗素子であってもよい。
【００２８】
次に、本発明の一実施形態に係る磁電変換素子の作製方法について説明する。
【００２９】
図２（ａ）〜（ｄ）は、３端子の磁電変換素子の作製プロセスフローを示す図である。作製プロセスには、通常のフォトグラフィーの技術を用いることができる。また、図３および図４は、化合物半導体端部における、化合物半導体のメサ構造と電極との接合部の構造を示す図である。より具体的には、図３は、化合物半導体のメサ構造上面が（１００）面に平行な面である構造を示し、図４は、全ての方位を記載したものである。
【００３０】
図２（ａ）に示されるように、初めに、化合物半導体に感磁部のパターンを露光・現像し、その後、塩酸・過酸化水素系のエッチング液で所望の形状にメサエッチングして、基板６上に化合物半導体膜１を形成する。化合物半導体のメサ構造は、メサ構造上面に平行な面が（１００）面である閃亜鉛鉱構造である。電極とメサ構造長辺端部との接合面は、（１１１）面または（１−１−１）面に平行な面に対して−１５°〜＋１５°の範囲であり、（１１−１）面、（１−１１）面、（−１１１）面、および（−１−１−１）面に平行な面に対して、−１５°〜＋１５°の範囲では接合部が無いようにパターン形成される。本実施形態では、（１００）面である化合物半導体を例に説明しているが、（１００）面に限らず、電極と化合物半導体との接合部が等価な面に感磁部のパターンが形成された磁電変換素子であれば良い。この場合、電極とメサ構造長辺端部との接合面は、（１１１）面、（１−１−１）面、（−１１−１）面、または（−１−１１）面に平行な面のうち、少なくとも１つの面に対して−１５°〜＋１５°の範囲にある。
【００３１】
電極を構成するＡｕなどの金属の、化合物半導体への拡散速度は、面方位によって異なり、(１１１)面、（１−１−１）面、（−１１−１）面、および（−１−１１）面では遅く、（１１−１）面、（１−１１）面、（−１１１）面、および（−１−１−１）面では速い。すなわち、（１１−１）面、（１−１１）面、（−１１１）面、および（−１−１−１）面に対して、−１５°〜＋１５°の範囲では接合部が無いようにパターン形成することで、特性変動を小さくすることができる。感磁部のパターンの形成方法は、ドライ方式でも良く、塩酸・過酸化水素系以外のエッチング液を用いてもよい。
【００３２】
図３に示されるように、化合物半導体膜の感磁部の端部と、化合物半導体膜表面との成す角θは、通常、９０°から１５０°である。より好ましくは、９０°から１３５°であり、さらに好ましくは１１０°から１３５°である。
【００３３】
次いで、図２（ｂ）に示されるように、窒化シリコン膜からなる保護膜４を、プラズマＣＶＤ法により感磁部上に形成する。
【００３４】
次いで、図２（ｃ）に示されるように、短絡電極２を形成する部分の保護膜４を、短絡電極２を形成する部分よりも狭い範囲で反応性イオンエッチング装置を用いて除去した後、短絡電極２および取り出し電極３を形成する。
【００３５】
最後に、図２（ｄ）に示されるように、磁電変換素子の感磁部面上に、軟樹脂層５を形成する。
【００３６】
このようにして、３つの端子電極（取り出し電極）を有し、各端子電極間に複数の短絡電極を有する３端子構成の磁電変換素子を、フォトリソグラフィーを応用して作成することができる。
【００３７】
なお、本実施形態では、３端子の磁電変換素子を用いて説明を行ったが、本発明においては、端子数を規定するものではなく、例えば４端子であっても良い。また、化合物半導体は閃亜鉛鉱構造の化合物半導体であればよく、バルクであっても良い。また、電極を形成した後に保護膜を形成しても良く、保護膜の種類は窒化シリコンでなくても良い。保護膜を除去する方法は、反応性イオンエッチングではなく、他のドライエッチングやウエットエッチング方式であっても良い。また、端子電極と短絡電極は２度に分けて形成しても良い。
【００３８】
以下に、本発明について、実施例を挙げて更に詳細に説明するが、本発明はこの実施例に限定されるものではない。
【００３９】
（実施例１）
まず、厚さ０．６３ｍｍの半絶縁性ＧａＡｓ単結晶基板の（１００）面上に、分子線エピタキシー法を用いてＳｎドープＩｎＳｂ薄膜をエピタキシャル成長させた。成膜したＩｎＳｂの厚さは１μｍであり、電気特性を公知のファンデルポー法で測定したところ、電子濃度は７×１０16／ｃｍ3、電子移動度は、４００００ｃｍ2／Ｖｓであった。
【００４０】
次に、ＧａＡｓ基板上に成膜したＩｎＳｂの表面にフォトレジストを均一に塗布し、露光・現像した後に、塩酸・過酸化水素系のエッチング液でメサエッチングした。このとき、感磁部に電流が流れる向き、すなわち化合物半導体感磁部の長辺方向が、（０１１）面に垂直となる向きに感磁部を形成した。その上に、保護膜として、窒化シリコン薄膜をプラズマＣＶＤ法で１５０ｎｍ形成した。その後、再度フォトレジストを塗布した後に、短絡電極および取り出し電極を形成する部分の保護膜を、反応性イオンエッチング装置を用いて除去した。続いてフォトレジストを塗布して、短絡電極および取り出し電極を形成するための露光・現像を行い、真空蒸着法で電極を蒸着し、リフトオフ法で短絡電極および取り出し電極を形成した。電極厚は、Ｔｉ／Ａｕ＝５０ｎｍ／４５０ｎｍとした。１層目のＴｉを形成後、真空中で引き続き２層目のＡｕを形成した。次に、モールド樹脂による圧力や面内応力を緩和するために、感磁部面上にゴム系樹脂を形成した。
【００４１】
このようにして、化合物半導体膜を感磁部とし、半導体感磁部の列が１素子あたり８列であり、端子電極間に複数の短絡電極を有する４端子の磁電変換素子を複数製作した。なお、図５に示される短絡電極間の距離７は４μｍ、化合物半導体膜のメサ構造端部の電極との接合面と、化合物半導体膜表面との成す角度θは、１１７°であった。（１１１）面あるいは（１−１−１）面からのずれは、約８°であった。電流に直交する方向、すなわち化合物半導体感磁部短辺の幅Ｗは５６μｍであり、同一の化合物半導体感磁部における短絡電極間の距離（素子長）Ｌは１１μｍであった。
【００４２】
続いて裏面研削によって、ＧａＡｓ基板を所定の厚さに研磨し、リードフレーム上に接着剤で接着した後に、プラスチックパッケージでモールドした。特性変化を評価するため、加速試験として１２１℃２ａｔｍ１００％のＰＣＴ試験を行った。３６素子試験を行い、試験３００時間で中点電位の変動量σが３．０ｍＶ（印加電圧５Ｖ）となり、変動量が小さく良い結果となった。
【００４３】
（比較例１）
（０１−１）面に垂直に電流が流れる向きに感磁部を形成したことを除けば、実施例１と同様にして磁電変換素子を作成した。これは、実施例１の化合物半導体感磁部を（１００）面上で９０°回転させたことに相当する。化合物半導体膜のメサ構造端部の電極との接合面と、化合物半導体膜表面との成す角度θは、１３２°であった。（１−１１）面あるいは（１１−１）面からのずれは、約７°であった。また、電極厚は、Ｔｉ／Ａｕ＝５０ｎｍ／４５０ｎｍであった。電流に直交する方向、すなわち化合物半導体感磁部短辺の幅Ｗは５６μｍであり、同一の化合物半導体感磁部における短絡電極間の距離（素子長）Ｌは１１μｍであった。この素子の特性変化を評価するため、実施例１の素子に対する試験と同様の試験を行った結果、中点電位の変動量σは１６．０ｍＶ（印加電圧５Ｖ）であった。電流が流れる向きを（０１１）面に垂直方向となるように感磁部を形成した実施例１では、中点電位の変動量σが３．０ｍＶ（印加電圧５Ｖ）であったのに対し、変動量が大きい結果となった。
【００４４】
（実施例２）
電極厚をＴｉ／Ａｕ＝１００ｎｍ／４５０ｎｍとしたことを除けば、実施例１と同様に磁電変換素子を作成した。電流に直交する方向の化合物半導体感磁部の幅Ｗは５４μｍであり、同一の化合物半導体感磁部における短絡電極間の距離（素子長）Ｌは１１μｍであった。この素子の特性変化を評価するため、実施例１の素子に対する試験と同様の試験を行った結果、中点電位の変動量σが１．２ｍＶ（印加電圧５Ｖ）となり、変動量が小さく良い結果となった。
【００４５】
（実施例３）
電流に直交する方向の化合物半導体感磁部の幅Ｗは１２０μｍであり、同一の化合物半導体感磁部における短絡電極間の距離（素子長）Ｌは２４μｍであり、短絡電極間の距離７が１２μｍであることを除けば、実施例２と同様にして磁電変換素子を作成した。また、電極厚はＴｉ／Ａｕ＝１００ｎｍ／４５０ｎｍであった。この素子の特性変化を評価するため、実施例１の素子に対する試験と同様の試験を行った結果、中点電位の変動量σが１．３ｍＶ（印加電圧５Ｖ）となり、変動量が小さく良い結果となった。
【００４６】
（実施例４）
半導体感磁部の数が１６列であることを除けば、実施例３と同様にして磁電変換素子を作成した。電流に直交する方向の化合物半導体感磁部の幅Ｗは１２０μｍであり、同一の化合物半導体感磁部における短絡電極間の距離（素子長）Ｌは２４μｍであり、短絡電極間の距離７は１２μｍであった。また、電極厚はＴｉ／Ａｕ＝１００ｎｍ／４５０ｎｍであった。この素子の特性変化を評価するため、実施例１の素子に対する試験と同様の試験を結果、中点電位の変動量σが２．３ｍＶ（印加電圧５Ｖ）となり、変動量が小さく良い結果となった。
【００４７】
このように、本発明によると、特性劣化が小さい半導体素子を提供することが可能となる。すなわち、取り出し電極間を接続する配線と、化合物半導体との接合部において、接合面の面方位を制御することにより、素子の信頼性を向上させることができる。
【図面の簡単な説明】
【００４８】
【図１】本発明の一実施形態に係る磁電変換素子を示す図である。
【図２】本発明の一実施形態に係る磁電変換素子の作製プロセスフローを示す図である。
【図３】化合物半導体端部における、化合物半導体のメサ構造と電極との接合部の構造を示す図である。
【図４】化合物半導体端部における、化合物半導体のメサ構造と電極との接合部の構造を示す図である。
【図５】本発明の一実施形態に係る磁電変換素子の一部を拡大した図である。
【符号の説明】
【００４９】
１ 化合物半導体膜
２ 短絡電極
３ 取り出し電極
４ 保護膜
５ 軟樹脂層
６ 基板
７ 短絡電極間の距離
【特許請求の範囲】
【請求項１】
基板上に形成されたメサ構造を有する化合物半導体膜と、前記化合物半導体膜上に形成された短絡電極と、外部との電気的接続を行うための取り出し電極とを備えた半導体素子であって、
前記短絡電極および前記取り出し電極は、前記化合物半導体膜のメサ部分に接合し、
前記取り出し電極と前記化合物半導体膜の前記メサ構造の長辺端部との接合面は、（１１１）面、（１−１−１）面、（−１１−１）面、および（−１−１１）面に平行な面のうち、少なくとも１つの面に対して−１５°〜＋１５°の範囲であり、（１１−１）面、（１−１１）面、（−１１１）面、および（−１−１−１）面に平行な面に対して−１５°〜＋１５°の範囲では、接合部が無いように形成されたことを特徴とする半導体素子。
【請求項２】
前記化合物半導体膜の前記メサ構造の上面が（１００）面に平行な面であり、前記取り出し電極と前記化合物半導体膜の前記メサ構造の前記長辺端部との前記接合面は、（１１１）面または（１−１−１）面に平行な面に対して−１５°〜＋１５°の範囲であることを特徴とする請求項１に記載の半導体素子。
【請求項３】
前記化合物半導体膜が、ＩｎaＡｌbＧａ(1-a-b)ＡｓxＳｂ(1-x)（０≦ａ≦１、０≦ｂ＜１、０≦ａ＋ｂ≦１、０≦ｘ≦１）からなることを特徴とする請求項１または２に記載の半導体素子。
【請求項４】
前記短絡電極および前記取り出し電極が、Ａｕの単体もしくはＡｕの合金からなる単層または多層で構成されることを特徴とする請求項１乃至３のいずれかに記載の半導体素子。
【請求項５】
前記短絡電極および前記取り出し電極の最下層がＴｉであり、前記Ｔｉの厚さが１０〜２００ｎｍであることを特徴とする請求項１乃至４のいずれかに記載の半導体素子。
【請求項６】
前記半導体素子が、ホール素子または磁気抵抗素子であることを特徴とする請求項１乃至５のいずれかに記載の半導体素子。
【請求項７】
前記化合物半導体膜の短辺の長さが５μｍから１５０μｍであり、同一の前記化合物半導体膜における前記短絡電極間の距離が０．５μｍから３０μｍであることを特徴とする請求項１乃至６のいずれかに記載の半導体素子。
【請求項１】
基板上に形成されたメサ構造を有する化合物半導体膜と、前記化合物半導体膜上に形成された短絡電極と、外部との電気的接続を行うための取り出し電極とを備えた半導体素子であって、
前記短絡電極および前記取り出し電極は、前記化合物半導体膜のメサ部分に接合し、
前記取り出し電極と前記化合物半導体膜の前記メサ構造の長辺端部との接合面は、（１１１）面、（１−１−１）面、（−１１−１）面、および（−１−１１）面に平行な面のうち、少なくとも１つの面に対して−１５°〜＋１５°の範囲であり、（１１−１）面、（１−１１）面、（−１１１）面、および（−１−１−１）面に平行な面に対して−１５°〜＋１５°の範囲では、接合部が無いように形成されたことを特徴とする半導体素子。
【請求項２】
前記化合物半導体膜の前記メサ構造の上面が（１００）面に平行な面であり、前記取り出し電極と前記化合物半導体膜の前記メサ構造の前記長辺端部との前記接合面は、（１１１）面または（１−１−１）面に平行な面に対して−１５°〜＋１５°の範囲であることを特徴とする請求項１に記載の半導体素子。
【請求項３】
前記化合物半導体膜が、ＩｎaＡｌbＧａ(1-a-b)ＡｓxＳｂ(1-x)（０≦ａ≦１、０≦ｂ＜１、０≦ａ＋ｂ≦１、０≦ｘ≦１）からなることを特徴とする請求項１または２に記載の半導体素子。
【請求項４】
前記短絡電極および前記取り出し電極が、Ａｕの単体もしくはＡｕの合金からなる単層または多層で構成されることを特徴とする請求項１乃至３のいずれかに記載の半導体素子。
【請求項５】
前記短絡電極および前記取り出し電極の最下層がＴｉであり、前記Ｔｉの厚さが１０〜２００ｎｍであることを特徴とする請求項１乃至４のいずれかに記載の半導体素子。
【請求項６】
前記半導体素子が、ホール素子または磁気抵抗素子であることを特徴とする請求項１乃至５のいずれかに記載の半導体素子。
【請求項７】
前記化合物半導体膜の短辺の長さが５μｍから１５０μｍであり、同一の前記化合物半導体膜における前記短絡電極間の距離が０．５μｍから３０μｍであることを特徴とする請求項１乃至６のいずれかに記載の半導体素子。
【図１】
【図２】
【図３】
【図４】
【図５】
【図２】
【図３】
【図４】
【図５】
【公開番号】特開２０１０−９３２１３（Ｐ２０１０−９３２１３Ａ）
【公開日】平成２２年４月２２日（２０１０．４．２２）
【国際特許分類】
【出願番号】特願２００８−２６４５４５（Ｐ２００８−２６４５４５）
【出願日】平成２０年１０月１０日（２００８．１０．１０）
【出願人】（３０３０４６２７７）旭化成エレクトロニクス株式会社 (840)
【Ｆターム（参考）】
【公開日】平成２２年４月２２日（２０１０．４．２２）
【国際特許分類】
【出願日】平成２０年１０月１０日（２００８．１０．１０）
【出願人】（３０３０４６２７７）旭化成エレクトロニクス株式会社 (840)
【Ｆターム（参考）】
[ Back to top ]