【課題】スピン注入書き込み時の電流値が低い磁気抵抗効果素子を提案する。
【解決手段】本発明の例に関わるスピンメモリは、磁化方向が不変の第１強磁性層、磁化方向が可変の第２強磁性層、及び、これらの間の第１非磁性層を有する磁気抵抗効果素子17と、第２強磁性層の磁化困難軸に対して、θ（45°≦θ≦90°）の方向に延び、長手方向の一端で磁気抵抗効果素子17を挟み込む下部電極16及び上部電極18と、下部電極16の長手方向の他端に接続されるスイッチ素子14と、上部電極18の長手方向の他端に接続されるビット線20とを備える。第２強磁性層の磁化反転は、第２強磁性層にスピン偏極した電子を与える書き込み電流を下部電極16と上部電極18との間に流すと共に、下部電極16及び上部電極18に流れるその書き込み電流により発生する磁界を用いて実行する。 （もっと読む）

【課題】磁性層としてフルホイスラー合金を用いても、可及的に高くかつ温度変化の影響を可及的に受けない磁気抵抗変化率を得ることを可能にする。
【解決手段】半導体基板上に離間して設けられたソース部およびドレイン部であって、前記ソース部およびドレイン部はそれぞれ、ＣｏおよびＦｅを含む合金からなる第１強磁性層１５ａ_１、１５ｂ_１と、前記第１強磁性層上に形成されたＣｏおよびＭｎを含むフルホイスラー合金からなる第２強磁性層１５ａ_２、１５ｂ_２とを有する強磁性積層膜を含む、ソース部およびドレイン部１５ａ、１５ｂと、前記ソース部と前記ドレイン部との間の前記半導体基板上に設けられるゲート絶縁膜９と、ゲート絶縁膜上に設けられたゲート電極１０と、を備えている。 （もっと読む）

【課題】製造上のコストが増大するのを可及的に抑制することができるとともに、スピン注入書き込みを行うことができかつ読み出しを行うことができるスピンＭＯＳＦＥＴを提供することを可能にする。
【解決手段】第１導電型の半導体領域３を有する基板２と、半導体領域上に離間して設けられた第１および第２強磁性積層膜１５ａ、１５ｂであって、第１および第２強磁性積層膜はそれぞれ、第１強磁性層、非磁性層、および第２強磁性層がこの順序で積層された積層構造を有し、第２強磁性積層膜は第１強磁性積層膜の膜面面積と異なる膜面面積を有する、第１および第２強磁性積層膜と、第１強磁性積層膜と前記第２強磁性積層膜との間の半導体領域上に設けられるゲート絶縁膜９とゲート絶縁膜上に設けられるゲート１０と、を備えている。 （もっと読む）

【課題】 ハーフメタルと同じ機能を室温で実現するスピンＦＥＴを提供する。
【解決手段】 半導体基板１は（１００）Ｓｉ、トンネル障壁層４，６は（１００）ＭｇＯ、ソース電極５及びドレイン電極７はそれぞれ（１００）Ｃｏ_ＸＦｅ_１−Ｘ（０≦Ｘ≦１）から構成する。ソース電極５の磁化の向きＭＳは固定されており、ドレイン電極７の磁化の向きＭＤは外部から変更することができる。この素子は、ハーフメタルを用いてないにも拘らず、室温でスピンＦＥＴを実現することができる。 （もっと読む）

本発明は、量子力学トンネル効果に基づくトリプルゲート又はマルチゲート素子に関する。本素子は、電子がトンネリング可能なギャップによって隔てられた少なくとも二つのトンネル電極を基質上に有する。本発明による素子は、ギャップに電界を印加して、その電界による偏向によって、トンネル電極の間をトンネリングする電子の経路を延ばすための手段を有する。一般的に、トンネル電極の間のトンネル電流の方向に対して垂直で、かつ基質に対して平行に延びる電界成分を有する電界をギャップに印加するための手段を配備することができる。トンネル電極の間のトンネル電流は、電子がギャップ内を進む経路長に対して指数関数的に依存するので、そのような電界は、トンネリング確率に対して、、そのため制御すべきトンネル電流に対して大きな逆増幅率を有する。そのような素子は、例えば、大きな増幅率の非常に速いスイッチングトランジスタとして動作することができ、そのため半導体であってはならない。
（もっと読む）

【課題】感度が高く、小型化を図ることができるマグネトインピーダンスセンサ素子を提供すること。
【解決手段】マグネトインピーダンスセンサ素子１は、基体２と、磁性アモルファスワイヤ３と、被覆絶縁体４と、検出コイル５と、端子搭載面６１を有する端子台６と、端子搭載面６１に形成したワイヤ用電極端子１１及びコイル用電極端子１２と、ワイヤ用電極端子１１と磁性アモルファスワイヤ３に設けた一対のワイヤ通電端３１とを電気的に接続するワイヤ用接続配線１１０と、コイル用電極端子１２と検出コイル５に設けた一対のコイル通電端５１とを電気的に接続するコイル用接続配線１２０とを有する。端子搭載面６１は、その法線が磁性アモルファスワイヤ３の長手方向成分を有し、磁性アモルファスワイヤ３の長手方向における、磁性アモルファスワイヤ３の両端の間に配置されている。 （もっと読む）

【課題】ソース及びドレインに強磁性体によるショットキー接合を用いた金属−絶縁体−半導体電界効果トランジスタ（ＭＩＳＦＥＴ）を提供すること。
【解決手段】強磁性体であって、一方のスピンに対しては金属的なバンド構造（以下、「金属的スピンバンド」と称する。）を、他方のスピンに対しては半導体的又は絶縁体的なバンド構造（以下、「半導体的スピンバンド」と称する。）をとるハーフメタルからなり、スピン偏極した伝導キャリアを注入する強磁性ソースと、該強磁性ソースから注入されたスピン偏極した前記伝導キャリアを受けるハーフメタルからなる強磁性ドレインと、前記強磁性ソースと前記強磁性ドレインとの間に設けられ、前記強磁性ソース及び前記強磁性ドレインのそれぞれと接合した半導体層と、前記半導体層に対して形成されるゲート電極とを有することを特徴とするトランジスタ。 （もっと読む）

【課題】良好な界面特性をもつ強磁性薄膜、絶縁性薄膜、及び化合物半導体からなる強磁性積層構造を得る。
【解決手段】この磁性体積層構造１０においては、化合物半導体１上に絶縁性薄膜２及び強磁性薄膜３が順次形成されている。絶縁性薄膜２は、蛍石型構造をもつフッ化化合物からなる。強磁性薄膜３は、Ｆｅ又はＦｅＣｏ合金からなる強磁性体である。この強磁性積層構造１０は、強磁性薄膜３から絶縁性薄膜２を通して化合物半導体１にスピン偏極電子が注入されて使用される。例えば、この強磁性積層構造１０をスピンＬＥＤに用い、化合物半導体１を発光層としても用いることができる。この場合には、この構造における各界面の結晶欠陥が少ないために、スピン偏極電子の発光層への高い注入効率が得られるため、高効率のスピンＬＥＤを得ることができる。 （もっと読む）

【課題】
３次元磁気センサの小型化、薄型化を図るために、高さの小さいＺ軸用マグネトインピーダンスセンサ素子を提供すること。
【解決手段】
Ｚ軸用マグネトインピーダンスセンサ素子は、非磁性体からなる基板と磁性アモルファスワイヤと磁性アモルファスワイヤ被覆絶縁体と磁性アモルファスワイヤ被覆絶縁体の周囲に形成された検出コイルと、これらを被覆する矩形状の素子絶縁体とを有し、素子絶縁体の端面に電極端子を有するものである。 （もっと読む）

【課題】素子抵抗が低く、且つ、スピン偏極電子注入効率、又はスピン依存散乱効率の高いスピンフィルタ効果素子、及び、そのようなスピンフィルタ効果素子を用いたスピントランジスタを提供する。
【解決手段】本発明に係るスピントランジスタ１０は、強磁性層ＳＭを含む強磁性積層体を有するソース電極層３と、強磁性層ＤＭを含む強磁性積層体を有するドレイン電極層７と、ソース電極層３及びドレイン電極層７が設けられた半導体層９と、半導体層９に直接又はゲート絶縁層ＧＩを介して設けられたゲート電極層ＧＥとを備え、ソース電極層３とドレイン電極層７のうち少なくとも一方は、半導体層９と強磁性積層体ＳＭ、ＤＭとの間に介在する酸化物半導体層ＳＯ、ＤＯをさらに有し、酸化物半導体層ＳＯ、ＤＯは、半導体層９と、強磁性積層体との間のトンネル障壁を形成することを特徴とする。 （もっと読む）

【課題】 ＭＲ比を高めることが可能な半導体スピンデバイス、及び、特に、ソースとドレインとの間のＭＲ比を向上させることが可能なスピンＦＥＴを提供する。
【解決手段】 スピンＭＯＳＦＥＴにおけるソース側の界面抵抗とドレイン側の界面抵抗の値は本来異なっているが、この界面におけるトンネル障壁層の厚みを調整することにより、これらを略一致させる。これにより、スピンＭＯＳＦＥＴにおける電気的な対称性が確保され、この場合の条件を解析すると、ＭＲ比が高くなることが見出された。 （もっと読む）

【課題】通常のＣ−ＭＯＳＦＥＴ回路との整合性、混載可能性を保ちつつ安定した動作で、不揮発な再構成可能論理回路を構築することが可能なスピンＭＯＳＦＥＴを備えた半導体装置を提供することを可能にする。
【解決手段】半導体基板と、半導体基板に離間して形成された第１ソース領域１２および第１ドレイン領域１４と、第１ソース領域と第１ドレイン領域との間に設けられる第１チャネル領域と、第１チャネル領域上に形成された第１ゲート絶縁膜と、ゲート絶縁膜上に形成された第１ゲート電極１８と、第１ソース領域上に形成され第１方向に磁化容易軸を有する強磁性層を含む第１ソース電極Ｍ_ｓ１と、第１ドレイン領域上に形成され第１方向に対して０度より大きく１８０度未満の角度をなす第２方向に磁化した強磁性層を含む第１ドレイン電極Ｍ_ｄ１と、第１ドレイン領域上に第１ドレイン電極と離間して形成され第２方向と略反平行な方向に磁化した強磁性層を含む第２ドレイン電極Ｍ_ｄ２と、を備えている。 （もっと読む）

【課題】高集積化が可能なリコンフィギュラブル論理回路を提供する。
【解決手段】それぞれが個別の制御データを送信可能な複数の制御線と、ソースおよびドレインが磁性体を含む複数のスピンＭＯＳＦＥＴと、複数のスピンＭＯＳＦＥＴの中から１つのスピンＭＯＳＦＥＴを選択する選択部と、を有するマルチプレクサと、マルチプレクサによって選択されたスピンＭＯＳＦＥＴのソースおよびドレインにおける磁性体の磁化が第１状態か第２状態かを判別する判別回路と、選択されたスピンＭＯＳＦＥＴに書き込み電流を流し、選択されたスピンＭＯＳＦＥＴにおける磁性体の磁化を第２状態にする第１の書き込み回路と、マルチプレクサによって選択されたスピンＭＯＳＦＥＴに書き込み電流を流し、選択されたスピンＭＯＳＦＥＴにおける磁性体の磁化を第１状態にする第２の書き込み回路と、を備えている。 （もっと読む）

【課題】規則性の高い結晶構造を持つホイスラー合金を用いたＴＭＲ比が高いトンネル磁気抵抗効果素子を提供する。
【解決手段】体心立方格子構造を有する強磁性層１２上には、体心立方格子構造を有するＣｒ層１３が形成されている。さらに、Ｃｒ層１３上には、ホイスラー合金層１４、トンネルバリア層１５、ホイスラー合金層１６が順次形成されている。 （もっと読む）

【課題】 ＭＲ比を高めることが可能な半導体スピンデバイス、及び、特に、ソースとドレインとの間のＭＲ比を向上させることが可能なスピンＦＥＴを提供する。
【解決手段】 スピンＭＯＳＦＥＴにおけるソース側の界面抵抗とドレイン側の界面抵抗の値は本来異なっているが、この界面において不純物を添加することにより、これらを略一致させる。これにより、スピンＭＯＳＦＥＴにおける電気的な対称性が確保され、この場合の条件を解析すると、ＭＲ比が高くなることが見出された。 （もっと読む）

スピントランジスタ及びその駆動方法を開示する。開示されたスピントランジスタは、特定方向のスピン分極された電子を選択的に通過させる磁性物質で形成されたチャネルと、磁性物質で形成されたソースと、ドレインとゲート電極とを備える。該ゲート電極に所定電圧を印加すれば、該チャネルは特定方向にスピン分極された電子のみを選択的に通過させ、したがって、トランジスタは選択的にターンオンされる。
（もっと読む）

【課題】半導体層に対するスピンフィルタ効果が十分に高いスピンフィルタ効果素子、及びソース・ドレイン電極間の磁気抵抗率が十分に高いスピントランジスタと提供する。
【解決手段】本発明に係るスピントランジスタ１０は、ソース電極層３と、ドレイン電極層７と、ソース電極層３及びドレイン電極層７が設けられた半導体層９と、半導体層９に直接又はゲート絶縁層ＧＩを介して設けられたゲート電極層ＧＥとを備え、ソース電極層３とドレイン電極層７のうち少なくとも一方は、半導体層９に接する強磁性絶縁層ＳＩ，ＤＩと、強磁性絶縁層ＳＩ，ＤＩの半導体層９側とは反対側に接する金属層ＳＥ，ＤＥとを有し、強磁性絶縁層ＳＩ，ＤＩは半導体層９と金属層ＳＥ，ＤＥ間のトンネル障壁を形成し、半導体層９と金属層ＳＥ、ＤＥは互いに直接接触させた場合にショットキー接触する材料からなることを特徴とする。 （もっと読む）

【課題】高抵抗の強磁性体をトンネル障壁に用い、室温かつ低外部磁界で、非常に大きなＴＭＲを有するスピンフィルタ効果素子を提供する。
【解決手段】
非磁性層からなる第１の電極１１と、第１の電極１１上のマグネタイトを除く高抵抗の強磁性スピネルフェライト膜１２と、強磁性スピネルフェライト膜１２上の絶縁膜１６と、絶縁膜１６上の強磁性層からなる第２の電極１３Ａと、が順に配置され、高抵抗の強磁性スピネルフェライト膜１２が、電子に対してスピンに依存したトンネル障壁として作用し、絶縁膜１６が電子に対してスピンに依存しないトンネル障壁として作用し、かつ、強磁性スピネルフェライト膜１２と第２の電極となる強磁性層１３Ａとの磁気的結合を弱める作用する。室温において、低磁界で非常に高い磁気抵抗変化率が得られる。 （もっと読む）

【課題】ソース電極とドレイン電極の磁気抵抗変化率が十分大きなスピントランジスタ及びこのようなスピントランジスタを使用した半導体メモリを提供する。
【解決手段】本発明に係るスピントランジスタ１は、強磁性体からなるソース電極層Ｓと、強磁性体からなるドレイン電極層Ｄと、ソース電極層Ｓ及びドレイン電極層Ｄが設けられ、ソース電極層Ｓにショットキー接触した半導体ＳＵＢと、半導体ＳＵＢ上に直接又はゲート絶縁層ＧＩを介して設けられたゲート電極層ＧＥと、半導体ＳＵＢ上にソース電極層Ｓを介して設けられ、ソース電極層Ｓを構成する強磁性体の磁化方向ＳＭと同方向にスピン偏極した電子ｅｍを注入するスピンフィルタ層Ｆとを備えることを特徴とする。 （もっと読む）

【課題】素子抵抗の低抵抗化とMR比の向上とを同時に実現する。
【解決手段】本発明の例に係るスピンＦＥＴは、ソース・ドレイン部に、少なくとも半導体基板１１／トンネルバリア１２／低仕事関数材料１３／強磁性体１４からなる積層構造を有し、低仕事関数材料１３は、未酸化のＭｇ，Ｋ，Ｃａ，Ｓｃのうちの１つ、又は、その１つを原子数比で５０％以上含む合金から構成される。 （もっと読む）