【課題】素子抵抗の低抵抗化とMR比の向上とを同時に実現する。
【解決手段】本発明の例に係るスピンＦＥＴは、ソース・ドレイン部に、少なくとも半導体基板１１／トンネルバリア１２／低仕事関数材料１３／強磁性体１４からなる積層構造を有し、低仕事関数材料１３は、未酸化のＭｇ，Ｋ，Ｃａ，Ｓｃのうちの１つ、又は、その１つを原子数比で５０％以上含む合金から構成される。 （もっと読む）

【課題】チャネル領域内でのスピン拡散或いはスピン緩和を抑える。
【解決手段】スピントランジスタ１０は、基板上に設けられ、かつ磁化方向が固定された第１の強磁性層１４と、基板上に第１の強磁性層１４から第１の方向に離間して設けられ、かつ磁化方向が可変の第２の強磁性層１５と、第１の方向に延在するように基板上に設けられ、かつ第１の強磁性層１４及び第２の強磁性層１５に挟まれた複数のフィン１２と、複数のフィン１２にそれぞれ設けられた複数のチャネル領域１３と、複数のチャネル領域１３上に設けられたゲート電極１９とを含む。 （もっと読む）

【課題】テラビット級の面記録密度を持つハードディスクに対応可能な高分解能かつ低ノイズな磁気再生ヘッドを提供する。
【解決手段】外部磁界に影響を受ける部位Ｎ１と影響を受けない部位Ｎ２を有する非磁性細線１０１へ、反強磁性体１０３によって磁化が固定された固定層１０２から電流を流し、非磁性細線１０１中にスピン偏極した電子（Ｉ_s1，Ｉ_s2）を蓄積させる。電圧端子の距離Ｌは、非磁性細線１０１のスピン拡散長よりも短い。外部磁界の変動によって、スピン電子Ｉ_s1は変調を受けるがスピン電子Ｉ_s2は変調を受けない。そのため、Ｎ１とＮ２の間に外部磁界に依存した電位差が生じ、それを電圧計１０４で測定する。 （もっと読む）

【課題】 より偏光度の高い円偏光の光を発する素子を提供する。
【解決手段】 半導体発光素子は、ｐ型半導体層とｎ型半導体層とが活性層を介して接合されており、順方向のバイアスを印加することで発光する半導体発光素子であって、ｐ型半導体層およびｎ型半導体層がそれぞれ強磁性体である構成である。再結合する正孔および電子の両方がスピン偏極しているため、正孔のみがスピン偏極している場合と比較して発生する光の偏光度が高くなる。したがって、より偏光度の高い円偏光の光を発生する発光素子を形成することができる。 （もっと読む）

【課題】検出対象物質を高精度に検出することができる磁気センサ素子を提供する。
【解決手段】複数の磁区が一方向に連なり、且つ隣り合う該磁区同士が互いに反対方向の磁化容易軸を有する多磁区構造体を備えている磁気センサ素子であって、前記多磁区構造体は表面領域を有し、該表面領域の内、前記多磁区構造体の一方の端から数えて２ｎ−１番目（ｎは自然数）の磁区と２ｎ番目の磁区との境界に位置する第１の表面部と、２ｎ番目の磁区と２ｎ＋１番目の磁区との境界に位置する第２の表面部とは、磁性粒子あるいは該磁性粒子に固定可能な物質に対する親和性が互いに異なることを特徴とする磁気センサ素子。 （もっと読む）

【課題】磁気インピーダンス効果素子において、漏れ磁場によるバイアス磁界の変動を抑制する。
【解決手段】非磁性基板１１上に形成された硬磁性体膜からなる薄膜磁石１２と、薄膜磁石１２の上を覆う絶縁層１３と、絶縁層１３上に形成された一軸異方性を付与された１個または複数個の長方形状の軟磁性体膜からなる感磁部１４と、感磁部１４の複数個の軟磁性体膜を電気的に接続する導体膜１６を備え、感磁部１４の長手方向において、薄膜磁石１２の両端部は、感磁部１４の両端部の外側に位置し、絶縁層１３は、薄膜磁石１２のそれぞれの端部の上に開口部１３ａを有しており、絶縁層１３の上には、軟磁性体膜からなるヨーク部１５が、絶縁層１３の開口部１３ａを介して、薄膜磁石１２の端部から、感磁部１４の端部近傍に渡り形成されていることを特徴とする磁気インピーダンス効果素子１０。 （もっと読む）

【課題】トランジスタ及びその製造方法に関して、新たな構造のスピントランジスタ及びその製造方法を提案すること。
【解決手段】磁性体で形成された層を含んでいる第１のソースドレイン層と；前記第１のソースドレイン層上に形成されており、半導体で形成された層を含んでいる、チャネル層と、前記チャネル層上に形成されており、磁性体で形成された層を含んでいる、第２のソースドレイン層と、を含む突起構造と；前記チャネル層の側面に形成されたゲート絶縁膜と；前記ゲート絶縁膜の表面に形成されたゲート電極と；を具備することを特徴とする縦型スピントランジスタ。 （もっと読む）

シリコンを含む基板、該基板上に形成されるチャネル領域、前記基板上であって前記チャネル領域の第1側に形成され、かつ前記チャネル領域へスピン偏極電流を拡散させるように備えられているスピンインジェクタ、前記基板上であって前記チャネル領域の第2側に形成され、かつ前記チャネル領域から前記スピン偏極電流を受けるように備えられているスピン検出器、及び前記基板上であって前記チャネル領域の領域内に形成されるゲート、を有する半導体デバイス。
（もっと読む）

【課題】メモリセルをプログラムするための所要電力を低減すると共に、メモリセルをプログラムするために用いられる回路の寸法、コストおよび動作コストの低減をはかったスピングラスメモリセルを提供する。
【解決手段】スピングラスメモリセル２００ａは、第１電極２０２、第２電極２０６、および、スピングラス材料２０４を含み、上記スピングラス材料は、上記第１電極と上記第２電極との間に結合されている。 （もっと読む）

【課題】 実用的な電流変化率を得ることが可能なスピントランジスタを提供する。
【解決手段】 スピントランジスタ１は、強磁性体からなるソースＳと、強磁性体からなるドレインＤと、ソースＳ及びドレインＤが設けられ、ソースＳにショットキ接触した半導体ＳＭと、半導体ＳＭ上にゲート絶縁層ＧＩを介して設けられたゲート電極ＧＥとを備えたスピントランジスタ１において、半導体ＳＭとドレインＤとの間にトンネル障壁を構成するトンネル障壁絶縁層ＴＩを介在させている。 （もっと読む）

【課題】 論理回路への応用が可能なスピントランジスタを提供する。
【解決手段】 逆スピン注入部Ｒを介して、ソースＳから注入された電子ｅｓ１のスピンとは逆向きのスピンの電子ｅｓ２を半導体ＳＭ内に注入すると、この逆向きスピンは、半導体ＳＭとドレインＤとの間のトンネル障壁によってドレインＤ内へは流れない。しかしながら、半導体ＳＭ内への注入された逆向きスピンの電子ｅｓ２は、電荷を有しているので、半導体ＳＭの電位が低下し、ソースＳと半導体ＳＭとの間のショットキ接触ＳＪによって形成されたポテンシャル障壁ＰＢの厚みが増加し、ソースＳから半導体ＳＭ内に電子が流れ込みにくくなる。すなわち、ゲート電極ＧＥへの印加電位と、逆スピン注入部Ｒから注入される逆向きスピン量の双方の入力によって、ドレインＤから出力される電子量が変化する。したがって、このスピントランジスタ１は、多入力の論理回路に利用することができる。 （もっと読む）

【課題】薄膜化に適し、かつ、スピン偏極電子を効率的に抽出可能なスピン変換素子を提供する。
【解決手段】一方向に固定された磁化を有する高保磁力磁性層２と、絶縁層３と、絶縁層３を介して高保磁力磁性層２と強磁性的結合した伝導電子を有する非磁性の導電層４とを順に備える。高保磁力磁性層２との強磁性的結合により、導電層４を通過する任意方向の電子スピンＳ１１，Ｓ１２，Ｓ１３を有する各伝導電子が、磁化Ｊ２の方向に平行な方向の電子スピンＳ２１，Ｓ２２，Ｓ２３を有するスピン偏極電子にそれぞれ変換される。したがって、導電層４の両端に電位差を設けるようにすれば、効率的にスピン偏極電流を得ることができる。 （もっと読む）

【課題】 高い増幅率で駆動可能なスピントルクトランジスタを提供する。
【解決手段】 スピントルクトランジスタ１０は、第１非磁性導体１に電気的に接続された入力端子ＩＴ及び出力端子ＯＴを備えるスピントルクトランジスタ１０において、第１非磁性導体１における入力端子ＩＴと出力端子ＯＴとの間の電子通過領域に取り付けられ、磁化の向きが制御される第１被制御用磁性体ＧＭ１を有するゲート手段ＧＭと、入力端子ＩＴと第１非磁性導体１との間に介在し、一方向（＋Ｚ）の磁化の向きを有する入力側磁性体ＦＩと、入力側磁性体ＦＩと第１非磁性導体１との間に介在する第１トンネルバリア層ＴＩと、出力端子と第１非磁性導体との間に介在し、上記一方向（＋Ｚ）とは逆の磁化の向き（−Ｚ）の成分を有する出力側磁性体ＦＯとを備えている。 （もっと読む）

【課題】簡単な回路構成によって回路の動作速度を調節することが可能である半導体回路及びそれを用いた半導体装置を提供する。
【解決手段】半導体回路は、電源電圧生成回路１０５と、この電源電圧生成回路１０５に接続され電子のスピンの自由度を利用し、ソース及びドレインのスピンの状態を変化させることによってドレイン電流値を変化させるトランジスタを有する第１の回路１００と、第１の回路１００に接続され主要機能を有する主要機能回路１０６と、を有し、ドレイン電流値によって主要機能回路１０６の動作・非動作を選択する。 （もっと読む）

【課題】電流を良好に制御することができるスピントランジスタを提供する。
【解決手段】スピントランジスタでは、ハーフメタルによって構成されたソース層１、絶縁層２、ハーフメタルによって構成されたゲート層３、絶縁層４及びハーフメタルによって構成されたドレイン層５によって二重強磁性体トンネル接合を形成しており、ソース電極６、ゲート電極７及びドレイン電極８が設けられる。ゲート層３をハーフメタルによって構成することによって、外部磁界によるスピントランジスタの抵抗の変化率が大きくなるため、ゲート電圧のオンオフによる電流比が大きくなり、その結果、スピントランジスタを流れる電流を良好に制御することができる。 （もっと読む）

【課題】出力が高く高記録密度磁気記録再生に最適な磁気抵抗効果素子を備える磁気ヘッドを提供する。
【解決手段】第一の電極層１０３の一部に、第一の絶縁層１０６を介して接する第一の強磁性電極層１０１と、第一の電極層の異なる部分に第二の絶縁層２０５を介して接する第二の強磁性電極層１０２とからなる強磁性電極対を備え、第一の電極層１０３と第一の強磁性層１０１は電流供給回路の一部であり、かつ、第一の電極層１０３と、第一の絶縁層が接していない領域において第二の絶縁層２０５を介して接する第二の強磁性層１０１は電圧測定回路の一部をなす構造を有し、第二の強磁性層と第二の絶縁層との交差領域の界面スピン分極率が、第一の強磁性層と第一の絶縁層との交差領域の界面スピン分極率より大きい。 （もっと読む）

【課題】高出力・高分解能・低ノイズのスピン蓄積素子を提供する。
【解決手段】スピン流狭窄層405を、電圧検出用磁性導体406と非磁性導電体401との間に備える。スピン流狭窄層にはスピン流しか流れない。スピン流の狭窄化によって、抵抗変化を生じる散乱体以外の余分な部分にスピン流が流れることを防ぐことができるので、スピン蓄積素子の検出効率が飛躍的に上がる。 （もっと読む）

【課題】セルサイズの負担が小さいメモリ素子を具現して集積度を向上させることができる。ナノ磁気メモリ素子を提供する。
【解決手段】ナノ磁気メモリ素子のナノワイヤを経て第１電極から第２電極に流れるワード線電流によって磁性ナノドットが摂動された後に再配列される過程で形成される誘導電流の大きさを制御し、前記ナノ磁気メモリセルに複数のデータを書き込み／読み出すことを特徴とするナノ磁気メモリ素子。 （もっと読む）

【課題】 電界制御磁気素子及び電界制御磁気メモリ素子に関し、常磁性元素の強磁性化或いは強磁性元素の常磁性化を室温において電気的に制御する。
【解決手段】 電極１／絶縁膜２／遷移金属からなる導電体層３の積層構造を有するとともに、導電体層３に絶縁膜２を介して電圧を印加してフェルミ準位の位置を移動させることによって、常磁性−強磁性遷移或いは強磁性−常磁性遷移を制御する。 （もっと読む）

【課題】高い周波数領域での検波や整流が可能な、高温でも安定して動作する、検波素子等に応用可能な細線を提供する。
【解決手段】本発明の細線は、導電性を有する強磁性体から成り、厚みが供給される高周波電力に応じたスキンデプスの10倍以下の細線である。細線内の磁気モーメントが不揃いである状態とし、該細線に所定の高周波電力を供給すると、該高周波電力の周波数が所定の共鳴周波数となった時に直流電圧が出力される。このとき、細線のインピーダンスも変化するため、本発明の強磁性細線を伝送路や伝送フィルタとしての利用も可能である。検波素子としての利用に限らず、RFIDのタグ、伝送路、伝送フィルタ、磁場センサ等に直ちに応用可能である。また、極めて単純な構造であるため、製造コストも低廉となり、動作の安定性も高い。 （もっと読む）