ナノ磁気メモリ素子とその製造方法
【課題】セルサイズの負担が小さいメモリ素子を具現して集積度を向上させることができる。ナノ磁気メモリ素子を提供する。
【解決手段】ナノ磁気メモリ素子のナノワイヤを経て第１電極から第２電極に流れるワード線電流によって磁性ナノドットが摂動された後に再配列される過程で形成される誘導電流の大きさを制御し、前記ナノ磁気メモリセルに複数のデータを書き込み／読み出すことを特徴とするナノ磁気メモリ素子。
【解決手段】ナノ磁気メモリ素子のナノワイヤを経て第１電極から第２電極に流れるワード線電流によって磁性ナノドットが摂動された後に再配列される過程で形成される誘導電流の大きさを制御し、前記ナノ磁気メモリセルに複数のデータを書き込み／読み出すことを特徴とするナノ磁気メモリ素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ナノ磁気メモリ素子に関し、より詳細には、ナノ磁気メモリ素子のナノワイヤを経て第１電極から第２電極に流れるワード線電流によって磁性ナノドットが摂動（ｐｅｒｔｕｒｂａｔｉｏｎ）された後に再配列される過程で形成される誘導電流の大きさを制御し、前記ナノ磁気メモリセルに複数のデータを書き込みまたは読み出すこと（ｗｒｉｔｅ／ｒｅａｄ）を特徴とするナノ磁気メモリ素子に関する。
【背景技術】
【０００２】
現在、大部分の半導体メモリ製造会社は、次世代記憶素子の一つとして強磁性体物質を用いた磁気抵抗メモリ（ＭＲＡＭ：Ｍａｇｎｅｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）の開発に積極的に参加している。
【０００３】
磁気抵抗メモリは、強磁性体薄膜を多層で形成して各薄膜層の磁化方向による電流変化を感知することで、データの読み書きが可能な記憶素子である。このようなＭＲＡＭは一般的にＧＭＲ（Ｇｉａｎｔ Ｍａｇｎｅｔｏ Ｒｅｓｉｓｔａｎｃｅ：巨大磁気抵抗）、ＭＴＪ（Ｍａｇｎｅｔｉｃ Ｔｕｎｎｅｌ Ｊｕｎｃｔｉｏｎ：磁気トンネル接合）など様々なセルの種類によって構成される。すなわち、ＭＲＡＭは、スピンが電子の伝達現象に至大な影響を及ぼすために生ずる巨大磁気抵抗（ＧＭＲ）現象やスピン偏極磁気透過現象を用いてメモリ素子を具現する。まず、巨大磁気抵抗（ＧＭＲ）現象を用いたＭＲＡＭは、非磁性層を間に置いた二つの磁性層でスピン方向が同じ場合より相違する場合の抵抗が大きく異なるという現象を用いて具現される。また、スピン偏極磁気透過現象を用いたＭＲＡＭは、絶縁層を間に置いた二つの磁性層でスピン方向が同じ場合が相違する場合より電流透過が遥かによく起こるという現象を用いて具現される。
【０００４】
図１は、このような従来の磁気抵抗メモリの多層磁性体薄膜構造であって、ＭＴＪ（Ｍａｇｎｅｔｉｃ Ｔｕｎｎｅｌ Ｊｕｎｃｔｉｏｎ：磁気トンネル接合）セルの断面図である。
【０００５】
図１を参照すると、一般的にＭＴＪセル（１００）は、反磁性体（ａｎｔｉ−ｆｅｒｒｏｅｌｅｃｔｒｉｃ）薄膜（１０１）、固定層（ｆｉｘｅｄ ｌａｙｅｒ）強磁性体薄膜（１０２）、トンネリング電流が流れる薄い絶縁層（１０３）および自由層（ｆｒｅｅ ｌａｙｅｒ）強磁性体薄膜（１０４）で形成される。
【０００６】
ここで、固定層（ｆｉｘｅｄ ｌａｙｅｒ）強磁性体薄膜（１０２）は、磁化方向が一方向で固定されている。また、反磁性体薄膜（１０１）は、固定層強磁性体薄膜（１０２）の磁化方向が変わらないように固定する役割をする。このような固定層強磁性体薄膜の磁化方向が変わらないようにするためにＳＡＦ（ｓｙｎｔｈｅｔｉｃ ａｎｔｉｆｅｒｒｏｍａｇｎｅｔ）構造を形成したりもする。一方、可変層強磁性体薄膜（１０４）は、外部磁場によって磁化方向が変わる。また、可変層強磁性体薄膜（１０４）の磁化方向によって“０”または“１”のデータを記憶することができる。このようなＭＴＪセル（１００）に垂直方向に電流が流れる場合、薄い絶縁層（１０３）を介したトンネリング電流が発生するようになる。この時、固定層強磁性体薄膜（１０２）と可変層強磁性体薄膜（１０４）の磁化方向が反対である場合には、小さいトンネリング電流が流れるようになる。
【０００７】
このような現象をＴＭＲ（Ｔｕｎｎｅｌｉｎｇ Ｍａｇｎｅｔｏｒｅｓｉｓｔａｎｃｅ：トンネル磁気抵抗）効果と言う。このトンネリング電流の大きさを感知することで自由層強磁性体薄膜（１０４）の磁化方向を知ることができ、セルに格納されたデータを読み出すことができるようになる。
【０００８】
図２は、従来の磁気抵抗メモリセルと対応する磁気抵抗メモリの断面図である。
【０００９】
図２を参照すると、電界効果トランジスタ（２０４）のソース領域（２０５）の上部に接地線（２０７）が形成され、ゲートの上部に読み出しワード線（２０１）が形成される。また、ドレイン領域（２０６）の上部には第１導電層（２０８）、コンタクトプラグ（２０９）、第２導電層（２１０）およびコンタクトプラグ（２１１）が順に形成されている。また、書き込みワード線（２０３）の上部に連結層（２１２）が形成され、連結層（２１２）の上部にＭＴＪセル（１００）とビット線（２０２）がステック（ｓｔａｃｋ）形式で形成されている。
【００１０】
読み出しワード線（２０１）は、データの読み込み（リード（ｒｅａｄ））時に用いられる。書き込みワード線（２０３）は、電流の印加によって外部磁場を形成してＭＴＪセル（１００）内の自由層強磁性体薄膜（１０４）の磁化方向の変化によってデータを格納することができるようにする。ビット線（２０２）は、ＭＴＪセル（１００）に垂直方向に電流を印加して自由層強磁性体薄膜（１０４）の磁化方向を知ることができるようにする。このような構成を有する従来のＭＲＡＭは、リード時に読み出しワード線（２０１）に電圧を加えて電界効果トランジスタ（２０４）を動作させる。また、ビット線（２０２）に電流を印加した後、ＭＴＪセル（１００）に流れる電流の大きさを感知する。また、ライト（ｗｒｉｔｅ）時には電界効果トランジスタ（２０４）をオフ状態で維持しながら、書き込みワード線（２０３）とビット線（２０２）に電流を印加させる。そして、これによって発生する外部磁場によってＭＴＪセル（１００）自由層の磁化方向を変化させる。
【００１１】
図３は、従来のＭＲＡＭセルアレイ（ｃｅｌｌ ａｒｒａｙ）を示した図面である。
【００１２】
図３を参照すると、従来のＭＲＡＭは、一つのスイッチング素子トランジスタＴと一つのＭＴＪを有する１Ｔ＋１ＭＴＪ構造を有する。具体的に、ＭＲＡＭセルは、複数のワード線ＷＬ１〜ＷＬ４と複数のビット線ＢＬ１、ＢＬ２およびこれらによって選択されるセル（３０１）を備え、複数のビット線ＢＬ１、ＢＬ２とそれぞれ連結されるセンシングアンプ（ｓｅｎｓｉｎｇ ａｍｐ）ＳＡ１、ＳＡ２を備える。このような構造を有する従来のＭＲＡＭセルは、ワード線ＷＬ選択信号によってセルが選択され、スイッチング素子Ｔを介してＭＴＪに一定電圧が加えられると、ＭＴＪの極性によってビット線ＢＬに流れるセンシング電流が異なるようになる。従って。このセンシング電流をセンスアンプＳＡによって増幅させることでデータをリードすることができるようになる。
【００１３】
このような従来の磁気抵抗メモリは、接地線（２０７）、読み出しワード線（２０１）、書き込みワード線（２０３）およびビット線（２０２）から成り、セル当り計４つの独立的な金属配線が構成されるため配線構造が複雑である。従って、このような構造の磁気抵抗メモリの単位面積は８Ｆ２となり、比較的大きい面積を有する。また、従来の磁気抵抗メモリは、セルが占める有効面積が大きくなってメモリ素子の集積度が低下し、セルの設計側面においても不利な特性を有するようになる。なお、８Ｆ２は磁気抵抗メモリの加工寸法である。
【００１４】
金属強磁性体薄膜を用いたＭＲＡＭでは、メモリセルのサイズが小さくなると磁化反転で必要とする電流磁界が増加する。これが、金属強磁性体を用いた従来のＭＲＡＭの大容量化に伴う課題であった。
【００１５】
また、上述したように動作する従来の磁気抵抗メモリは、一つのセルが１Ｔ＋１ＭＴＪ構造を有するためセル構造が複雑である。一つのセルがトランジスタＴとＭＴＪを別途で備えるため複雑な構造のセルを具現するための工程が困難である。
【００１６】
また、従来のＭＲＡＭセルは、上述した構造的問題によるセル当りの金属配線の増加は、集積度を高めるのに限界要因として作用するという問題点があった。
【発明の開示】
【発明が解決しようとする課題】
【００１７】
本発明は、上述した従来技術の問題点を解決するために案出されたものであって、ナノワイヤを経て第１電極から第２電極に流れるワード線電流によって磁性ナノドットが摂動（ｐｅｒｔｕｒｂａｔｉｏｎ）された後に再配列される過程で形成される誘導電流の大きさを制御し、前記ナノ磁気メモリセルに複数のデータを書き込みまたは読み出すことを特徴とするナノ磁気メモリ素子を提供して簡単なナノ磁気メモリ素子を提供することで、セルサイズの負担が小さいメモリ素子を具現して集積度を向上しようとすることを目的とする。
【００１８】
また、本発明は、磁気メモリ素子のセルが占める有効面積を小さくすることでメモリ素子の集積度を向上させ、セルの設計側面において有利な特性を有するようにすることを他の目的とする。
【００１９】
また、本発明は、従来の金属強磁性体薄膜を用いたＭＲＡＭにおける磁化反転に必要な電流磁界問題を解決することで、メモリ素子の大容量化が可能なナノ磁気メモリ素子を提供することを更に他の目的とする。
【００２０】
また、本発明は、従来のメモリ素子が有する複雑なセル構造を解決することで、メモリ素子のセル具現のための工程の単純化を提供することを更に他の目的とする。
【００２１】
また、本発明は、セル当りの金属配線の減少によるメモリ素子の集積度を高めることを更に他の目的とする。
【課題を解決するための手段】
【００２２】
前記目的を達成し、上述した従来技術の問題点を解決するために、本発明は、絶縁基板上に積層された第１絶縁層と、前記第１絶縁層の上に形成された第１電極および第２電極と、前記第１電極と前記第２電極を連結して前記第１絶縁層の上部に積層されるナノワイヤ（ｎａｎｏ ｗｉｒｅ）と、前記ナノワイヤ上部に形成された一つ以上の磁性ナノドット（ｄｏｔ）と、前記磁性ナノドット上部に積層された第２絶縁層と、前記第２絶縁層の上部に積層された磁性体薄膜層を含むナノ磁気メモリセルとを備え、前記第１電極から前記ナノワイヤを経て前記第２電極に流れるワード線電流によって前記磁性ナノドットが摂動（ｐｅｒｔｕｒｂａｔｉｏｎ）された後に再配列されて形成される誘導電流の大きさを制御し、前記ナノ磁気メモリセルに複数のデータを書き込みまたは読み出すことを特徴とするナノ磁気メモリ素子を提供する。
【００２３】
本発明の一側によると、同一の第１ビット線と複数のナノ磁気メモリセルの第１電極が連結された複数のナノ磁気メモリセルを備え、複数のＭＯＳ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｉｌｉｃｏｎ）トランジスタそれぞれのドレインは前記複数のナノ磁気メモリセルの第２電極と連結され、前記複数のＭＯＳトランジスタそれぞれのソースは第２ビット線に連結され、それぞれのゲートはそれぞれ相違したワード線と連結されることを特徴とするナノ磁気メモリ素子が提供される。
【００２４】
本発明の更に他の一側によると、同一のビット線と連結された複数のナノ磁気メモリセルを備え、前記複数のナノ磁気メモリセルの第１電極は前記ビット線と連結され、前記複数のナノ磁気メモリセルの第２電極はそれぞれ相違したワード線と連結され、前記ワード線はスイッチングトランジスタに連結されることを特徴とするナノ磁気メモリ素子が提供される。
【００２５】
本発明の更に他の一側によると、絶縁基板上に第１絶縁層を積層する段階と、前記第１絶縁層の上に第１電極および第２電極を形成する段階と、前記第１電極と前記第２電極を連結して前記第１絶縁層の上部にナノワイヤ（ｎａｎｏ ｗｉｒｅ）を積層する段階と、前記ナノワイヤ上部に一つ以上の磁性ナノドット（ｄｏｔ）を形成する段階と、前記磁性ナノドット上部に第２絶縁層を積層する段階と、前記第２絶縁層の上部に磁性体薄膜層を積層する段階とを含み、前記第１電極と第２電極の間に流れるワード線電流によって前記磁性ナノドットが摂動（ｐｅｒｔｕｒｂａｔｉｏｎ）された後に再配列されて形成される誘導電流の大きさを制御し、前記ナノ磁気メモリセルに複数のデータを書き込みまたは読み出すことを特徴とするナノ磁気メモリ素子の製造方法を提供する。
【発明の効果】
【００２６】
本発明によると、ナノワイヤを経て第１電極から第２電極に流れるワード線電流によって磁性ナノドットが摂動（ｐｅｒｔｕｒｂａｔｉｏｎ）された後に再配列される過程で形成される誘導電流の大きさを制御し、前記ナノ磁気メモリセルに複数のデータを書き込みまたは読み出すことを特徴とするナノ磁気メモリ素子を提供して簡単なナノ磁気メモリ素子を提供することで、セルサイズの負担が小さいメモリ素子を具現して集積度を向上させることができる。
【００２７】
また、本発明によると、磁気メモリ素子のセルが占める有効面積を小さくすることでメモリ素子の集積度を向上させ、セルの設計側面において有利な特性を有するようにすることができる。
【００２８】
また、本発明によると、従来の金属強磁性体薄膜を用いたＭＲＡＭにおける磁化反転に必要な電流磁界問題を解決することで、メモリ素子の大容量化が可能なナノ磁気メモリ素子を提供することができる。
【００２９】
また、本発明によると、従来のメモリ素子が有する複雑なセル構造を解決することで、メモリ素子のセル具現のための工程を単純化することができる。
【００３０】
また、本発明によると、セル当りの金属配線の減少によるメモリ素子の集積度を高めることができる。
【発明を実施するための最良の形態】
【００３１】
以下、添付の図面を参照して、本発明の実施形態に対して詳しく説明する。
【００３２】
図４は、本発明の一実施形態によるナノ磁気メモリ素子セルの断面図である。
【００３３】
図４を参照すると、本発明によるナノ磁気メモリ素子セルは、磁性ナノドット（ｎａｎｏ ｄｏｔ）（４０１）、絶縁基板（４０２）、絶縁体薄膜（４０３）、ナノワイヤあるいはナノチューブ（４０４）、第１電極（４０５）、第２電極（４０６）、および磁性体薄膜（４０７）を備える。
【００３４】
絶縁基板（４０２）上に絶縁体薄膜（４０３）を積層（ｄｅｐｏｓｉｔｉｏｎ）し、絶縁体薄膜（第１絶縁層）（４０３）の上に所定のリソグラフィ（ｌｉｔｈｏｇｒａｐｈｙ）過程を介して金属電極である第１電極（４０５）と第２電極（４０６）を形成する。第１電極（４０５）と第２電極（４０６）は、間を空けて形成されている。
【００３５】
金属電極形成後、絶縁体薄膜上にナノワイヤ（４０４）あるいはナノチューブを所定の方法で積層させる。ナノワイヤ（４０４）上に絶縁体薄膜（４０８）積層後、磁性ナノドット（４０１）を形成させる。以後、磁性ナノドット（４０１）上に絶縁体薄膜（第２絶縁層）（４０９）を再び積層させ、絶縁体薄膜（４０９）上に磁性体薄膜（４０７）を積層させると、本発明によるナノ磁気メモリ素子セルが具現される。
【００３６】
５ないし５０ナノメートル範囲の直径を有する単分散（ｍｏｎｏｄｉｓｐｅｒｓｅ）磁性粒子（例えば、コバルト）を製造する方法がＭｕｒｒａｙなどの韓国特許出願９９−２７２５９号に記載されている。特に、このＭｕｒｒａｙなどの特許においては、平均直径が８ないし１０ナノメートルであり、大きさ分布の標準偏差が５％である磁性コバルト（Ｃｏ）粒子の形成を開示している。また、５０ナノメートルを超過しない直径を有する非常に規則的かつ周期的な配列を有する磁性粒子の層（単一層または多層）形態を製造する方法が韓国特許出願９９−００２８７００号に記載されている。前記した方法や当業者によって周知されているその他の方法によって、磁性ナノドット（４０１）は形成が可能である。
【００３７】
図５Ａは、図４の点線方向のナノ磁気メモリ素子セルの断面構造図である。
【００３８】
図４を参照して図５Ａを説明すると次の通りである。図４の点線方向の断面は、絶縁基板（４０２）上に絶縁体薄膜（４０３）が積層され、絶縁体薄膜（４０３）上にナノワイヤ（４０４）を形成した後、ナノワイヤ（４０４）上に絶縁体薄膜（４０８）を積層し、絶縁体薄膜（４０８）上に磁性ナノドット（４０１）を形成する。再び磁性ナノドット（４０１）上に絶縁体薄膜（４０９）が積層され、その上に磁性体薄膜（４０７）が形成されている構造を有する。このような構造が１ビット単位セル（５００）を形成し、１ビット単位セル（５００）は規則的に羅列されたアレイ（ａｒｒａｙ）形態で配置させることができる。前記ナノ磁気メモリ素子セルの製造方法については、図５Ｂで詳細に後述することにする。
【００３９】
ナノワイヤ（４０４）は、半径が１００ナノメートル以下であるアルミニウム（Ａｌ）、シリサイド（ｓｉｌｉｃｉｄｅ）、金（Ａｕ）、銅（Ｃｕ）、白金（Ｐｔ）などの金属、酸化亜鉛（ＺｎＯ）、ケイ素（Ｓｉ）などの半導体や有機性伝導体物質であったりする。前記シリサイドは金属シリサイド物質であって、Ｐｔ−Ｓｉ、Ｎｉ−Ｓｉ、Ｃｏ−Ｓｉ、Ｍｏ−Ｓｉ、およびＷ−Ｓｉとなり得る。
【００４０】
ナノワイヤ（４０４）の代わりにＣＮＴ（ｃａｒｂｏｎ ｎａｎｏｔｕｂｅ：カーボンナノチューブ）がその役割を代行することもできる。ＣＮＴは機械的に容易に変形せず、化学的安全性と負電子親和力（ｎｅｇａｔｉｖｅ ｅｌｅｃｔｒｏｎ ａｆｆｉｎｉｔｙ）が高いなどの長所を有すると共に、ＣＮＴからの電界放出特性は、真空度があまり良好でない環境でも安定した放出特性を有するものであると知られており、本発明のナノワイヤに代えて使用され得る。
【００４１】
磁性ナノドット（４０１）は、Ｆｅ、Ｆｅ２Ｏ３、Ｃｏ、ＦｅＰｔ、Ｎｉ、前記金属の酸化物、および亜鉄酸塩（ｆｅｒｒｉｔｅ：フェライト）よりなる群から選択されたいずれか一つの超常磁性粒子（ｓｕｐｅｒｐａｒａｍａｇｎｅｔｉｃ ｐａｒｔｉｃｌｅ）であって、２０ナノメートル以下の大きさを有するのが好ましい。なお、大きさの下限値については製造可能な大きさであればよい。
【００４２】
磁性体薄膜（４０７）は、Ｆｅ、Ｆｅ２Ｏ３、Ｃｏ、ＦｅＰｔ、Ｎｉ、前記金属の酸化物、または亜鉄酸塩（ｆｅｒｒｉｔｅ：フェライト）よりなる群から選択されたいずれか一つの強磁性体、強磁性体および反磁性体薄膜の積層薄膜、強磁性体薄膜の積層薄膜で形成されることができる。
【００４３】
図５Ｂは、本発明の一実施形態によるナノ磁気メモリ素子セルを製造する方法を示した流れ図である。
【００４４】
図５Ｂを参照すると、段階Ｉでは絶縁基板（４０２）を準備し、段階ＩＩでは絶縁基板（４０２）上に絶縁体薄膜（４０３）を積層し、絶縁体薄膜（４０３）上にナノワイヤ（４０４）で形成される金属薄膜を蒸着する。絶縁体薄膜（４０３）はＳｉＯ２、Ａｌ２Ｏ３、Ｓｉ３Ｎ４、ＳｉＯＮなどの材料が用いられ得るし、絶縁体薄膜（４０３）の形成はＡＬＤ、ＰＶＤ、ＣＶＤ、またはＰＬＤなどの蒸着方法が可能である。また、絶縁体薄膜（４０３）の厚さは５ｎｍないし１０ｎｍであることが好ましい。
【００４５】
段階ＩＩＩではフォトリソグラフィ（ｐｈｏｔｏｌｉｔｈｏｇｒａｐｈｙ）と所定のエッチング（ｅｔｃｈｉｎｇ）過程を経て、断面が四角形である金属ナノ配線（４０４）を形成する。四角形はエッチング過程の特性によって発生し得る形態である。以後、段階ＩＶでは熱処理（ｈｅａｔ ｔｒｅａｔｍｅｎｔ）過程を介して、金属ナノ配線（４０４）の表面張力（ｓｕｒｆａｃｅ ｔｅｎｓｉｏｎ）によって金属ナノ配線（４０４）は円形あるいは半楕円形のナノワイヤ形態に加工が可能である。しかし、金属ナノ配線（４０４）が四角形であっても、本発明によるナノ磁気メモリ素子セルを具現するのに問題なく使用が可能である。また、ナノ配線（４０４）は、半径が１００ナノメータ以下であるアルミニウム（Ａｌ）、金（Ａｕ）、銅（Ｃｕ）、白金（Ｐｔ）などの金属、酸化亜鉛（ＺｎＯ）、ケイ素（Ｓｉ）などの半導体やシリサイド（ｓｉｌｉｃｉｄｅ）、また有機性伝導体物質であったりする。
【００４６】
また、ナノワイヤ（配線）（４０４）の代わりにＣＮＴ（ｃａｒｂｏｎ ｎａｎｏｔｕｂｅ：カーボンナノチューブ）がその役割を行うこともできる。ＣＮＴは機械的に容易に変形せず、科学的安定性と負電子親和力（ｎｅｇａｔｉｖｅ ｅｌｅｃｔｒｏｎ ａｆｆｉｎｉｔｙ）が高いなどの長所を有すると共に、ＣＮＴからの電界放出特性は、真空度があまり良好でない環境でも安定した放出特性を有するものとして知られており、本発明のナノワイヤの代わりに使用され得ることは上述した通りである。
【００４７】
段階Ｖでは金属ナノ配線（４０４）が形成された絶縁体薄膜（４０３）上に再び絶縁体薄膜（４０８）を蒸着する。絶縁体薄膜（４０８）はＳｉＯ２、Ａｌ２Ｏ３、Ｓｉ３Ｎ４、ＳｉＯＮなどの材料が用いられ得るし、絶縁体薄膜（４０８）の形成はＡＬＤ、ＰＶＤ、ＣＶＤ、またはＰＬＤなどの蒸着方法が可能である。また、絶縁体薄膜（４０８）の厚さは５ｎｍないし１００ｎｍであることが好ましい。
【００４８】
段階ＶＩではコロイド（ｃｏｌｌｏｉｄａｌ）法により均一に製造された超常磁性体ナノドット（ｓｕｐｅｒｐａｒａｍａｇｎｅｔｉｃ ｎａｎｏｄｏｔ）を絶縁体薄膜（４０８）上に形成する。磁性ナノドット（４０１）はＦｅ、Ｆｅ２Ｏ３、Ｃｏ、ＦｅＰｔ、Ｎｉ、前記金属の酸化物、または亜鉄酸塩（ｆｅｒｒｉｔｅ：フェライト）のいずれか一つ以上である超常磁性体粒子（ｓｕｐｅｒｐａｒａｍａｇｎｅｔｉｃ ｐａｒｔｉｃｌｅ）であって、２０ナノメータ以下であることが好ましく、これは上述した通りである。
【００４９】
段階ＶＩＩでは磁性ナノドット（４０１）上に再び絶縁体薄膜（４０９）を蒸着する。絶縁体薄膜（４０９）はＳｉＯ２、Ａｌ２Ｏ３、Ｓｉ３Ｎ４、ＳｉＯＮなどの材料が用いられ得るし、絶縁体薄膜（４０８）の形成はＡＬＤ、ＰＶＤ、ＣＶＤ、またはＰＬＤなどの蒸着方法が可能である。
【００５０】
段階ＶＩＩＩでは絶縁体薄膜（４０９）上に磁性体薄膜（４０７）を塗布し、段階ＩＸでは所定のフォトリソグラフィ過程を介して所望するパターンを磁性体薄膜（４０７）に形成させる。
【００５１】
以後、段階Ｘで再び絶縁体薄膜（４０９）を磁性体薄膜（４０７）上に積層し、段階ＸＩで磁性体薄膜（４０７）の表面まで絶縁体薄膜（４０９）を除去すると、本発明によるナノ磁気メモリ素子セルを製造することができる。
【００５２】
図６は、本発明の一実施形態によるナノ磁気メモリ素子の書き込みモード（ライト（ｗｒｉｔｅ）モード）における動作を説明するための図面である。
【００５３】
図６を参照すると、第１電極（４０５）に正の方向の電流パルス信号（ｃｕｒｒｅｎｔ ｐｕｌｓｅ ｓｉｇｎａｌ）（６０３）が印加されてナノワイヤ（４０４）に前記方向の信号が流れるようになると、ナノワイヤあるいは炭素ナノチューブに流れる電流Ｉ（６０３）によって誘導される磁場（ｍａｇｎｅｔｉｃ ｆｉｅｌｄ）Ｈと磁気誘導（ｍａｇｎｅｔｉｃ ｉｎｄｕｃｔｉｏｎ）Ｂは［数１］の通りである。
【００５４】
【数１】
【００５５】
前記［数１］において、ｒ（６０７）は電流が流れるナノワイヤの中心からの距離である。前記［数１］のＭは磁性体薄膜（４０７）のｍａｇｎｅｔｉｚａｔｉｏｎを示す。
【００５６】
再び図６を参照すると、ナノワイヤ（４０４）に正の方向の電流パルス信号（６０３）が流れるようになると、ナノワイヤ周辺には、磁場Ｈ（６０５）は地面に出る方向を基準とする時に反時計回りで形成され、前記反時計回りで形成された磁場Ｈ（６０５）によって、強磁性体あるいは強磁性体と反磁性体を積層して構成された磁性体薄膜（４０７）が磁化され、誘導磁気モーメント（ｉｎｄｕｃｅｄ ｍａｇｎｅｔｉｃ ｍｏｍｅｎｔ）（６０１）が図６に示された方向に誘導される。これと反対に、ナノワイヤ（４０４）に負の方向の電流パルス信号（６０４）が流れるようになると、ナノワイヤ周辺には、磁場Ｈ（６０６）は地面に出る方向を基準とする時に時計回りで形成され、その大きさは前記［数１］で示した通りである。前記時計回りに形成された磁場Ｈ（６０６）によって、磁性体薄膜（４０７）には誘導磁気モーメント（６０２）が図６に示された方向に誘導される。磁性体薄膜（４０７）に誘導された磁気モーメント（６０１）は、磁性体薄膜（４０７）の強磁性特性によって、ナノワイヤ（４０４）に電流パルス信号の印加後にも一定値が残留して残るため、本発明で上述したように、ナノワイヤ（４０４）に流れる電流による磁性体薄膜（４０７）に誘導される磁気モーメントの方向によってナノ磁気メモリ素子にデータを記録することができるようになる。
【００５７】
図７は、図６のナノワイヤに流れる電流による磁性体薄膜にそれぞれ異なるデータが記録されたナノ磁気メモリ素子セルの状態を示した断面図である。
【００５８】
図６を参照して図７を説明すると、左側のナノ磁気メモリ素子セル（７１０）（以下“１の状態ナノ磁気メモリ素子セル”とする）は、電極を介したナノワイヤあるいは炭素ナノチューブに正の方向に印加された電流パルスによって１の状態（７１１）が記録されたものであり、右側のナノ磁気メモリ素子セル（７２０）（以下“０の状態ナノ磁気メモリ素子セル”とする）は、電極を介したナノワイヤあるいは炭素ナノチューブに負の方向に印加された電流パルスによって０の状態（７２１）が記録された状態を示す。前記１の状態と０の状態は、実際の具現において反対に具現されることもあるということは当業者にとっては自明であるだろう。
【００５９】
これは単純に、書き込み用の電流パルス信号を第１電極（４０５）に印加してナノワイヤ（４０４）を経て第２電極に流れるようにすることによって、従来のＭＲＡＭの金属配線数より少ない２つの配線のみを必要とすることができるため、ナノ磁気メモリ素子の集積度を高めることができる。また、磁気メモリ素子のセルが占める有効面積を小さくすることでメモリ素子の集積度を向上させ、セルの設計側面において有利な特性を有するようにすることもできる。また、従来の金属強磁性体薄膜を用いたＭＲＡＭにおける磁化反転に必要な電流磁界問題が解決されるため、メモリ素子の大容量化が可能なナノ磁気メモリ素子の製造が可能である。
【００６０】
図８は、ナノ磁気メモリ素子セルに１の状態のデータを読み出すために印加された読み出し用の電流パルス信号とそれによる出力される電流パルス信号の変化を示した図である。
【００６１】
図８は、図１０を参照して詳しく説明することにする。
【００６２】
図１０は、正の方向の読み出し用の電流パルス信号が印加される時、データが記録された磁性体薄膜の影響による磁性ナノドットが摂動（ｐｅｒｔｕｒｂａｔｉｏｎ）された後、所定の緩和時間（ｒｅｌａｘａｔｉｏｎ ｔｉｍｅ：弛緩時間）経過によって磁気モーメントが再配列される過程を示したものである。
【００６３】
図１０を参照すると、段階（１０１０）では、磁性体薄膜（４０７）には１の状態の磁気モーメント（７１１）が記録されており、前記磁性体薄膜の磁気力線（ｍａｇｎｅｔｉｃ ｆｌｕｘ）によって超常磁性体状態の磁性ナノドット（４０１）の磁気モーメントが並んで整列されている状態（１０１１）を示す。
【００６４】
段階（１０２０）では、ナノワイヤ（４０４）に正の方向の読み出し用の電流パルス信号が印加される場合、印加された電流方向によってナノワイヤ周辺に磁場Ｈ（１０２１）が反時計回りで摂動（ｐｅｒｔｕｒｂａｔｉｏｎ）され、形成された磁場Ｈ（１０２１）によってナノドットの磁気モーメント（１０１１）は反時計回りで再配列される。
【００６５】
段階（１０３０）では、ナノワイヤ（４０４）に正の方向の読み出し用の電流パルス信号の印加が完了した後に磁性ナノドットの状態を示したものである。正の方向の読み出し用の電流パルス信号の印加が完了すると、段階（１０２０）で反時計回りで摂動（ｐｅｒｔｕｒｂａｔｉｏｎ）された磁性ナノドットの磁気モーメント（１０１）は、段階（１０１０）において最初に配列された状態に再配列される。摂動された状態から最初に配列された状態に復旧する時間、すなわち緩和時間（ｒｅｌａｘａｔｉｏｎ ｔｉｍｅ：弛緩時間）に対して磁性ナノドットの磁気モーメント変化によって誘導電流がナノワイヤに発生するようになる。
【００６６】
誘導電流が発生する過程を説明すると次の通りとなる。磁気モーメントの変化は電流の発生と関連があるが、これはＭａｘｗｅｌｌ方程式で説明することができる。
【００６７】
【数２】
【００６８】
前記［数２］で、Ｊは電流密度（ｃｕｒｒｅｎｔ ｄｅｎｓｉｔｙ）、σは電気伝導度（ｅｌｅｃｔｒｉｃ ｃｏｎｄｕｃｔｉｖｉｔｙ）、Ｍは磁化（ｍａｇｎｅｔｉｚａｔｉｏｎ）を示す。前記［数２］は、磁気モーメントの変化量によるナノワイヤに誘導される電流が超常磁性体状態の磁性ナノドットの磁気モーメントが摂動された後に再配列される時間の変化による変化量と関連があることを示す。マイナス符号は、誘導される電流は磁場の変化を妨害する方向に生成されることを意味するレンツ（Ｌｅｎｚ）の法則を意味する。
【００６９】
磁性ナノドットの磁気モーメントの時間の変化は、緩和時間（ｒｅｌａｘａｔｉｏｎ ｔｉｍｅ）τと関連があるが、緩和時間は［数３］のように表現されることができる。
【００７０】
【数３】
【００７１】
前記［数３］で、τ０は緩和時間定数（ｒｅｌａｘａｔｉｏｎ ｔｉｍｅ ｃｏｎｓｔａｎｔ）、Ｗｂは障壁エネルギー（ｂａｒｒｉｅｒ ｅｎｅｒｇｙ）、ＫＢはボルツマン定数（Ｂｏｌｔｚｍａｎ ｃｏｎｓｔａｎｔ）、Ｔは温度を示す。また、障壁エネルギーＷｂは［数４］のように表現されることができる。
【００７２】
【数４】
【００７３】
前記［数４］で、Ｗｍａｘは［数５］のように、Ｗｍｉｎは［数６］のように表現されることができる。
【００７４】
【数５】
【００７５】
【数６】
【００７６】
前記［数５］、［数６］で、Ｋａはｅｆｆｅｃｔｉｖｅ ａｎｉｓｏｔｒｏｐｙ ｃｏｎｓｔａｎｔであり、Ｂｍは磁性体薄膜（４０７）に形成された磁気誘導（ｍａｇｎｅｔｉｃ ｉｎｄｕｃｔｉｏｎ）、Ｖｍは磁性ナノドット（４０１）の磁気体積（ｍａｇｎｅｔｉｃ ｖｏｌｕｍｅ）を示す。また、Ｍｓはナノドット（４０１）層の飽和（ｓａｔｕｒａｔｉｏｎ）磁化を示す。
【００７７】
前記［数５］、［数６］から磁性体薄膜（４０７）に形成された磁気誘導Ｂｍと摂動されて形成された磁化（ｍａｇｎｅｔｉｚａｔｉｏｎ）Ｍｓが逆並行（ａｎｔｉ−ｐａｒａｌｌｅｌ）すると、前記［数４］で、Ｗｂは［数７］のように表現されることができるであろう。
【００７８】
【数７】
【００７９】
Ｗｂが前記［数７］のように表現されると、これは相対的に小さいＷｂとなる。また、前記［数３］で、相対的に小さい緩和時間τ、すなわち速い緩和を引き起こすことを意味するようになり、速い緩和時間は、前記［数３］で大きい値の電流を誘導するであろう。
【００８０】
しかし、磁性体薄膜（４０７）に形成された磁気誘導Ｂｍと摂動されて形成された磁化（ｍａｇｎｅｔｉｚａｔｉｏｎ）Ｍｓが平行（ｐａｒａｌｌｅｌ）すると、前記［数４］で、Ｗｂは［数８］のように表現されることができるであろう。
【００８１】
【数８】
【００８２】
Ｗｂが前記［数８］のように表現されると、これは相対的に大きい値のＷｂとなる。また、前記［数３］で、相対的に大きい緩和時間τ、すなわち遅い緩和を引き起こすことを意味するようになり、遅い緩和時間は、前記［数２］で小さい値の電流を誘導するであろう。
【００８３】
再び図７を参照すると、ナノ磁気メモリ素子セルに１の状態データ（８１０）を読み出すために印加された読み出し用の電流パルス信号（８２０）のうち、正の方向への電流パルスが印加された場合には、図１０で詳述したように、磁性体薄膜（４０７）に形成された磁気誘導Ｂｍと摂動されて形成された磁化（ｍａｇｎｅｔｉｚａｔｉｏｎ）Ｍｓが平行（ｐａｒａｌｌｅｌ）するようになる。これは、相対的に大きい値のＷｂおよび遅い緩和時間を引き起こし、［数２］で小さい値の電流を誘導し、レンツの法則によって方向は正の方向に電流が誘導されるであろう。従って、第２電極に出力される電流には、前記方向および大きさで誘導された電流パルス（８３１）が存在するようになるであろう。
【００８４】
一方、ナノ磁気メモリ素子セルに１の状態データ（８１０）を読み出すために印加された読み出し用の電流パルス信号（８２０）のうち、負の方向への電流パルスが印加された場合には、図１０で詳述したように、磁性体薄膜（４０７）に形成された磁気誘導Ｂｍと摂動されて形成された磁化（ｍａｇｎｅｔｉｚａｔｉｏｎ）Ｍｓが逆並行（ａｎｔｉ−ｐａｒａｌｌｅｌ）するようになる。これは、相対的に小さい値のＷｂおよび速い緩和時間を引き起こし、［数２］で大きい値の電流を誘導し、レンツの法則によって方向は正の方向に電流が誘導されるであろう。従って、第２電極に出力される電流には、前記方向および大きさで誘導された電流パルス（８３２）が存在するようになるであろう。
【００８５】
前記出力される電流パルス波形（８３０）の正の方向電流印加の後に誘導される電流波形（８３１）と負の方向電流印加の後に誘導される電流波形（８３２）の大きさを分析することで、磁性体薄膜に記録されているデータを読み出すことができる。
【００８６】
図９は、ナノ磁気メモリ素子セルに０の状態のデータを読み出すために印加された読み出し用の電流パルス信号とそれによる出力される電流パルス信号の変化を示した図である。
【００８７】
図９を参照すると、ナノ磁気メモリ素子セルに０の状態データ（９１０）を読み出すために印加された読み出し用の電流パルス信号（９２０）のうち、正の方向への電流パルスが印加された場合には、図１０で詳述したように、磁性体薄膜（４０７）に形成された磁気誘導Ｂｍと摂動されて形成された磁化（ｍａｇｎｅｔｉｚａｔｉｏｎ）Ｍｓが逆並行（ａｎｔｉ−ｐａｒａｌｌｅｌ）するようになる。これは、相対的に小さい値のＷｂおよび速い緩和時間を引き起こし、［数２］で大きい値の電流を誘導し、レンツの法則によって方向は負の方向に電流が誘導されるであろう。従って、第２電極に出力される電流には、前記方向および大きさで誘導された電流パルス（９３１）が存在するようになるであろう。
【００８８】
一方、ナノ磁気メモリ素子セルに１の状態データ（９１０）を読み出すために印加された読み出し用の電流パルス信号（９２０）のうち、負の方向への電流パルスが印加された場合には、図１０で詳述したように、磁性体薄膜（４０７）に形成された磁気誘導Ｂｍと摂動されて形成された磁化（ｍａｇｎｅｔｉｚａｔｉｏｎ）Ｍｓが平行（ｐａｒａｌｌｅｌ）するようになる。これは、相対的に大きい値のＷｂおよび遅い緩和時間を引き起こし、［数２］で小さい値の電流を誘導し、レンツの法則によって方向は負の方向に電流が誘導されるであろう。従って、第２電極に出力される電流には、前記方向および大きさで誘導された電流パルス（９３２）が存在するようになる。
【００８９】
前記出力される電流パルス波形（９３０）の正の方向電流印加の後に誘導される電流波形（９３１）と負の方向電流印加の後に誘導される電流波形（９３２）の大きさを分析することで、磁性体薄膜に記録されているデータを読み出すようになる。
【００９０】
図１１は、本発明の一実施形態によるナノ磁気メモリ素子セルアレイ（ａｒｒａｙ）が具現されたＮＯＲタイプの高集積メモリ回路を示したものである。
【００９１】
図１１を参照すると、同一の第１ビット線（１１４０）と複数のナノ磁気メモリセル（１１１０）の第１電極（４０５）が連結された複数のナノ磁気メモリセル（１１１０）を備え、複数のＭＯＳ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｉｌｉｃｏｎ）トランジスタ（１１２０）それぞれのドレインは前記複数のナノ磁気メモリセルの第２電極（４０６）と連結され、前記複数のＭＯＳトランジスタ（１１２０）それぞれのソースは第２ビット線（１１５０）に連結され、それぞれのゲートはそれぞれ相違したワード線（１１３０）と連結されている構造である。本発明の当業者であれば周知のように、ワード線とビット線によってナノ磁気メモリセルを選択した後、上述したような読み取り／書き込み過程を経ることができる。
【００９２】
図１２は、本発明の一実施形態によるナノ磁気メモリ素子セルアレイ（ａｒｒａｙ）が具現されたクロスポイント（Ｃｒｏｓｓ−ｐｏｉｎｔ）構造の高集積メモリ回路を示したものである。
【００９３】
図１２を参照すると、同一のビット線（１２４０）と連結された複数のナノ磁気メモリセル（１２１０）を備え、前記複数のナノ磁気メモリセルの第１電極（４０５）は前記ビット線（１２４０）と連結され、前記複数のナノ磁気メモリセルの第２電極（４０６）はそれぞれ相違したワード線（１２３０）と連結され、前記ワード線（１２３０）はセレクション（ｓｅｌｅｃｔｉｏｎ）トランジスタ（１２２０）に連結されている構造である。セレクション（ｓｅｌｅｃｔｉｏｎ）トランジスタによって所定のナノ磁気メモリセルが選択され、ワード線とビット線を介して上述したようにデータの読み取りおよび書き込みが可能である。
【００９４】
以上のように、本発明を上述した実施形態と図面によって説明したが、本発明は前記の実施形態に限定されるものではなく、本発明が属する分野において通常の知識を有する者にとっては、このような記載から多様な修正および変形が可能である。
【００９５】
よって、本発明の範囲は、説明された実施形態に限定されてはならず、添付の特許請求の範囲だけでなく、この特許請求の範囲と均等なものなどによって定められなければならない。
【図面の簡単な説明】
【００９６】
【図１】従来の磁気抵抗メモリの多層磁性体薄膜構造であって、ＭＴＪ（Ｍａｇｎｅｔｉｃ Ｔｕｎｎｅｌ Ｊｕｎｃｔｉｏｎ：磁気トンネル接合）セルの断面図である。
【図２】従来の磁気抵抗メモリセルと対応する磁気抵抗メモリの断面図である。
【図３】従来のＭＲＡＭセルアレイ（ｃｅｌｌ ａｒｒａｙ）を示した図である。
【図４】本発明の一実施形態によるナノ磁気メモリ素子セルの断面図である。
【図５Ａ】図４の点線方向のナノ磁気メモリ素子セルの断面構造図である。
【図５Ｂ】本発明の一実施形態によるナノ磁気メモリ素子セルを製造する方法を示した流れ図である。
【図６】本発明の一実施形態によるナノ磁気メモリ素子のライトモードにおける動作を説明するための図である。
【図７】図６のナノワイヤに流れる電流による磁性体薄膜にそれぞれ異なるデータが記録されたナノ磁気メモリ素子セルの状態を示した断面図である。
【図８】ナノ磁気メモリ素子セルに１の状態のデータを読み出すために印加された読み出し用の電流パルス信号とそれによる出力される電流パルス信号の変化を示した図である。
【図９】ナノ磁気メモリ素子セルに０の状態のデータを読み出すために印加された読み出し用の電流パルス信号とそれによる出力される電流パルス信号の変化を示した図である。
【図１０】正の方向の読み出し用の電流パルス信号が印加される時、データが記録された磁性体薄膜の影響による磁性ナノドットが摂動（ｐｅｒｔｕｒｂａｔｉｏｎ）された後、所定の緩和時間（ｒｅｌａｘａｔｉｏｎ ｔｉｍｅ：弛緩時間）の経過によって磁気モーメントが再配列される過程を示した図である。
【図１１】本発明の一実施形態によるナノ磁気メモリ素子セルアレイ（ａｒｒａｙ）が具現されたＮＯＲタイプの高集積メモリ回路を示した図である。
【図１２】本発明の一実施形態によるナノ磁気メモリ素子セルアレイ（ａｒｒａｙ）が具現されたＣｒｏｓｓ−ｐｏｉｎｔタイプの高集積メモリ回路を示した図である。
【符号の説明】
【００９７】
４０１…磁性ナノドット、
４０２…絶縁基板、
４０３…絶縁体薄膜、
４０４…ナノワイヤあるいは炭素ナノチューブ、
４０５…第１電極、
４０６…第２電極、
４０７…磁性体薄膜、
４０８…絶縁層。
【技術分野】
【０００１】
本発明は、ナノ磁気メモリ素子に関し、より詳細には、ナノ磁気メモリ素子のナノワイヤを経て第１電極から第２電極に流れるワード線電流によって磁性ナノドットが摂動（ｐｅｒｔｕｒｂａｔｉｏｎ）された後に再配列される過程で形成される誘導電流の大きさを制御し、前記ナノ磁気メモリセルに複数のデータを書き込みまたは読み出すこと（ｗｒｉｔｅ／ｒｅａｄ）を特徴とするナノ磁気メモリ素子に関する。
【背景技術】
【０００２】
現在、大部分の半導体メモリ製造会社は、次世代記憶素子の一つとして強磁性体物質を用いた磁気抵抗メモリ（ＭＲＡＭ：Ｍａｇｎｅｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）の開発に積極的に参加している。
【０００３】
磁気抵抗メモリは、強磁性体薄膜を多層で形成して各薄膜層の磁化方向による電流変化を感知することで、データの読み書きが可能な記憶素子である。このようなＭＲＡＭは一般的にＧＭＲ（Ｇｉａｎｔ Ｍａｇｎｅｔｏ Ｒｅｓｉｓｔａｎｃｅ：巨大磁気抵抗）、ＭＴＪ（Ｍａｇｎｅｔｉｃ Ｔｕｎｎｅｌ Ｊｕｎｃｔｉｏｎ：磁気トンネル接合）など様々なセルの種類によって構成される。すなわち、ＭＲＡＭは、スピンが電子の伝達現象に至大な影響を及ぼすために生ずる巨大磁気抵抗（ＧＭＲ）現象やスピン偏極磁気透過現象を用いてメモリ素子を具現する。まず、巨大磁気抵抗（ＧＭＲ）現象を用いたＭＲＡＭは、非磁性層を間に置いた二つの磁性層でスピン方向が同じ場合より相違する場合の抵抗が大きく異なるという現象を用いて具現される。また、スピン偏極磁気透過現象を用いたＭＲＡＭは、絶縁層を間に置いた二つの磁性層でスピン方向が同じ場合が相違する場合より電流透過が遥かによく起こるという現象を用いて具現される。
【０００４】
図１は、このような従来の磁気抵抗メモリの多層磁性体薄膜構造であって、ＭＴＪ（Ｍａｇｎｅｔｉｃ Ｔｕｎｎｅｌ Ｊｕｎｃｔｉｏｎ：磁気トンネル接合）セルの断面図である。
【０００５】
図１を参照すると、一般的にＭＴＪセル（１００）は、反磁性体（ａｎｔｉ−ｆｅｒｒｏｅｌｅｃｔｒｉｃ）薄膜（１０１）、固定層（ｆｉｘｅｄ ｌａｙｅｒ）強磁性体薄膜（１０２）、トンネリング電流が流れる薄い絶縁層（１０３）および自由層（ｆｒｅｅ ｌａｙｅｒ）強磁性体薄膜（１０４）で形成される。
【０００６】
ここで、固定層（ｆｉｘｅｄ ｌａｙｅｒ）強磁性体薄膜（１０２）は、磁化方向が一方向で固定されている。また、反磁性体薄膜（１０１）は、固定層強磁性体薄膜（１０２）の磁化方向が変わらないように固定する役割をする。このような固定層強磁性体薄膜の磁化方向が変わらないようにするためにＳＡＦ（ｓｙｎｔｈｅｔｉｃ ａｎｔｉｆｅｒｒｏｍａｇｎｅｔ）構造を形成したりもする。一方、可変層強磁性体薄膜（１０４）は、外部磁場によって磁化方向が変わる。また、可変層強磁性体薄膜（１０４）の磁化方向によって“０”または“１”のデータを記憶することができる。このようなＭＴＪセル（１００）に垂直方向に電流が流れる場合、薄い絶縁層（１０３）を介したトンネリング電流が発生するようになる。この時、固定層強磁性体薄膜（１０２）と可変層強磁性体薄膜（１０４）の磁化方向が反対である場合には、小さいトンネリング電流が流れるようになる。
【０００７】
このような現象をＴＭＲ（Ｔｕｎｎｅｌｉｎｇ Ｍａｇｎｅｔｏｒｅｓｉｓｔａｎｃｅ：トンネル磁気抵抗）効果と言う。このトンネリング電流の大きさを感知することで自由層強磁性体薄膜（１０４）の磁化方向を知ることができ、セルに格納されたデータを読み出すことができるようになる。
【０００８】
図２は、従来の磁気抵抗メモリセルと対応する磁気抵抗メモリの断面図である。
【０００９】
図２を参照すると、電界効果トランジスタ（２０４）のソース領域（２０５）の上部に接地線（２０７）が形成され、ゲートの上部に読み出しワード線（２０１）が形成される。また、ドレイン領域（２０６）の上部には第１導電層（２０８）、コンタクトプラグ（２０９）、第２導電層（２１０）およびコンタクトプラグ（２１１）が順に形成されている。また、書き込みワード線（２０３）の上部に連結層（２１２）が形成され、連結層（２１２）の上部にＭＴＪセル（１００）とビット線（２０２）がステック（ｓｔａｃｋ）形式で形成されている。
【００１０】
読み出しワード線（２０１）は、データの読み込み（リード（ｒｅａｄ））時に用いられる。書き込みワード線（２０３）は、電流の印加によって外部磁場を形成してＭＴＪセル（１００）内の自由層強磁性体薄膜（１０４）の磁化方向の変化によってデータを格納することができるようにする。ビット線（２０２）は、ＭＴＪセル（１００）に垂直方向に電流を印加して自由層強磁性体薄膜（１０４）の磁化方向を知ることができるようにする。このような構成を有する従来のＭＲＡＭは、リード時に読み出しワード線（２０１）に電圧を加えて電界効果トランジスタ（２０４）を動作させる。また、ビット線（２０２）に電流を印加した後、ＭＴＪセル（１００）に流れる電流の大きさを感知する。また、ライト（ｗｒｉｔｅ）時には電界効果トランジスタ（２０４）をオフ状態で維持しながら、書き込みワード線（２０３）とビット線（２０２）に電流を印加させる。そして、これによって発生する外部磁場によってＭＴＪセル（１００）自由層の磁化方向を変化させる。
【００１１】
図３は、従来のＭＲＡＭセルアレイ（ｃｅｌｌ ａｒｒａｙ）を示した図面である。
【００１２】
図３を参照すると、従来のＭＲＡＭは、一つのスイッチング素子トランジスタＴと一つのＭＴＪを有する１Ｔ＋１ＭＴＪ構造を有する。具体的に、ＭＲＡＭセルは、複数のワード線ＷＬ１〜ＷＬ４と複数のビット線ＢＬ１、ＢＬ２およびこれらによって選択されるセル（３０１）を備え、複数のビット線ＢＬ１、ＢＬ２とそれぞれ連結されるセンシングアンプ（ｓｅｎｓｉｎｇ ａｍｐ）ＳＡ１、ＳＡ２を備える。このような構造を有する従来のＭＲＡＭセルは、ワード線ＷＬ選択信号によってセルが選択され、スイッチング素子Ｔを介してＭＴＪに一定電圧が加えられると、ＭＴＪの極性によってビット線ＢＬに流れるセンシング電流が異なるようになる。従って。このセンシング電流をセンスアンプＳＡによって増幅させることでデータをリードすることができるようになる。
【００１３】
このような従来の磁気抵抗メモリは、接地線（２０７）、読み出しワード線（２０１）、書き込みワード線（２０３）およびビット線（２０２）から成り、セル当り計４つの独立的な金属配線が構成されるため配線構造が複雑である。従って、このような構造の磁気抵抗メモリの単位面積は８Ｆ２となり、比較的大きい面積を有する。また、従来の磁気抵抗メモリは、セルが占める有効面積が大きくなってメモリ素子の集積度が低下し、セルの設計側面においても不利な特性を有するようになる。なお、８Ｆ２は磁気抵抗メモリの加工寸法である。
【００１４】
金属強磁性体薄膜を用いたＭＲＡＭでは、メモリセルのサイズが小さくなると磁化反転で必要とする電流磁界が増加する。これが、金属強磁性体を用いた従来のＭＲＡＭの大容量化に伴う課題であった。
【００１５】
また、上述したように動作する従来の磁気抵抗メモリは、一つのセルが１Ｔ＋１ＭＴＪ構造を有するためセル構造が複雑である。一つのセルがトランジスタＴとＭＴＪを別途で備えるため複雑な構造のセルを具現するための工程が困難である。
【００１６】
また、従来のＭＲＡＭセルは、上述した構造的問題によるセル当りの金属配線の増加は、集積度を高めるのに限界要因として作用するという問題点があった。
【発明の開示】
【発明が解決しようとする課題】
【００１７】
本発明は、上述した従来技術の問題点を解決するために案出されたものであって、ナノワイヤを経て第１電極から第２電極に流れるワード線電流によって磁性ナノドットが摂動（ｐｅｒｔｕｒｂａｔｉｏｎ）された後に再配列される過程で形成される誘導電流の大きさを制御し、前記ナノ磁気メモリセルに複数のデータを書き込みまたは読み出すことを特徴とするナノ磁気メモリ素子を提供して簡単なナノ磁気メモリ素子を提供することで、セルサイズの負担が小さいメモリ素子を具現して集積度を向上しようとすることを目的とする。
【００１８】
また、本発明は、磁気メモリ素子のセルが占める有効面積を小さくすることでメモリ素子の集積度を向上させ、セルの設計側面において有利な特性を有するようにすることを他の目的とする。
【００１９】
また、本発明は、従来の金属強磁性体薄膜を用いたＭＲＡＭにおける磁化反転に必要な電流磁界問題を解決することで、メモリ素子の大容量化が可能なナノ磁気メモリ素子を提供することを更に他の目的とする。
【００２０】
また、本発明は、従来のメモリ素子が有する複雑なセル構造を解決することで、メモリ素子のセル具現のための工程の単純化を提供することを更に他の目的とする。
【００２１】
また、本発明は、セル当りの金属配線の減少によるメモリ素子の集積度を高めることを更に他の目的とする。
【課題を解決するための手段】
【００２２】
前記目的を達成し、上述した従来技術の問題点を解決するために、本発明は、絶縁基板上に積層された第１絶縁層と、前記第１絶縁層の上に形成された第１電極および第２電極と、前記第１電極と前記第２電極を連結して前記第１絶縁層の上部に積層されるナノワイヤ（ｎａｎｏ ｗｉｒｅ）と、前記ナノワイヤ上部に形成された一つ以上の磁性ナノドット（ｄｏｔ）と、前記磁性ナノドット上部に積層された第２絶縁層と、前記第２絶縁層の上部に積層された磁性体薄膜層を含むナノ磁気メモリセルとを備え、前記第１電極から前記ナノワイヤを経て前記第２電極に流れるワード線電流によって前記磁性ナノドットが摂動（ｐｅｒｔｕｒｂａｔｉｏｎ）された後に再配列されて形成される誘導電流の大きさを制御し、前記ナノ磁気メモリセルに複数のデータを書き込みまたは読み出すことを特徴とするナノ磁気メモリ素子を提供する。
【００２３】
本発明の一側によると、同一の第１ビット線と複数のナノ磁気メモリセルの第１電極が連結された複数のナノ磁気メモリセルを備え、複数のＭＯＳ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｉｌｉｃｏｎ）トランジスタそれぞれのドレインは前記複数のナノ磁気メモリセルの第２電極と連結され、前記複数のＭＯＳトランジスタそれぞれのソースは第２ビット線に連結され、それぞれのゲートはそれぞれ相違したワード線と連結されることを特徴とするナノ磁気メモリ素子が提供される。
【００２４】
本発明の更に他の一側によると、同一のビット線と連結された複数のナノ磁気メモリセルを備え、前記複数のナノ磁気メモリセルの第１電極は前記ビット線と連結され、前記複数のナノ磁気メモリセルの第２電極はそれぞれ相違したワード線と連結され、前記ワード線はスイッチングトランジスタに連結されることを特徴とするナノ磁気メモリ素子が提供される。
【００２５】
本発明の更に他の一側によると、絶縁基板上に第１絶縁層を積層する段階と、前記第１絶縁層の上に第１電極および第２電極を形成する段階と、前記第１電極と前記第２電極を連結して前記第１絶縁層の上部にナノワイヤ（ｎａｎｏ ｗｉｒｅ）を積層する段階と、前記ナノワイヤ上部に一つ以上の磁性ナノドット（ｄｏｔ）を形成する段階と、前記磁性ナノドット上部に第２絶縁層を積層する段階と、前記第２絶縁層の上部に磁性体薄膜層を積層する段階とを含み、前記第１電極と第２電極の間に流れるワード線電流によって前記磁性ナノドットが摂動（ｐｅｒｔｕｒｂａｔｉｏｎ）された後に再配列されて形成される誘導電流の大きさを制御し、前記ナノ磁気メモリセルに複数のデータを書き込みまたは読み出すことを特徴とするナノ磁気メモリ素子の製造方法を提供する。
【発明の効果】
【００２６】
本発明によると、ナノワイヤを経て第１電極から第２電極に流れるワード線電流によって磁性ナノドットが摂動（ｐｅｒｔｕｒｂａｔｉｏｎ）された後に再配列される過程で形成される誘導電流の大きさを制御し、前記ナノ磁気メモリセルに複数のデータを書き込みまたは読み出すことを特徴とするナノ磁気メモリ素子を提供して簡単なナノ磁気メモリ素子を提供することで、セルサイズの負担が小さいメモリ素子を具現して集積度を向上させることができる。
【００２７】
また、本発明によると、磁気メモリ素子のセルが占める有効面積を小さくすることでメモリ素子の集積度を向上させ、セルの設計側面において有利な特性を有するようにすることができる。
【００２８】
また、本発明によると、従来の金属強磁性体薄膜を用いたＭＲＡＭにおける磁化反転に必要な電流磁界問題を解決することで、メモリ素子の大容量化が可能なナノ磁気メモリ素子を提供することができる。
【００２９】
また、本発明によると、従来のメモリ素子が有する複雑なセル構造を解決することで、メモリ素子のセル具現のための工程を単純化することができる。
【００３０】
また、本発明によると、セル当りの金属配線の減少によるメモリ素子の集積度を高めることができる。
【発明を実施するための最良の形態】
【００３１】
以下、添付の図面を参照して、本発明の実施形態に対して詳しく説明する。
【００３２】
図４は、本発明の一実施形態によるナノ磁気メモリ素子セルの断面図である。
【００３３】
図４を参照すると、本発明によるナノ磁気メモリ素子セルは、磁性ナノドット（ｎａｎｏ ｄｏｔ）（４０１）、絶縁基板（４０２）、絶縁体薄膜（４０３）、ナノワイヤあるいはナノチューブ（４０４）、第１電極（４０５）、第２電極（４０６）、および磁性体薄膜（４０７）を備える。
【００３４】
絶縁基板（４０２）上に絶縁体薄膜（４０３）を積層（ｄｅｐｏｓｉｔｉｏｎ）し、絶縁体薄膜（第１絶縁層）（４０３）の上に所定のリソグラフィ（ｌｉｔｈｏｇｒａｐｈｙ）過程を介して金属電極である第１電極（４０５）と第２電極（４０６）を形成する。第１電極（４０５）と第２電極（４０６）は、間を空けて形成されている。
【００３５】
金属電極形成後、絶縁体薄膜上にナノワイヤ（４０４）あるいはナノチューブを所定の方法で積層させる。ナノワイヤ（４０４）上に絶縁体薄膜（４０８）積層後、磁性ナノドット（４０１）を形成させる。以後、磁性ナノドット（４０１）上に絶縁体薄膜（第２絶縁層）（４０９）を再び積層させ、絶縁体薄膜（４０９）上に磁性体薄膜（４０７）を積層させると、本発明によるナノ磁気メモリ素子セルが具現される。
【００３６】
５ないし５０ナノメートル範囲の直径を有する単分散（ｍｏｎｏｄｉｓｐｅｒｓｅ）磁性粒子（例えば、コバルト）を製造する方法がＭｕｒｒａｙなどの韓国特許出願９９−２７２５９号に記載されている。特に、このＭｕｒｒａｙなどの特許においては、平均直径が８ないし１０ナノメートルであり、大きさ分布の標準偏差が５％である磁性コバルト（Ｃｏ）粒子の形成を開示している。また、５０ナノメートルを超過しない直径を有する非常に規則的かつ周期的な配列を有する磁性粒子の層（単一層または多層）形態を製造する方法が韓国特許出願９９−００２８７００号に記載されている。前記した方法や当業者によって周知されているその他の方法によって、磁性ナノドット（４０１）は形成が可能である。
【００３７】
図５Ａは、図４の点線方向のナノ磁気メモリ素子セルの断面構造図である。
【００３８】
図４を参照して図５Ａを説明すると次の通りである。図４の点線方向の断面は、絶縁基板（４０２）上に絶縁体薄膜（４０３）が積層され、絶縁体薄膜（４０３）上にナノワイヤ（４０４）を形成した後、ナノワイヤ（４０４）上に絶縁体薄膜（４０８）を積層し、絶縁体薄膜（４０８）上に磁性ナノドット（４０１）を形成する。再び磁性ナノドット（４０１）上に絶縁体薄膜（４０９）が積層され、その上に磁性体薄膜（４０７）が形成されている構造を有する。このような構造が１ビット単位セル（５００）を形成し、１ビット単位セル（５００）は規則的に羅列されたアレイ（ａｒｒａｙ）形態で配置させることができる。前記ナノ磁気メモリ素子セルの製造方法については、図５Ｂで詳細に後述することにする。
【００３９】
ナノワイヤ（４０４）は、半径が１００ナノメートル以下であるアルミニウム（Ａｌ）、シリサイド（ｓｉｌｉｃｉｄｅ）、金（Ａｕ）、銅（Ｃｕ）、白金（Ｐｔ）などの金属、酸化亜鉛（ＺｎＯ）、ケイ素（Ｓｉ）などの半導体や有機性伝導体物質であったりする。前記シリサイドは金属シリサイド物質であって、Ｐｔ−Ｓｉ、Ｎｉ−Ｓｉ、Ｃｏ−Ｓｉ、Ｍｏ−Ｓｉ、およびＷ−Ｓｉとなり得る。
【００４０】
ナノワイヤ（４０４）の代わりにＣＮＴ（ｃａｒｂｏｎ ｎａｎｏｔｕｂｅ：カーボンナノチューブ）がその役割を代行することもできる。ＣＮＴは機械的に容易に変形せず、化学的安全性と負電子親和力（ｎｅｇａｔｉｖｅ ｅｌｅｃｔｒｏｎ ａｆｆｉｎｉｔｙ）が高いなどの長所を有すると共に、ＣＮＴからの電界放出特性は、真空度があまり良好でない環境でも安定した放出特性を有するものであると知られており、本発明のナノワイヤに代えて使用され得る。
【００４１】
磁性ナノドット（４０１）は、Ｆｅ、Ｆｅ２Ｏ３、Ｃｏ、ＦｅＰｔ、Ｎｉ、前記金属の酸化物、および亜鉄酸塩（ｆｅｒｒｉｔｅ：フェライト）よりなる群から選択されたいずれか一つの超常磁性粒子（ｓｕｐｅｒｐａｒａｍａｇｎｅｔｉｃ ｐａｒｔｉｃｌｅ）であって、２０ナノメートル以下の大きさを有するのが好ましい。なお、大きさの下限値については製造可能な大きさであればよい。
【００４２】
磁性体薄膜（４０７）は、Ｆｅ、Ｆｅ２Ｏ３、Ｃｏ、ＦｅＰｔ、Ｎｉ、前記金属の酸化物、または亜鉄酸塩（ｆｅｒｒｉｔｅ：フェライト）よりなる群から選択されたいずれか一つの強磁性体、強磁性体および反磁性体薄膜の積層薄膜、強磁性体薄膜の積層薄膜で形成されることができる。
【００４３】
図５Ｂは、本発明の一実施形態によるナノ磁気メモリ素子セルを製造する方法を示した流れ図である。
【００４４】
図５Ｂを参照すると、段階Ｉでは絶縁基板（４０２）を準備し、段階ＩＩでは絶縁基板（４０２）上に絶縁体薄膜（４０３）を積層し、絶縁体薄膜（４０３）上にナノワイヤ（４０４）で形成される金属薄膜を蒸着する。絶縁体薄膜（４０３）はＳｉＯ２、Ａｌ２Ｏ３、Ｓｉ３Ｎ４、ＳｉＯＮなどの材料が用いられ得るし、絶縁体薄膜（４０３）の形成はＡＬＤ、ＰＶＤ、ＣＶＤ、またはＰＬＤなどの蒸着方法が可能である。また、絶縁体薄膜（４０３）の厚さは５ｎｍないし１０ｎｍであることが好ましい。
【００４５】
段階ＩＩＩではフォトリソグラフィ（ｐｈｏｔｏｌｉｔｈｏｇｒａｐｈｙ）と所定のエッチング（ｅｔｃｈｉｎｇ）過程を経て、断面が四角形である金属ナノ配線（４０４）を形成する。四角形はエッチング過程の特性によって発生し得る形態である。以後、段階ＩＶでは熱処理（ｈｅａｔ ｔｒｅａｔｍｅｎｔ）過程を介して、金属ナノ配線（４０４）の表面張力（ｓｕｒｆａｃｅ ｔｅｎｓｉｏｎ）によって金属ナノ配線（４０４）は円形あるいは半楕円形のナノワイヤ形態に加工が可能である。しかし、金属ナノ配線（４０４）が四角形であっても、本発明によるナノ磁気メモリ素子セルを具現するのに問題なく使用が可能である。また、ナノ配線（４０４）は、半径が１００ナノメータ以下であるアルミニウム（Ａｌ）、金（Ａｕ）、銅（Ｃｕ）、白金（Ｐｔ）などの金属、酸化亜鉛（ＺｎＯ）、ケイ素（Ｓｉ）などの半導体やシリサイド（ｓｉｌｉｃｉｄｅ）、また有機性伝導体物質であったりする。
【００４６】
また、ナノワイヤ（配線）（４０４）の代わりにＣＮＴ（ｃａｒｂｏｎ ｎａｎｏｔｕｂｅ：カーボンナノチューブ）がその役割を行うこともできる。ＣＮＴは機械的に容易に変形せず、科学的安定性と負電子親和力（ｎｅｇａｔｉｖｅ ｅｌｅｃｔｒｏｎ ａｆｆｉｎｉｔｙ）が高いなどの長所を有すると共に、ＣＮＴからの電界放出特性は、真空度があまり良好でない環境でも安定した放出特性を有するものとして知られており、本発明のナノワイヤの代わりに使用され得ることは上述した通りである。
【００４７】
段階Ｖでは金属ナノ配線（４０４）が形成された絶縁体薄膜（４０３）上に再び絶縁体薄膜（４０８）を蒸着する。絶縁体薄膜（４０８）はＳｉＯ２、Ａｌ２Ｏ３、Ｓｉ３Ｎ４、ＳｉＯＮなどの材料が用いられ得るし、絶縁体薄膜（４０８）の形成はＡＬＤ、ＰＶＤ、ＣＶＤ、またはＰＬＤなどの蒸着方法が可能である。また、絶縁体薄膜（４０８）の厚さは５ｎｍないし１００ｎｍであることが好ましい。
【００４８】
段階ＶＩではコロイド（ｃｏｌｌｏｉｄａｌ）法により均一に製造された超常磁性体ナノドット（ｓｕｐｅｒｐａｒａｍａｇｎｅｔｉｃ ｎａｎｏｄｏｔ）を絶縁体薄膜（４０８）上に形成する。磁性ナノドット（４０１）はＦｅ、Ｆｅ２Ｏ３、Ｃｏ、ＦｅＰｔ、Ｎｉ、前記金属の酸化物、または亜鉄酸塩（ｆｅｒｒｉｔｅ：フェライト）のいずれか一つ以上である超常磁性体粒子（ｓｕｐｅｒｐａｒａｍａｇｎｅｔｉｃ ｐａｒｔｉｃｌｅ）であって、２０ナノメータ以下であることが好ましく、これは上述した通りである。
【００４９】
段階ＶＩＩでは磁性ナノドット（４０１）上に再び絶縁体薄膜（４０９）を蒸着する。絶縁体薄膜（４０９）はＳｉＯ２、Ａｌ２Ｏ３、Ｓｉ３Ｎ４、ＳｉＯＮなどの材料が用いられ得るし、絶縁体薄膜（４０８）の形成はＡＬＤ、ＰＶＤ、ＣＶＤ、またはＰＬＤなどの蒸着方法が可能である。
【００５０】
段階ＶＩＩＩでは絶縁体薄膜（４０９）上に磁性体薄膜（４０７）を塗布し、段階ＩＸでは所定のフォトリソグラフィ過程を介して所望するパターンを磁性体薄膜（４０７）に形成させる。
【００５１】
以後、段階Ｘで再び絶縁体薄膜（４０９）を磁性体薄膜（４０７）上に積層し、段階ＸＩで磁性体薄膜（４０７）の表面まで絶縁体薄膜（４０９）を除去すると、本発明によるナノ磁気メモリ素子セルを製造することができる。
【００５２】
図６は、本発明の一実施形態によるナノ磁気メモリ素子の書き込みモード（ライト（ｗｒｉｔｅ）モード）における動作を説明するための図面である。
【００５３】
図６を参照すると、第１電極（４０５）に正の方向の電流パルス信号（ｃｕｒｒｅｎｔ ｐｕｌｓｅ ｓｉｇｎａｌ）（６０３）が印加されてナノワイヤ（４０４）に前記方向の信号が流れるようになると、ナノワイヤあるいは炭素ナノチューブに流れる電流Ｉ（６０３）によって誘導される磁場（ｍａｇｎｅｔｉｃ ｆｉｅｌｄ）Ｈと磁気誘導（ｍａｇｎｅｔｉｃ ｉｎｄｕｃｔｉｏｎ）Ｂは［数１］の通りである。
【００５４】
【数１】
【００５５】
前記［数１］において、ｒ（６０７）は電流が流れるナノワイヤの中心からの距離である。前記［数１］のＭは磁性体薄膜（４０７）のｍａｇｎｅｔｉｚａｔｉｏｎを示す。
【００５６】
再び図６を参照すると、ナノワイヤ（４０４）に正の方向の電流パルス信号（６０３）が流れるようになると、ナノワイヤ周辺には、磁場Ｈ（６０５）は地面に出る方向を基準とする時に反時計回りで形成され、前記反時計回りで形成された磁場Ｈ（６０５）によって、強磁性体あるいは強磁性体と反磁性体を積層して構成された磁性体薄膜（４０７）が磁化され、誘導磁気モーメント（ｉｎｄｕｃｅｄ ｍａｇｎｅｔｉｃ ｍｏｍｅｎｔ）（６０１）が図６に示された方向に誘導される。これと反対に、ナノワイヤ（４０４）に負の方向の電流パルス信号（６０４）が流れるようになると、ナノワイヤ周辺には、磁場Ｈ（６０６）は地面に出る方向を基準とする時に時計回りで形成され、その大きさは前記［数１］で示した通りである。前記時計回りに形成された磁場Ｈ（６０６）によって、磁性体薄膜（４０７）には誘導磁気モーメント（６０２）が図６に示された方向に誘導される。磁性体薄膜（４０７）に誘導された磁気モーメント（６０１）は、磁性体薄膜（４０７）の強磁性特性によって、ナノワイヤ（４０４）に電流パルス信号の印加後にも一定値が残留して残るため、本発明で上述したように、ナノワイヤ（４０４）に流れる電流による磁性体薄膜（４０７）に誘導される磁気モーメントの方向によってナノ磁気メモリ素子にデータを記録することができるようになる。
【００５７】
図７は、図６のナノワイヤに流れる電流による磁性体薄膜にそれぞれ異なるデータが記録されたナノ磁気メモリ素子セルの状態を示した断面図である。
【００５８】
図６を参照して図７を説明すると、左側のナノ磁気メモリ素子セル（７１０）（以下“１の状態ナノ磁気メモリ素子セル”とする）は、電極を介したナノワイヤあるいは炭素ナノチューブに正の方向に印加された電流パルスによって１の状態（７１１）が記録されたものであり、右側のナノ磁気メモリ素子セル（７２０）（以下“０の状態ナノ磁気メモリ素子セル”とする）は、電極を介したナノワイヤあるいは炭素ナノチューブに負の方向に印加された電流パルスによって０の状態（７２１）が記録された状態を示す。前記１の状態と０の状態は、実際の具現において反対に具現されることもあるということは当業者にとっては自明であるだろう。
【００５９】
これは単純に、書き込み用の電流パルス信号を第１電極（４０５）に印加してナノワイヤ（４０４）を経て第２電極に流れるようにすることによって、従来のＭＲＡＭの金属配線数より少ない２つの配線のみを必要とすることができるため、ナノ磁気メモリ素子の集積度を高めることができる。また、磁気メモリ素子のセルが占める有効面積を小さくすることでメモリ素子の集積度を向上させ、セルの設計側面において有利な特性を有するようにすることもできる。また、従来の金属強磁性体薄膜を用いたＭＲＡＭにおける磁化反転に必要な電流磁界問題が解決されるため、メモリ素子の大容量化が可能なナノ磁気メモリ素子の製造が可能である。
【００６０】
図８は、ナノ磁気メモリ素子セルに１の状態のデータを読み出すために印加された読み出し用の電流パルス信号とそれによる出力される電流パルス信号の変化を示した図である。
【００６１】
図８は、図１０を参照して詳しく説明することにする。
【００６２】
図１０は、正の方向の読み出し用の電流パルス信号が印加される時、データが記録された磁性体薄膜の影響による磁性ナノドットが摂動（ｐｅｒｔｕｒｂａｔｉｏｎ）された後、所定の緩和時間（ｒｅｌａｘａｔｉｏｎ ｔｉｍｅ：弛緩時間）経過によって磁気モーメントが再配列される過程を示したものである。
【００６３】
図１０を参照すると、段階（１０１０）では、磁性体薄膜（４０７）には１の状態の磁気モーメント（７１１）が記録されており、前記磁性体薄膜の磁気力線（ｍａｇｎｅｔｉｃ ｆｌｕｘ）によって超常磁性体状態の磁性ナノドット（４０１）の磁気モーメントが並んで整列されている状態（１０１１）を示す。
【００６４】
段階（１０２０）では、ナノワイヤ（４０４）に正の方向の読み出し用の電流パルス信号が印加される場合、印加された電流方向によってナノワイヤ周辺に磁場Ｈ（１０２１）が反時計回りで摂動（ｐｅｒｔｕｒｂａｔｉｏｎ）され、形成された磁場Ｈ（１０２１）によってナノドットの磁気モーメント（１０１１）は反時計回りで再配列される。
【００６５】
段階（１０３０）では、ナノワイヤ（４０４）に正の方向の読み出し用の電流パルス信号の印加が完了した後に磁性ナノドットの状態を示したものである。正の方向の読み出し用の電流パルス信号の印加が完了すると、段階（１０２０）で反時計回りで摂動（ｐｅｒｔｕｒｂａｔｉｏｎ）された磁性ナノドットの磁気モーメント（１０１）は、段階（１０１０）において最初に配列された状態に再配列される。摂動された状態から最初に配列された状態に復旧する時間、すなわち緩和時間（ｒｅｌａｘａｔｉｏｎ ｔｉｍｅ：弛緩時間）に対して磁性ナノドットの磁気モーメント変化によって誘導電流がナノワイヤに発生するようになる。
【００６６】
誘導電流が発生する過程を説明すると次の通りとなる。磁気モーメントの変化は電流の発生と関連があるが、これはＭａｘｗｅｌｌ方程式で説明することができる。
【００６７】
【数２】
【００６８】
前記［数２］で、Ｊは電流密度（ｃｕｒｒｅｎｔ ｄｅｎｓｉｔｙ）、σは電気伝導度（ｅｌｅｃｔｒｉｃ ｃｏｎｄｕｃｔｉｖｉｔｙ）、Ｍは磁化（ｍａｇｎｅｔｉｚａｔｉｏｎ）を示す。前記［数２］は、磁気モーメントの変化量によるナノワイヤに誘導される電流が超常磁性体状態の磁性ナノドットの磁気モーメントが摂動された後に再配列される時間の変化による変化量と関連があることを示す。マイナス符号は、誘導される電流は磁場の変化を妨害する方向に生成されることを意味するレンツ（Ｌｅｎｚ）の法則を意味する。
【００６９】
磁性ナノドットの磁気モーメントの時間の変化は、緩和時間（ｒｅｌａｘａｔｉｏｎ ｔｉｍｅ）τと関連があるが、緩和時間は［数３］のように表現されることができる。
【００７０】
【数３】
【００７１】
前記［数３］で、τ０は緩和時間定数（ｒｅｌａｘａｔｉｏｎ ｔｉｍｅ ｃｏｎｓｔａｎｔ）、Ｗｂは障壁エネルギー（ｂａｒｒｉｅｒ ｅｎｅｒｇｙ）、ＫＢはボルツマン定数（Ｂｏｌｔｚｍａｎ ｃｏｎｓｔａｎｔ）、Ｔは温度を示す。また、障壁エネルギーＷｂは［数４］のように表現されることができる。
【００７２】
【数４】
【００７３】
前記［数４］で、Ｗｍａｘは［数５］のように、Ｗｍｉｎは［数６］のように表現されることができる。
【００７４】
【数５】
【００７５】
【数６】
【００７６】
前記［数５］、［数６］で、Ｋａはｅｆｆｅｃｔｉｖｅ ａｎｉｓｏｔｒｏｐｙ ｃｏｎｓｔａｎｔであり、Ｂｍは磁性体薄膜（４０７）に形成された磁気誘導（ｍａｇｎｅｔｉｃ ｉｎｄｕｃｔｉｏｎ）、Ｖｍは磁性ナノドット（４０１）の磁気体積（ｍａｇｎｅｔｉｃ ｖｏｌｕｍｅ）を示す。また、Ｍｓはナノドット（４０１）層の飽和（ｓａｔｕｒａｔｉｏｎ）磁化を示す。
【００７７】
前記［数５］、［数６］から磁性体薄膜（４０７）に形成された磁気誘導Ｂｍと摂動されて形成された磁化（ｍａｇｎｅｔｉｚａｔｉｏｎ）Ｍｓが逆並行（ａｎｔｉ−ｐａｒａｌｌｅｌ）すると、前記［数４］で、Ｗｂは［数７］のように表現されることができるであろう。
【００７８】
【数７】
【００７９】
Ｗｂが前記［数７］のように表現されると、これは相対的に小さいＷｂとなる。また、前記［数３］で、相対的に小さい緩和時間τ、すなわち速い緩和を引き起こすことを意味するようになり、速い緩和時間は、前記［数３］で大きい値の電流を誘導するであろう。
【００８０】
しかし、磁性体薄膜（４０７）に形成された磁気誘導Ｂｍと摂動されて形成された磁化（ｍａｇｎｅｔｉｚａｔｉｏｎ）Ｍｓが平行（ｐａｒａｌｌｅｌ）すると、前記［数４］で、Ｗｂは［数８］のように表現されることができるであろう。
【００８１】
【数８】
【００８２】
Ｗｂが前記［数８］のように表現されると、これは相対的に大きい値のＷｂとなる。また、前記［数３］で、相対的に大きい緩和時間τ、すなわち遅い緩和を引き起こすことを意味するようになり、遅い緩和時間は、前記［数２］で小さい値の電流を誘導するであろう。
【００８３】
再び図７を参照すると、ナノ磁気メモリ素子セルに１の状態データ（８１０）を読み出すために印加された読み出し用の電流パルス信号（８２０）のうち、正の方向への電流パルスが印加された場合には、図１０で詳述したように、磁性体薄膜（４０７）に形成された磁気誘導Ｂｍと摂動されて形成された磁化（ｍａｇｎｅｔｉｚａｔｉｏｎ）Ｍｓが平行（ｐａｒａｌｌｅｌ）するようになる。これは、相対的に大きい値のＷｂおよび遅い緩和時間を引き起こし、［数２］で小さい値の電流を誘導し、レンツの法則によって方向は正の方向に電流が誘導されるであろう。従って、第２電極に出力される電流には、前記方向および大きさで誘導された電流パルス（８３１）が存在するようになるであろう。
【００８４】
一方、ナノ磁気メモリ素子セルに１の状態データ（８１０）を読み出すために印加された読み出し用の電流パルス信号（８２０）のうち、負の方向への電流パルスが印加された場合には、図１０で詳述したように、磁性体薄膜（４０７）に形成された磁気誘導Ｂｍと摂動されて形成された磁化（ｍａｇｎｅｔｉｚａｔｉｏｎ）Ｍｓが逆並行（ａｎｔｉ−ｐａｒａｌｌｅｌ）するようになる。これは、相対的に小さい値のＷｂおよび速い緩和時間を引き起こし、［数２］で大きい値の電流を誘導し、レンツの法則によって方向は正の方向に電流が誘導されるであろう。従って、第２電極に出力される電流には、前記方向および大きさで誘導された電流パルス（８３２）が存在するようになるであろう。
【００８５】
前記出力される電流パルス波形（８３０）の正の方向電流印加の後に誘導される電流波形（８３１）と負の方向電流印加の後に誘導される電流波形（８３２）の大きさを分析することで、磁性体薄膜に記録されているデータを読み出すことができる。
【００８６】
図９は、ナノ磁気メモリ素子セルに０の状態のデータを読み出すために印加された読み出し用の電流パルス信号とそれによる出力される電流パルス信号の変化を示した図である。
【００８７】
図９を参照すると、ナノ磁気メモリ素子セルに０の状態データ（９１０）を読み出すために印加された読み出し用の電流パルス信号（９２０）のうち、正の方向への電流パルスが印加された場合には、図１０で詳述したように、磁性体薄膜（４０７）に形成された磁気誘導Ｂｍと摂動されて形成された磁化（ｍａｇｎｅｔｉｚａｔｉｏｎ）Ｍｓが逆並行（ａｎｔｉ−ｐａｒａｌｌｅｌ）するようになる。これは、相対的に小さい値のＷｂおよび速い緩和時間を引き起こし、［数２］で大きい値の電流を誘導し、レンツの法則によって方向は負の方向に電流が誘導されるであろう。従って、第２電極に出力される電流には、前記方向および大きさで誘導された電流パルス（９３１）が存在するようになるであろう。
【００８８】
一方、ナノ磁気メモリ素子セルに１の状態データ（９１０）を読み出すために印加された読み出し用の電流パルス信号（９２０）のうち、負の方向への電流パルスが印加された場合には、図１０で詳述したように、磁性体薄膜（４０７）に形成された磁気誘導Ｂｍと摂動されて形成された磁化（ｍａｇｎｅｔｉｚａｔｉｏｎ）Ｍｓが平行（ｐａｒａｌｌｅｌ）するようになる。これは、相対的に大きい値のＷｂおよび遅い緩和時間を引き起こし、［数２］で小さい値の電流を誘導し、レンツの法則によって方向は負の方向に電流が誘導されるであろう。従って、第２電極に出力される電流には、前記方向および大きさで誘導された電流パルス（９３２）が存在するようになる。
【００８９】
前記出力される電流パルス波形（９３０）の正の方向電流印加の後に誘導される電流波形（９３１）と負の方向電流印加の後に誘導される電流波形（９３２）の大きさを分析することで、磁性体薄膜に記録されているデータを読み出すようになる。
【００９０】
図１１は、本発明の一実施形態によるナノ磁気メモリ素子セルアレイ（ａｒｒａｙ）が具現されたＮＯＲタイプの高集積メモリ回路を示したものである。
【００９１】
図１１を参照すると、同一の第１ビット線（１１４０）と複数のナノ磁気メモリセル（１１１０）の第１電極（４０５）が連結された複数のナノ磁気メモリセル（１１１０）を備え、複数のＭＯＳ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｉｌｉｃｏｎ）トランジスタ（１１２０）それぞれのドレインは前記複数のナノ磁気メモリセルの第２電極（４０６）と連結され、前記複数のＭＯＳトランジスタ（１１２０）それぞれのソースは第２ビット線（１１５０）に連結され、それぞれのゲートはそれぞれ相違したワード線（１１３０）と連結されている構造である。本発明の当業者であれば周知のように、ワード線とビット線によってナノ磁気メモリセルを選択した後、上述したような読み取り／書き込み過程を経ることができる。
【００９２】
図１２は、本発明の一実施形態によるナノ磁気メモリ素子セルアレイ（ａｒｒａｙ）が具現されたクロスポイント（Ｃｒｏｓｓ−ｐｏｉｎｔ）構造の高集積メモリ回路を示したものである。
【００９３】
図１２を参照すると、同一のビット線（１２４０）と連結された複数のナノ磁気メモリセル（１２１０）を備え、前記複数のナノ磁気メモリセルの第１電極（４０５）は前記ビット線（１２４０）と連結され、前記複数のナノ磁気メモリセルの第２電極（４０６）はそれぞれ相違したワード線（１２３０）と連結され、前記ワード線（１２３０）はセレクション（ｓｅｌｅｃｔｉｏｎ）トランジスタ（１２２０）に連結されている構造である。セレクション（ｓｅｌｅｃｔｉｏｎ）トランジスタによって所定のナノ磁気メモリセルが選択され、ワード線とビット線を介して上述したようにデータの読み取りおよび書き込みが可能である。
【００９４】
以上のように、本発明を上述した実施形態と図面によって説明したが、本発明は前記の実施形態に限定されるものではなく、本発明が属する分野において通常の知識を有する者にとっては、このような記載から多様な修正および変形が可能である。
【００９５】
よって、本発明の範囲は、説明された実施形態に限定されてはならず、添付の特許請求の範囲だけでなく、この特許請求の範囲と均等なものなどによって定められなければならない。
【図面の簡単な説明】
【００９６】
【図１】従来の磁気抵抗メモリの多層磁性体薄膜構造であって、ＭＴＪ（Ｍａｇｎｅｔｉｃ Ｔｕｎｎｅｌ Ｊｕｎｃｔｉｏｎ：磁気トンネル接合）セルの断面図である。
【図２】従来の磁気抵抗メモリセルと対応する磁気抵抗メモリの断面図である。
【図３】従来のＭＲＡＭセルアレイ（ｃｅｌｌ ａｒｒａｙ）を示した図である。
【図４】本発明の一実施形態によるナノ磁気メモリ素子セルの断面図である。
【図５Ａ】図４の点線方向のナノ磁気メモリ素子セルの断面構造図である。
【図５Ｂ】本発明の一実施形態によるナノ磁気メモリ素子セルを製造する方法を示した流れ図である。
【図６】本発明の一実施形態によるナノ磁気メモリ素子のライトモードにおける動作を説明するための図である。
【図７】図６のナノワイヤに流れる電流による磁性体薄膜にそれぞれ異なるデータが記録されたナノ磁気メモリ素子セルの状態を示した断面図である。
【図８】ナノ磁気メモリ素子セルに１の状態のデータを読み出すために印加された読み出し用の電流パルス信号とそれによる出力される電流パルス信号の変化を示した図である。
【図９】ナノ磁気メモリ素子セルに０の状態のデータを読み出すために印加された読み出し用の電流パルス信号とそれによる出力される電流パルス信号の変化を示した図である。
【図１０】正の方向の読み出し用の電流パルス信号が印加される時、データが記録された磁性体薄膜の影響による磁性ナノドットが摂動（ｐｅｒｔｕｒｂａｔｉｏｎ）された後、所定の緩和時間（ｒｅｌａｘａｔｉｏｎ ｔｉｍｅ：弛緩時間）の経過によって磁気モーメントが再配列される過程を示した図である。
【図１１】本発明の一実施形態によるナノ磁気メモリ素子セルアレイ（ａｒｒａｙ）が具現されたＮＯＲタイプの高集積メモリ回路を示した図である。
【図１２】本発明の一実施形態によるナノ磁気メモリ素子セルアレイ（ａｒｒａｙ）が具現されたＣｒｏｓｓ−ｐｏｉｎｔタイプの高集積メモリ回路を示した図である。
【符号の説明】
【００９７】
４０１…磁性ナノドット、
４０２…絶縁基板、
４０３…絶縁体薄膜、
４０４…ナノワイヤあるいは炭素ナノチューブ、
４０５…第１電極、
４０６…第２電極、
４０７…磁性体薄膜、
４０８…絶縁層。
【特許請求の範囲】
【請求項１】
絶縁基板上に積層された第１絶縁層と、
前記第１絶縁層の上に形成された第１電極および第２電極と、
前記第１電極と前記第２電極を連結して前記第１絶縁層の上部に積層されたナノワイヤと、
前記ナノワイヤ上部に形成された一つ以上の磁性ナノドットと、
前記磁性ナノドット上部に積層された第２絶縁層と、
前記第２絶縁層の上部に積層された磁性体薄膜層と、
を含むナノ磁気メモリセルを備え、
前記第１電極から前記ナノワイヤを経て第２電極に流れるワード線電流によって前記磁性ナノドットが摂動された後に再配列されて形成される誘導電流の大きさを制御し、前記ナノ磁気メモリセルに複数のデータを書き込みまたは読み出すことを特徴とするナノ磁気メモリ素子。
【請求項２】
前記ナノワイヤは、アルミニウム、金、銅、および白金からなる群から選択されたいずれか一つ以上の金属、酸化亜鉛、ケイ素からなる半導体、シリサイド、または有機伝導体物質のうち、少なくともいずれか一つを含むことを特徴とする請求項１に記載のナノ磁気メモリ素子。
【請求項３】
前記ナノワイヤは、１００ナノメートル以下の半径を有することを特徴とする請求項１に記載のナノ磁気メモリ素子。
【請求項４】
前記磁性ナノドットは、Ｆｅ、Ｆｅ２Ｏ３、Ｃｏ、ＦｅＰｔ、Ｎｉ、前記金属の酸化物、および亜鉄酸塩からなる群から選択されたいずれか一つ以上の超常磁性体粒子を含むことを特徴とする請求項１に記載のナノ磁気メモリ素子。
【請求項５】
前記磁性ナノドットは、２０ナノメートル以下の大きさを有することを特徴とする請求項１に記載のナノ磁気メモリ素子。
【請求項６】
前記磁性体薄膜が、Ｆｅ、Ｆｅ２Ｏ３、Ｃｏ、ＦｅＰｔ、Ｎｉ、前記金属の酸化物、および亜鉄酸塩からなる群から選択されたいずれか一つ以上の強磁性体、または前記強磁性体の組み合わせから成る複合層、または前記強磁性体と反強磁性体物質との複合層を含むことを特徴とする請求項１に記載のナノ磁気メモリ素子。
【請求項７】
同一の第１ビット線と複数のナノ磁気メモリセルの第１電極が連結された複数のナノ磁気メモリセルと、
複数のＭＯＳトランジスタと、を備え、
前記複数のＭＯＳトランジスタそれぞれのドレインは、前記複数のナノ磁気メモリセルの第２電極と連結され、前記複数のＭＯＳトランジスタそれぞれのソースは第２ビット線に連結され、それぞれのゲートはそれぞれ相違したワード線と連結されていることを特徴とするナノ磁気メモリ素子。
【請求項８】
同一のビット線と連結された複数のナノ磁気メモリセルを備え、
前記複数のナノ磁気メモリセルの第１電極は前記ビット線と連結され、前記複数のナノ磁気メモリセルの第２電極はそれぞれ相違したワード線と連結され、前記ワード線はセレクショントランジスタに連結されることを特徴とするナノ磁気メモリ素子。
【請求項９】
前記複数のナノ磁気メモリセルは、絶縁基板上に積層された第１絶縁層と、
前記第１絶縁層の上に形成された第１電極および第２電極と、
前記第１電極と前記第２電極を連結して絶縁層の上部に積層されるナノワイヤと、
前記ナノワイヤ上部に形成された一つ以上の磁性ナノドットと、
前記磁性ナノドット上部に積層された第２絶縁層と、
前記第２絶縁層の上部に積層された磁性体薄膜層と、
を含むことを特徴とする請求項７または８に記載のナノ磁気メモリ素子。
【請求項１０】
前記ナノワイヤは、アルミニウム、金、銅、および白金からなる群から選択されたいずれか一つ以上の金属、酸化亜鉛、ケイ素からなる半導体、シリサイド、または有機伝導体物質のうち、少なくともいずれか一つを含むことを特徴とする請求項９に記載のナノ磁気メモリ素子。
【請求項１１】
前記ナノワイヤは、１００ナノメートル以下の半径を有することを特徴とする請求項９に記載のナノ磁気メモリ素子。
【請求項１２】
前記磁性ナノドットは、Ｆｅ、Ｆｅ２Ｏ３、Ｃｏ、ＦｅＰｔ、Ｎｉ、前記金属の酸化物、および亜鉄酸塩からなる群から選択されたいずれか一つ以上の超常磁性体粒子を含むことを特徴とする請求項９に記載のナノ磁気メモリ素子。
【請求項１３】
前記磁性ナノドットは、２０ナノメートル以下の大きさを有することを特徴とする請求項９に記載のナノ磁気メモリ素子。
【請求項１４】
前記磁性体薄膜は、Ｆｅ、Ｆｅ２Ｏ３、Ｃｏ、ＦｅＰｔ、Ｎｉ、前記金属の酸化物、および亜鉄酸塩からなる群から選択されたいずれか１つ以上の強磁性体、または前記強磁性体の組み合わせから成る複合層、または前記強磁性体と反強磁性体物質との複合層を含むことを特徴とする請求項９に記載のナノ磁気メモリ素子。
【請求項１５】
絶縁基板上に第１絶縁層を積層する段階と、
前記第１絶縁層の上に第１電極および第２電極を形成する段階と、
前記第１電極と前記第２電極を連結して前記第１絶縁層の上部にナノワイヤを積層する段階と、
前記ナノワイヤ上部に一つ以上の磁性ナノドットを形成する段階と、
前記磁性ナノドット上部に第２絶縁層を積層する段階と、
前記第２絶縁層の上部に磁性体薄膜層を積層する段階と、
を含み、
前記第１電極から前記ナノワイヤを経て第２電極に流れるワード線電流によって前記磁性ナノドットが摂動された後に再配列されて形成される誘導電流の大きさを制御し、前記ナノ磁気メモリセルに複数のデータを書き込みまたは読み出すことを特徴とするナノ磁気メモリ素子の製造方法。
【請求項１６】
前記ナノワイヤは、アルミニウム、金、銅、および白金からなる群から選択されたいずれか一つ以上の金属、酸化亜鉛、ケイ素からなる半導体、シリサイド、または有機伝導体物質のうち、少なくともいずれか一つを含むことを特徴とする請求項１５に記載のナノ磁気メモリ素子の製造方法。
【請求項１７】
前記ナノワイヤは、１００ナノメートル以下の半径を有することを特徴とする請求項１５に記載のナノ磁気メモリ素子の製造方法。
【請求項１８】
前記磁性ナノドットは、Ｆｅ、Ｆｅ２Ｏ３、Ｃｏ、ＦｅＰｔ、Ｎｉ、前記金属の酸化物、および亜鉄酸塩からなる群から選択されたいずれか一つ以上の超常磁性体粒子を含むことを特徴とする請求項１５に記載のナノ磁気メモリ素子の製造方法。
【請求項１９】
前記磁性ナノドットは、２０ナノメートル以下の大きさを有することを特徴とする請求項１５に記載のナノ磁気メモリ素子の製造方法。
【請求項２０】
前記磁性体薄膜は、Ｆｅ、Ｆｅ２Ｏ３、Ｃｏ、ＦｅＰｔ、Ｎｉ、前記金属の酸化物、および亜鉄酸塩からなる群から選択されたいずれか一つ以上の強磁性体、または前記強磁性体の組み合わせから成る複合層、または前記強磁性体と反強磁性体物質との複合層を含むことを特徴とする請求項１５に記載のナノ磁気メモリ素子の製造方法。
【請求項１】
絶縁基板上に積層された第１絶縁層と、
前記第１絶縁層の上に形成された第１電極および第２電極と、
前記第１電極と前記第２電極を連結して前記第１絶縁層の上部に積層されたナノワイヤと、
前記ナノワイヤ上部に形成された一つ以上の磁性ナノドットと、
前記磁性ナノドット上部に積層された第２絶縁層と、
前記第２絶縁層の上部に積層された磁性体薄膜層と、
を含むナノ磁気メモリセルを備え、
前記第１電極から前記ナノワイヤを経て第２電極に流れるワード線電流によって前記磁性ナノドットが摂動された後に再配列されて形成される誘導電流の大きさを制御し、前記ナノ磁気メモリセルに複数のデータを書き込みまたは読み出すことを特徴とするナノ磁気メモリ素子。
【請求項２】
前記ナノワイヤは、アルミニウム、金、銅、および白金からなる群から選択されたいずれか一つ以上の金属、酸化亜鉛、ケイ素からなる半導体、シリサイド、または有機伝導体物質のうち、少なくともいずれか一つを含むことを特徴とする請求項１に記載のナノ磁気メモリ素子。
【請求項３】
前記ナノワイヤは、１００ナノメートル以下の半径を有することを特徴とする請求項１に記載のナノ磁気メモリ素子。
【請求項４】
前記磁性ナノドットは、Ｆｅ、Ｆｅ２Ｏ３、Ｃｏ、ＦｅＰｔ、Ｎｉ、前記金属の酸化物、および亜鉄酸塩からなる群から選択されたいずれか一つ以上の超常磁性体粒子を含むことを特徴とする請求項１に記載のナノ磁気メモリ素子。
【請求項５】
前記磁性ナノドットは、２０ナノメートル以下の大きさを有することを特徴とする請求項１に記載のナノ磁気メモリ素子。
【請求項６】
前記磁性体薄膜が、Ｆｅ、Ｆｅ２Ｏ３、Ｃｏ、ＦｅＰｔ、Ｎｉ、前記金属の酸化物、および亜鉄酸塩からなる群から選択されたいずれか一つ以上の強磁性体、または前記強磁性体の組み合わせから成る複合層、または前記強磁性体と反強磁性体物質との複合層を含むことを特徴とする請求項１に記載のナノ磁気メモリ素子。
【請求項７】
同一の第１ビット線と複数のナノ磁気メモリセルの第１電極が連結された複数のナノ磁気メモリセルと、
複数のＭＯＳトランジスタと、を備え、
前記複数のＭＯＳトランジスタそれぞれのドレインは、前記複数のナノ磁気メモリセルの第２電極と連結され、前記複数のＭＯＳトランジスタそれぞれのソースは第２ビット線に連結され、それぞれのゲートはそれぞれ相違したワード線と連結されていることを特徴とするナノ磁気メモリ素子。
【請求項８】
同一のビット線と連結された複数のナノ磁気メモリセルを備え、
前記複数のナノ磁気メモリセルの第１電極は前記ビット線と連結され、前記複数のナノ磁気メモリセルの第２電極はそれぞれ相違したワード線と連結され、前記ワード線はセレクショントランジスタに連結されることを特徴とするナノ磁気メモリ素子。
【請求項９】
前記複数のナノ磁気メモリセルは、絶縁基板上に積層された第１絶縁層と、
前記第１絶縁層の上に形成された第１電極および第２電極と、
前記第１電極と前記第２電極を連結して絶縁層の上部に積層されるナノワイヤと、
前記ナノワイヤ上部に形成された一つ以上の磁性ナノドットと、
前記磁性ナノドット上部に積層された第２絶縁層と、
前記第２絶縁層の上部に積層された磁性体薄膜層と、
を含むことを特徴とする請求項７または８に記載のナノ磁気メモリ素子。
【請求項１０】
前記ナノワイヤは、アルミニウム、金、銅、および白金からなる群から選択されたいずれか一つ以上の金属、酸化亜鉛、ケイ素からなる半導体、シリサイド、または有機伝導体物質のうち、少なくともいずれか一つを含むことを特徴とする請求項９に記載のナノ磁気メモリ素子。
【請求項１１】
前記ナノワイヤは、１００ナノメートル以下の半径を有することを特徴とする請求項９に記載のナノ磁気メモリ素子。
【請求項１２】
前記磁性ナノドットは、Ｆｅ、Ｆｅ２Ｏ３、Ｃｏ、ＦｅＰｔ、Ｎｉ、前記金属の酸化物、および亜鉄酸塩からなる群から選択されたいずれか一つ以上の超常磁性体粒子を含むことを特徴とする請求項９に記載のナノ磁気メモリ素子。
【請求項１３】
前記磁性ナノドットは、２０ナノメートル以下の大きさを有することを特徴とする請求項９に記載のナノ磁気メモリ素子。
【請求項１４】
前記磁性体薄膜は、Ｆｅ、Ｆｅ２Ｏ３、Ｃｏ、ＦｅＰｔ、Ｎｉ、前記金属の酸化物、および亜鉄酸塩からなる群から選択されたいずれか１つ以上の強磁性体、または前記強磁性体の組み合わせから成る複合層、または前記強磁性体と反強磁性体物質との複合層を含むことを特徴とする請求項９に記載のナノ磁気メモリ素子。
【請求項１５】
絶縁基板上に第１絶縁層を積層する段階と、
前記第１絶縁層の上に第１電極および第２電極を形成する段階と、
前記第１電極と前記第２電極を連結して前記第１絶縁層の上部にナノワイヤを積層する段階と、
前記ナノワイヤ上部に一つ以上の磁性ナノドットを形成する段階と、
前記磁性ナノドット上部に第２絶縁層を積層する段階と、
前記第２絶縁層の上部に磁性体薄膜層を積層する段階と、
を含み、
前記第１電極から前記ナノワイヤを経て第２電極に流れるワード線電流によって前記磁性ナノドットが摂動された後に再配列されて形成される誘導電流の大きさを制御し、前記ナノ磁気メモリセルに複数のデータを書き込みまたは読み出すことを特徴とするナノ磁気メモリ素子の製造方法。
【請求項１６】
前記ナノワイヤは、アルミニウム、金、銅、および白金からなる群から選択されたいずれか一つ以上の金属、酸化亜鉛、ケイ素からなる半導体、シリサイド、または有機伝導体物質のうち、少なくともいずれか一つを含むことを特徴とする請求項１５に記載のナノ磁気メモリ素子の製造方法。
【請求項１７】
前記ナノワイヤは、１００ナノメートル以下の半径を有することを特徴とする請求項１５に記載のナノ磁気メモリ素子の製造方法。
【請求項１８】
前記磁性ナノドットは、Ｆｅ、Ｆｅ２Ｏ３、Ｃｏ、ＦｅＰｔ、Ｎｉ、前記金属の酸化物、および亜鉄酸塩からなる群から選択されたいずれか一つ以上の超常磁性体粒子を含むことを特徴とする請求項１５に記載のナノ磁気メモリ素子の製造方法。
【請求項１９】
前記磁性ナノドットは、２０ナノメートル以下の大きさを有することを特徴とする請求項１５に記載のナノ磁気メモリ素子の製造方法。
【請求項２０】
前記磁性体薄膜は、Ｆｅ、Ｆｅ２Ｏ３、Ｃｏ、ＦｅＰｔ、Ｎｉ、前記金属の酸化物、および亜鉄酸塩からなる群から選択されたいずれか一つ以上の強磁性体、または前記強磁性体の組み合わせから成る複合層、または前記強磁性体と反強磁性体物質との複合層を含むことを特徴とする請求項１５に記載のナノ磁気メモリ素子の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５Ａ】
【図５Ｂ】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図２】
【図３】
【図４】
【図５Ａ】
【図５Ｂ】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【公開番号】特開２００７−２７３９５２（Ｐ２００７−２７３９５２Ａ）
【公開日】平成１９年１０月１８日（２００７．１０．１８）
【国際特許分類】
【出願番号】特願２００７−１２００９（Ｐ２００７−１２００９）
【出願日】平成１９年１月２２日（２００７．１．２２）
【出願人】（３９００１９８３９）三星電子株式会社 (8,520)
【氏名又は名称原語表記】Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ．
【Ｆターム（参考）】
【公開日】平成１９年１０月１８日（２００７．１０．１８）
【国際特許分類】
【出願日】平成１９年１月２２日（２００７．１．２２）
【出願人】（３９００１９８３９）三星電子株式会社 (8,520)
【氏名又は名称原語表記】Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ．
【Ｆターム（参考）】
[ Back to top ]