ホスト材料と量子スピン欠陥とを含むソリッドステートシステムであって、量子スピン欠陥が室温で約300μs以上のT2を有し、ホスト材料が、約20ppb以下の全窒素濃度を有する単結晶CVDダイヤモンドの層を含み、量子スピン欠陥が形成されている所に最も近い表面上の点に中心がある約5μmの半径の円によって定義される領域内の単結晶ダイヤモンドの表面粗さR_qが約10nm以下であるソリッドステートシステム、ソリッドステートシステムの調製方法及び約20ppb以下の全窒素濃度を有する単結晶ダイヤモンドのスピントロニクス用途での使用を開示する。 （もっと読む）

【課題】磁化自由層へスピン流を注入し易くすることにより、出力効率を向上させることが可能な磁気センサーを提供することを目的とする。
【解決手段】磁気センサー１００ａにおいて、非磁性導電層５と、非磁性導電層５の第一の部分上に設けられた磁化自由層６と、非磁性導電層５の第一の部分とは異なる第二の部分上に設けられた磁化固定層７と、非磁性導電層５及び磁化自由層６を間に挟んで対向する上部第一磁気シールド層１１及び下部第一磁気シールド層１と、非磁性導電層５及び磁化固定層７を間に挟んで対向する上部第二磁気シールド層１２及び下部第二磁気シールド層２と、下部第二磁気シールド層２と非磁性導電層５との間に設けられた第一電気絶縁層２１と、下部第二磁気シールド層２と非磁性導電層５とを電気的に接続する第一電極層４と、を備え、非磁性導電層５を間に介して、磁化固定層７と第一電極層４とが互いに対向していることを特徴とする。 （もっと読む）

【課題】 ハーフメタルと同じ機能を室温で実現するスピンＦＥＴを提供する。
【解決手段】 半導体基板１は（１００）Ｓｉ、トンネル障壁層４，６は（１００）ＭｇＯ、ソース電極５及びドレイン電極７はそれぞれ（１００）Ｃｏ_ＸＦｅ_１−Ｘ（０≦Ｘ≦１）から構成する。ソース電極５の磁化の向きＭＳは固定されており、ドレイン電極７の磁化の向きＭＤは外部から変更することができる。この素子は、ハーフメタルを用いてないにも拘らず、室温でスピンＦＥＴを実現することができる。 （もっと読む）

【課題】積層方向の高さを低くして小型化を達成することにより、分解能を向上することが可能な磁気センサーを提供することを目的とする。
【解決手段】磁気センサー１００ａにおいて、非磁性導電層５と、非磁性導電層５の第一の部分上に設けられた磁化自由層６と、非磁性導電層５の第一の部分とは異なる第二の部分上に設けられた磁化固定層７と、非磁性導電層５及び磁化自由層６を間に挟んで対向する上部第一磁気シールド層１１及び下部第一磁気シールド層１と、非磁性導電層５及び磁化固定層７を間に挟んで対向する上部第二磁気シールド層１２及び下部第二磁気シールド層２と、下部第二磁気シールド層２と非磁性導電層５との間に設けられた電気絶縁層３と、を備え、下部第一磁気シールド層１は下部第二磁気シールド層２よりも非磁性導電層５に近く配置されている。 （もっと読む）

【課題】ソース及びドレインに強磁性体によるショットキー接合を用いた金属−絶縁体−半導体電界効果トランジスタ（ＭＩＳＦＥＴ）を提供すること。
【解決手段】強磁性体であって、一方のスピンに対しては金属的なバンド構造（以下、「金属的スピンバンド」と称する。）を、他方のスピンに対しては半導体的又は絶縁体的なバンド構造（以下、「半導体的スピンバンド」と称する。）をとるハーフメタルからなり、スピン偏極した伝導キャリアを注入する強磁性ソースと、該強磁性ソースから注入されたスピン偏極した前記伝導キャリアを受けるハーフメタルからなる強磁性ドレインと、前記強磁性ソースと前記強磁性ドレインとの間に設けられ、前記強磁性ソース及び前記強磁性ドレインのそれぞれと接合した半導体層と、前記半導体層に対して形成されるゲート電極とを有することを特徴とするトランジスタ。 （もっと読む）

【課題】良好な界面特性をもつ強磁性薄膜、絶縁性薄膜、及び化合物半導体からなる強磁性積層構造を得る。
【解決手段】この磁性体積層構造１０においては、化合物半導体１上に絶縁性薄膜２及び強磁性薄膜３が順次形成されている。絶縁性薄膜２は、蛍石型構造をもつフッ化化合物からなる。強磁性薄膜３は、Ｆｅ又はＦｅＣｏ合金からなる強磁性体である。この強磁性積層構造１０は、強磁性薄膜３から絶縁性薄膜２を通して化合物半導体１にスピン偏極電子が注入されて使用される。例えば、この強磁性積層構造１０をスピンＬＥＤに用い、化合物半導体１を発光層としても用いることができる。この場合には、この構造における各界面の結晶欠陥が少ないために、スピン偏極電子の発光層への高い注入効率が得られるため、高効率のスピンＬＥＤを得ることができる。 （もっと読む）

【課題】 スピン分極率の高いフルホイスラー合金と反強磁性結合を形成する磁性体を含む、ＴＭＲ比が高い磁気抵抗効果素子を提供する。
【解決手段】 強磁性体層１１上には絶縁体層１２が形成されている。絶縁体層１２上にはフルホイスラー合金層１３が形成され、フルホイスラー合金層１３上には、面心立方格子構造を有する強磁性体層１４が形成されている。さらに、強磁性体層１４上には非磁性層１５が形成され、非磁性層１５上には強磁性体層１６が形成されている。 （もっと読む）

【課題】素子抵抗が低く、且つ、スピン偏極電子注入効率、又はスピン依存散乱効率の高いスピンフィルタ効果素子、及び、そのようなスピンフィルタ効果素子を用いたスピントランジスタを提供する。
【解決手段】本発明に係るスピントランジスタ１０は、強磁性層ＳＭを含む強磁性積層体を有するソース電極層３と、強磁性層ＤＭを含む強磁性積層体を有するドレイン電極層７と、ソース電極層３及びドレイン電極層７が設けられた半導体層９と、半導体層９に直接又はゲート絶縁層ＧＩを介して設けられたゲート電極層ＧＥとを備え、ソース電極層３とドレイン電極層７のうち少なくとも一方は、半導体層９と強磁性積層体ＳＭ、ＤＭとの間に介在する酸化物半導体層ＳＯ、ＤＯをさらに有し、酸化物半導体層ＳＯ、ＤＯは、半導体層９と、強磁性積層体との間のトンネル障壁を形成することを特徴とする。 （もっと読む）

【課題】 ＭＲ比を高めることが可能な半導体スピンデバイス、及び、特に、ソースとドレインとの間のＭＲ比を向上させることが可能なスピンＦＥＴを提供する。
【解決手段】 スピンＭＯＳＦＥＴにおけるソース側の界面抵抗とドレイン側の界面抵抗の値は本来異なっているが、この界面におけるトンネル障壁層の厚みを調整することにより、これらを略一致させる。これにより、スピンＭＯＳＦＥＴにおける電気的な対称性が確保され、この場合の条件を解析すると、ＭＲ比が高くなることが見出された。 （もっと読む）

【課題】通常のＣ−ＭＯＳＦＥＴ回路との整合性、混載可能性を保ちつつ安定した動作で、不揮発な再構成可能論理回路を構築することが可能なスピンＭＯＳＦＥＴを備えた半導体装置を提供することを可能にする。
【解決手段】半導体基板と、半導体基板に離間して形成された第１ソース領域１２および第１ドレイン領域１４と、第１ソース領域と第１ドレイン領域との間に設けられる第１チャネル領域と、第１チャネル領域上に形成された第１ゲート絶縁膜と、ゲート絶縁膜上に形成された第１ゲート電極１８と、第１ソース領域上に形成され第１方向に磁化容易軸を有する強磁性層を含む第１ソース電極Ｍ_ｓ１と、第１ドレイン領域上に形成され第１方向に対して０度より大きく１８０度未満の角度をなす第２方向に磁化した強磁性層を含む第１ドレイン電極Ｍ_ｄ１と、第１ドレイン領域上に第１ドレイン電極と離間して形成され第２方向と略反平行な方向に磁化した強磁性層を含む第２ドレイン電極Ｍ_ｄ２と、を備えている。 （もっと読む）

【課題】磁化反転しきい値が従来よりも低減された磁気デバイス、及びそのような磁気デバイスを用いた磁気メモリを提供する。
【解決手段】本発明に係る磁気デバイス３０は、磁化固定層３、磁化自由層５、及び磁化固定層３と磁化自由層５とを接続する非磁性層４を有する磁気抵抗効果素子１４と、磁化固定層３と磁化自由層５間に交流電流が重畳された直流電流を供給する重畳電流供給手段５０とを備えることを特徴とし、従来よりも磁化反転しきい値が低減されている。 （もっと読む）

【課題】高集積化が可能なリコンフィギュラブル論理回路を提供する。
【解決手段】それぞれが個別の制御データを送信可能な複数の制御線と、ソースおよびドレインが磁性体を含む複数のスピンＭＯＳＦＥＴと、複数のスピンＭＯＳＦＥＴの中から１つのスピンＭＯＳＦＥＴを選択する選択部と、を有するマルチプレクサと、マルチプレクサによって選択されたスピンＭＯＳＦＥＴのソースおよびドレインにおける磁性体の磁化が第１状態か第２状態かを判別する判別回路と、選択されたスピンＭＯＳＦＥＴに書き込み電流を流し、選択されたスピンＭＯＳＦＥＴにおける磁性体の磁化を第２状態にする第１の書き込み回路と、マルチプレクサによって選択されたスピンＭＯＳＦＥＴに書き込み電流を流し、選択されたスピンＭＯＳＦＥＴにおける磁性体の磁化を第１状態にする第２の書き込み回路と、を備えている。 （もっと読む）

【課題】規則性の高い結晶構造を持つホイスラー合金を用いたＴＭＲ比が高いトンネル磁気抵抗効果素子を提供する。
【解決手段】体心立方格子構造を有する強磁性層１２上には、体心立方格子構造を有するＣｒ層１３が形成されている。さらに、Ｃｒ層１３上には、ホイスラー合金層１４、トンネルバリア層１５、ホイスラー合金層１６が順次形成されている。 （もっと読む）

【課題】 ＭＲ比を高めることが可能な半導体スピンデバイス、及び、特に、ソースとドレインとの間のＭＲ比を向上させることが可能なスピンＦＥＴを提供する。
【解決手段】 スピンＭＯＳＦＥＴにおけるソース側の界面抵抗とドレイン側の界面抵抗の値は本来異なっているが、この界面において不純物を添加することにより、これらを略一致させる。これにより、スピンＭＯＳＦＥＴにおける電気的な対称性が確保され、この場合の条件を解析すると、ＭＲ比が高くなることが見出された。 （もっと読む）

【課題】強磁性層が１層のみで構成されるシンプルな構造のスピンホール効果素子を用いて、熱揺らぎを低減して高感度な信号検出を実現する磁気センサを得る。
【解決手段】非磁性体スピンホール効果層１３，非磁性絶縁体層１２，強磁性層１１が積層された積層膜と、非磁性体スピンホール効果層１３の側面に接続された非磁性体端子対１４１，１４２と、積層膜の膜厚方向に電流を印加する手段１６１とを備え、非磁性体スピンホール効果層１３の厚みは、非磁性体スピンホール効果層を構成する材料のスピン拡散長の２倍よりも薄く、外部磁場により磁化された強磁性層１１の磁化の向きを、非磁性体端子対１４１，１４２の両端に生じる電圧の極性によって検出する。 （もっと読む）

【課題】Rashbaスピン軌道相互作用とキャリア経路の分岐により、キャリアスピン上向き下向きを制御することを可能とし、さらにスピン偏極度に依存して、ドレイン電流が流れる超伝導接合を用いることにより、ドレイン電流の大きさをゲート電極で制御するスピントランジスタを実現する。
【解決手段】強磁性体電極（ソース）１０１と、超伝導体電極（ドレイン）１０２と、第１ゲート電極１０３と、第２ゲート電極１０４と、ゲートコンタクト層１０５と、２次元電子ガスが形成されているチャネル層１０６と、スペーサ層１０７と、キャリア供給層１０８と、バッファ層１０９と、基板１１０とを備えて、Rashbaスピン軌道相互作用とキャリア経路の分岐により、キャリアスピン上向き下向きを制御することを可能とするゲート電極と、超伝導体により形成されたドレイン電極を用いることにより、スピン偏極度によりドレイン電流が制御可能である。 （もっと読む）

【課題】トランジスタ内に含まれる強磁性体に磁化状態によって情報を記憶し、キャリアのスピンの向きに依存するトランジスタの出力特性を用いて情報を読み出す不揮発性メモリを提供すること。
【解決手段】絶縁性の強磁性体からなるトンネル障壁３８５と該トンネル障壁３８５を挟み込む強磁性体からなるソース３８１及び非磁性体または強磁性体からなるドレイン３８３とにより形成されるトンネル接合構造と、前記トンネル障壁３８５に対して形成されるゲート電極３９１と、を有するトランジスタ。 （もっと読む）

【課題】トランジスタ内に含まれる強磁性体に磁化状態によって情報を記憶し、キャリアのスピンの向きに依存するトランジスタの出力特性を用いて情報を読み出す不揮発性メモリを提供すること。
【解決手段】絶縁性の非磁性体からなるトンネル障壁３６５と該トンネル障壁３６５を挟み込む強磁性体からなるソース３６１及び強磁性体からなるドレイン３６３とにより形成されるトンネル接合構造と、前記トンネル障壁３６５に対して形成されるゲート電極３７１と、を有するトランジスタ。 （もっと読む）

【課題】 スピン偏極したキャリアを、ドレインから効率よく取り出すことが可能なスピントランジスタを提供する。
【解決手段】 スピントランジスタ１は、強磁性体からなるソース２０と、強磁性体からなるドレイン３０と、ソース２０及びドレイン３０とショットキー接触を成す接触面を有する第１導電型の半導体層１０と、接触面とは反対側の半導体層１０の面上に直接又は絶縁体層１２を介して設けられたゲート電極４０と、を備えたスピントランジスタにおいて、ソース２０と半導体層１０との界面でのショットキー障壁の高さがΦ_Ｂであるとき、少なくともソース２０付近の半導体層１０の不純物ドーピング濃度が（２０×Φ_Ｂ−１）×１０^１８ｃｍ^−３以上２×１０^１９ｃｍ^−３以下である。 （もっと読む）

【課題】セル構造が簡単かつセルサイズが小さく、従って製造工程が容易な磁気抵抗ラムを提供すること。
【解決手段】１つのビットラインとセルプレートとの間にＮＡＮＤ型に直列連結され、各々のゲートに複数のワードラインの信号が印加されるＭＲＡＭセルグループ、及び前記１つのビットラインに連結されセンスアンプイネーブル信号が印加されると、前記ビットラインに印加されたデータをセンシングするセンスアンプを備え、もしくは、
ビットラインとセルプレートとの間にＮＡＮＤ型に直列接続され、各々のゲート端子に複数のワードラインの信号が印加されるＭＲＡＭセルグループ、及び前記ビットラインに接続され前記ＭＲＡＭセルグループに流れる電流を電圧に変換した後、前記ＭＲＡＭセルグループ内のＭＴＪの磁気分極方向の差による多重データを検出する多重データ検出回路を備える。
【選択図】図１５
（もっと読む）