【課題】エッチングに対して耐性を持つ保護膜が設けられた記憶素子を有する半導体記憶装置を提供する。
【解決手段】実施形態にかかる半導体記憶装置は、半導体基板の上面に形成された複数の記憶素子と、隣り合う各記憶素子の間に埋め込まれた層間絶縁膜と、各記憶素子の側面と、隣り合う各記憶素子の間の半導体基板の上面との上に連続的に形成され、且つ、各記憶素子の側面において膜厚が１０ｎｍ以下である保護膜と、層間絶縁膜中に形成されたコンタクトとを有し、保護膜は、各記憶素子の側面と、隣り合う各記憶素子の間の半導体基板の上面との上に連続的に形成され、且つ、酸化シリコン膜、窒化シリコン膜、又は、酸窒化シリコン膜からなる第１の保護膜と、第１の保護膜上に連続的に形成され、且つ、ボロン膜又は窒化ボロン膜からなる第２の保護膜とを有する。 （もっと読む）

【課題】水分透過量が小さいＳｉ系絶縁膜が回路表面に形成されており、Ｓｉ系絶縁膜の密着性及び耐クラック性に優れた薄膜磁気センサ及びその製造方法を提供すること。
【解決手段】以下の工程を備えた薄膜磁気センサの製造方法及びこの方法により得られる薄膜磁気センサ。（１）基板表面に薄膜ヨーク、ＧＭＲ膜、電極及び配線を備えた素子部を形成する素子部形成工程。（２）少なくとも電極の表面の全部又は一部を含む領域（薄膜ヨーク、ＧＭＲ膜及び配線の表面を除く）にフォトレジスト膜を形成するフォトレジスト膜形成工程。（３）基板の表面にＡｌ₂Ｏ₃膜を形成するＡｌ₂Ｏ₃膜形成工程。（４）Ａｌ₂Ｏ₃膜の表面に、Ｃａｔ−ＣＶＤ法を用いてＳｉ系絶縁膜を形成するＳｉ系絶縁膜形成工程。（５）フォトレジスト膜、並びに、フォトレジスト膜の上に形成された余分なＡｌ₂Ｏ₃膜及びＳｉ系絶縁膜を除去する除去工程。 （もっと読む）

【課題】安定して動作可能な磁気抵抗効果素子およびその製造方法を提供する。
【解決手段】実施形態の磁気抵抗効果は、下部電極と、第１の磁性層と、第１の金属層と、第１の界面磁性層と、非磁性層と、第２の界面磁性層と、第２の金属層と、第２の磁性層と、上部電極層と、を持つ。前記第１の磁性層は、前記下部電極上に設けられて第１の金属原子を含む。前記第１の金属層は、前記第１の磁性層上に設けられて前記第１の金属原子を含む。前記第１の界面磁性層は、前記第１の金属層上に設けられる。前記非磁性層は、前記第１の界面磁性層上に設けられる。前記第２の界面磁性層は、前記非磁性層上に設けられる。前記第２の金属層は、前記第２の界面磁性層上に設けられ、第２の金属原子を含む。前記第２の磁性層は、前記第２の金属層上に設けられ、前記第２の金属原子を含む。前記上部電極層は、前記第２の磁性層上に設けられる。前記第１の界面磁性層は、前記非磁性層側と反対側の界面にアモルファス金属層を含む。 （もっと読む）

【課題】安定して動作可能な磁気抵抗効果素子およびその製造方法を提供する。
【解決手段】実施形態の磁気抵抗効果素子は、下部電極と、第１の磁性層と、第１の界面磁性層と、第２の界面磁性層と、第２の磁性層と、上部電極とを持つ。前記第１の磁性層は前記下部電極上に設けられる。前記第１の界面磁性層は、前記第１の磁性層上に設けられる。前記非磁性層は、前記第１の界面磁性層上に設けられる。前記第２の磁性層は前記第２の界面磁性層上に設けられる。前記上部電極は、前記第２の磁性層上に設けられる。前記第１および第２の磁性層は、それぞれ磁化記憶層および磁化参照層の一方および他方である。前記上部電極は、貴金属と遷移元素もしくは希土類元素の合金層もしくは混合物層、または導電性酸化物層を含む。 （もっと読む）

【課題】安定した特性の磁気抵抗効果素子を有する半導体記憶装置を提供する。
【解決手段】本発明の実施形態にかかる半導体記憶装置は、複数の磁気抵抗効果素子を有し、この各磁気抵抗効果素子は、半導体基板上に形成され、且つ、その膜面に対して垂直な磁化容易軸を有する第１の磁性層と、第１の磁性層上に形成された非磁性層と、非磁性層上に形成され、且つ、その膜面に対して垂直な磁化容易軸を有する第２の磁性層と、からなる積層構造を有し、保護膜を介して各磁気抵抗効果素子の側壁を覆うように設けられ、且つ、磁気抵抗効果素子に対して、磁化容易軸に沿った方向に引張応力を与える側壁膜を備え、側壁膜のうちの第１の磁性層を覆う部分は、側壁膜のうちの第２の磁性層を覆う部分と比べて厚い。 （もっと読む）

【課題】十分な感度を有したｐ型キャリアのホール素子の製造に適した半導体基板を提供する。
【解決手段】表面の全部または一部がシリコン結晶面であるベース基板と、前記ベース基板の上に位置し、前記シリコン結晶面に達する開口を有し、結晶の成長を阻害する阻害体と、前記開口の底部の前記シリコン結晶面の上に位置する第１結晶層と、前記第１結晶層の上に位置し、互いに離して配置した一対の第１金属層と、前記第１結晶層の上に位置し、互いに離して配置した一対の第２金属層と、を有し、前記一対の第１金属層のそれぞれを結ぶ第１最短線と、前記一対の第２金属層のそれぞれを結ぶ第２最短線とが、交わる関係、または、ねじれの位置関係にある半導体基板を提供する。 （もっと読む）

【課題】 熱負荷によるＴＭＲ比の減少を抑制できる磁気抵抗効果を利用した半導体記憶装置を提供すること。
【解決手段】 実施形態の磁気抵抗素子は、非磁性元素を含む第１の垂直磁化磁性膜１１６と、第１の垂直磁化磁性膜上に設けられた絶縁膜１１９と、第１の垂直磁化磁性膜と絶縁膜との間に設けられた第１の中間磁性膜１１８と、絶縁膜上に設けられ、非磁性元素を含む第２の垂直磁化磁性膜１２３と、絶縁膜と第２の垂直磁化磁性膜との間に設けられた第２の中間磁性膜１２０と、第１の垂直磁化磁性膜と第１の中間磁性膜との間、および、第２の中間磁性膜と第２の垂直磁化磁性膜との間の少なくとも一方に設けられ、非磁性元素の拡散に対してバリア性を有する金属窒化物または金属炭化物で形成された拡散防止膜１１７，１２１を含む。 （もっと読む）

【課題】複数のトンネル接合素子の間隔を短縮すること。
【解決手段】上面に凹部２６が形成された下地層２４と、前記凹部の内面と前記凹部の両側の下地層上とに形成された下部電極２８と、前記凹部の両側の前記下部電極上に形成され、トンネルバリア層と前記トンネルバリア層を上下に挟む磁化固定層および磁化自由層とを含む磁気トンネル接合層３０と、前記磁気トンネル接合層上に形成され、前記凹部の上方において電気的に分離された複数の上部電極４０と、を具備する磁気デバイス。 （もっと読む）

【課題】マグネタイト(Ｆｅ₃Ｏ₄)膜を一方の電極とし、マグネタイト本来のスピン依存電気伝導特性をより反映した、室温で２０％以上の負のＭＲ比を示すＴＭＲ素子を提供すること。
【解決手段】マグネタイト電極と、該マグネタイト電極上に成膜された酸化マグネシウム層と該酸化マグネシウム層上に成膜された２ｎｍ以下の厚さの酸化アルミニウム非晶質層とからなる障壁層と、を備えるトンネル磁気抵抗素子である。サファイア基板(００．１)面上に、マグネタイトを[１１１]方向にエピタキシャル成膜してマグネタイト電極を形成し、該電極上に酸化マグネシウム層を[１１１]方向にエピタキシャル成膜し、その上に酸化アルミニウム非晶質層を成膜して障壁層を形成する。 （もっと読む）

【課題】基板上に、下部電極層、ピンド層、トンネルバリア層、フリー層、上部電極層を順次成膜してなるトンネル磁気抵抗効果素子において、極力小さい膜厚で良好な被覆性を確保できるトンネルバリア層を実現する。
【解決手段】基板１０上に、下部電極層２０、ピンド層３０、トンネルバリア層４０、フリー層５０、上部電極層６０が順次積層されてなるトンネル磁気抵抗効果素子１において、トンネルバリア層４０は、原子層成長法により成膜されたアルミナなどからなり、膜厚を薄いものとしても、下地のピンド層３０の表面に存在する凹凸の被覆性を高め、トンネルバリア層４０の膜厚ばらつきを小さくできる。 （もっと読む）

【課題】大気に曝した半導体層の表面上にトンネル絶縁膜を形成した場合であっても、半導体層にスピン偏極率の大きなキャリアを注入できるトンネル接合素子を提供すること。
【解決手段】半導体層１０の表面を大気に曝す工程と、前記半導体層１０の前記表面を還元性ガスに曝す工程と、前記表面を還元性ガスに曝す工程の後前記半導体層１０の前記表面を大気に曝すことなく、前記半導体層１０の前記表面上にトンネル絶縁膜１２を形成する工程と、前記トンネル絶縁膜１２上に強磁性体層１４を形成する工程と、を含むトンネル接合素子の製造方法。 （もっと読む）

【課題】 イオンミリングを適用することなく、書込み電流の増加やリーク電流の増加を抑制することができる技術が望まれている。
【解決手段】 基板の上に磁化固定層が形成されている。磁化固定層の上に絶縁膜が形成され、絶縁膜を貫通する溝部が形成されている。溝部の底面にトンネル絶縁膜が形成されている。溝部の底面の上に、前記トンネル絶縁膜を介して第１の磁化自由層が形成されている。絶縁膜の上に、第１の磁化自由層と同一の磁性材料で形成された第２の磁化自由層が配置されている。溝部の側面に、第１の磁化自由層から第２の磁化自由層まで到達し、第１の磁化自由層を形成する磁性材料の酸化物で形成された非磁性膜が配置されている。第１の磁化自由層、非磁性膜、及び第２の磁化自由層の上に、第１の磁化自由層及び第２の磁化自由層に電気的に接続された上部電極が配置されている。 （もっと読む）

【課題】磁壁移動型の磁気抵抗素子の微細化を実現する。
【解決手段】基板上に位置する第１の絶縁層２４と、第１の絶縁層の２４内部に位置し、互いに電気的に絶縁した一対の第１の磁化固定層２０ａ、２０ｂと、第１の絶縁層２４上に位置し、平面視で一対の第１の磁化固定層２０ａ、２０ｂいずれとも重なり、かつ、一対の第１の磁化固定層２０ａ、２０ｂいずれとも電気的に接続している磁化自由層３１と、磁化自由層３１上に位置する第２の絶縁層３３と、第２の絶縁層３３に形成され、平面視で磁化自由層３１と重なる孔と、当該孔の底面および側面に沿って形成された非磁性層４１と、非磁性層４１形成後の孔内に埋め込まれた第２の磁化固定層４２と、を有し、第２の磁化固定層４２は、平面視で一対の第１の磁化固定層２０ａ、２０ｂいずれとも重ならず、かつ、平面視で一対の第１の磁化固定層２０ａ、２０ｂの間に位置する半導体装置。 （もっと読む）

【課題】磁気特性の低下の抑制を図る。
【解決手段】磁気抵抗素子の製造方法は、磁化の方向が不変の固定層４、コバルトまたは鉄を含み、磁化の方向が可変の自由層６、および前記固定層と前記自由層との間に挟まれる非磁性層５で構成される積層体を形成し、前記積層体上に、ハードマスク１１を形成し、前記ハードマスクをマスクとして塩素を含むガスで前記積層体をエッチングし、エッチングされた前記固定層および前記自由層の側面に、ボロンと窒素とを含む絶縁膜１４を形成する。 （もっと読む）

【課題】形成された膜のステップカバレッジを大きくすることが可能であり、かつ低温領域で成膜することが可能な磁気抵抗効果素子の製造方法を提供すること。
【解決手段】本発明の一実施形態では、プラズマ源と成膜室を隔壁板により隔離したプラズマＣＶＤ装置により多層磁性層上に絶縁性の保護層を形成する。本方法によれば、磁気特性の劣化をもたらすことなく保護層を成膜でき、かつ、１５０℃未満の低温成膜も可能である。これにより、レジストを残留させたまま保護層の成膜が可能であり、多層構造の磁気抵抗効果素子の製造において工数低減も可能である。 （もっと読む）

【課題】絶縁膜の比誘電率を容易かつ十分に低下させる。
【解決手段】半導体装置の製造方法では、それぞれ環状ＳｉＯ構造を主骨格とし互いに構造が異なる２種類以上の有機シロキサン化合物原料を混合した後で気化する。又は、それら２種類以上の有機シロキサン化合物原料の混合と気化とを一度に行うことによって、気化ガスを生成する。そして、その気化ガスをキャリアガスとともに反応炉に輸送する。そして、反応炉にてその気化ガスを用いたプラズマＣＶＤ法又はプラズマ重合法によって多孔質絶縁膜を成膜する。 （もっと読む）

集積回路及びその集積回路を製造する方法は、ゲルマニウム・ホール・プレートを有するホール効果素子を提供する。このゲルマニウム・ホール・プレートは、シリコンと比較して増大した電子移動度を提供し、それ故、より高感度なホール効果素子を提供する。 （もっと読む）

【課題】大きな出力信号強度を得られるEMRデバイスに、既存のスライダ形成技術を利用して磁気ヘッドスライダが形成できるような、デバイス構造とデバイス製造方法を提供すること
【解決手段】磁気抵抗デバイスは、基板（４；６４）と、第一方向（１４）に伸びた細長半導体チャネル（１１）素子と、チャネルへの接点の組（２７）を提供する少なくとも２つの導電性リード（２６）とを含んでいる。デバイスは、チャネルと接続したオプションの半導体シャント（８）を含んでいる。オプションのシャント、チャネル及び接点の組は、第一方向及び基板の表面に対して垂直な第二方向（１５）に向かって、基板に対して積重ねられる。デバイスは、チャネルに沿って伸びる側面（３０）を有している。デバイスは、側面に対して一般的に垂直な方向の磁場（３１）に対して反応する。 （もっと読む）

【課題】短絡や電流リークを生じさせること無く、しかも、ＭＴＪ構造にダメージを生じさせること無く、不揮発性メモリ素子におけるＭＴＪ構造のパターニングを行い得る不揮発性メモリ素子の製造方法を提供する。
【解決手段】第１磁性材料層５１、トンネル絶縁膜５２及び第２磁性材料層５３が、順次、積層された積層構造体５０を有し、磁化反転状態に依存して電気抵抗値が変化することで情報を記憶する不揮発性メモリ素子の製造方法は、第１磁性材料層５１、トンネル絶縁膜５２及び第２磁性材料層５３を順次形成し、次いで、第２磁性材料層５３上にマスク層６３を形成した後、マスク層６３で覆われていない第２磁性材料層５３の部分５３’を酸化し、次いで、酸化された第２磁性材料層５３の部分５３’を還元する工程を備えている。 （もっと読む）

【課題】 量産に適した、コンタミの少ない、組成制御された、ち密で、欠陥、粒界の極めて少ない、深さ方向に構造制御された、良好な絶縁特性を持つ絶縁膜の提供。
【解決手段】 Ｏ、Ｎ及びＦから選ばれた少なくとも１種を含む気体状分子を該基板表面に供給し、吸着させた後排気する第１の工程の後に、Ａｌ、Ｓｉ、Ｔａ、又はＴｉを含む気体状分子を基板表面に供給し、吸着させた後排気する第２の工程を行い、その後にＡｒを導入した後排気する第３の工程を行い、前記第１〜第３の工程を１つのサイクルとして、このサイクルを複数回行うことを特徴とする。 （もっと読む）