【課題】チャネル内へのキャリアの閉じ込めを改善すること。
【解決手段】へテロ接合トランジスタは、ＩＩＩ族窒化物を含むチャネル層１４と、チャネル層の上のＩＩＩ族窒化物を含む障壁層１６と、チャネル層１４が障壁層１６とエネルギー障壁３８との間にあるようにした、チャネル層１４の上のインジウムを有するＩＩＩ族窒化物の層を含むエネルギー障壁とを備えることができる。障壁層１６は、チャネル層よりも大きなバンドギャップを有することができ、エネルギー障壁３８のインジウム（Ｉｎ）の濃度はチャネル層１４のインジウム（Ｉｎ）の濃度よりも高い可能性がある。 （もっと読む）

【課題】半導体積層内の電流経路からゲート電極を隔てる半導体層を厚くできるIII族窒化物半導体電子デバイスを提供する。
【解決手段】第２の半導体層１５は第１の半導体層１３上に設けられる。ゲート電極１７は第２の半導体層１５の上に設けられる。第１の半導体層１３は、Ａｌ_ＸＧａ_１−ＸＮ（０＜Ｘ≦１）からなる半導体表面２１ａの上に設けられる。第２のIII族窒化物半導体材料のバンドギャップＥ１５は第１のIII族窒化物半導体材料のバンドギャップＥ１３より大きい。第１の半導体層１３の第１のIII族窒化物半導体材料はＡｌ_ＸＧａ_１−ＸＮと異なり、第１の半導体層１３は歪みを内包する。また、第２の半導体層１５の厚さＴ１５は、無歪みの第１のIII族窒化物半導体材料の組成と、第２のIII族窒化物半導体の組成により規定される臨界膜厚より大きい。また、第１の半導体層１３は、歪みを内包すると共に、半導体表面２１ａのＡｌ_ＸＧａ_１−ＸＮの上において格子緩和している。 （もっと読む）

【課題】工程増を最小限とした簡便な手法で、素子形成領域における化合物半導体と同時に、しかもその結晶性を損なうことなく確実な素子分離を実現し、信頼性の高い化合物半導体装置を実現する。
【解決手段】Ｓｉ基板１上の素子分離領域に初期層３を選択的に形成し、初期層３上を含むＳｉ基板１上の全面に化合物半導体の積層構造４を形成して、積層構造４は、素子分離領域では初期層３と共に素子分離構造４Ｂとなり、素子形成領域ではソース電極５、ドレイン電極６及びゲート電極７が形成される素子形成層４Ａとなる。 （もっと読む）

【課題】誘電性材料に与えるダメージの少ない乾式または湿式エッチングプロセスを用いることなく、フィールドプレートされたデバイスを実現できるシングルゲートまたはマルチゲートフィールドプレートの製造方法を提供する。
【解決手段】電界効果トランジスタ１０は、ソースオーミックコンタクト１２と、ドレインオーミックコンタクト１４、ゲートコンタクト１６、および活性領域１８を含む。（１）デバイスの真性および外因性領域に誘電性材料を堆積または成長させ、（２）乾式または湿式エッチングプロセス、あるいはリフトオフプロセスで誘電性材料をパターニングし、（３）パターニングされた誘電性材料上にフィールドプレートを蒸着させるステップを包含する方法。 （もっと読む）

【課題】窒化物化合物半導体を用いたパワーダイオード、パワーＭＯＳＦＥＴ等のパワー
半導体素子について、クラックフリーで形成されて従来よりも厚い窒化物化合物半導体層
を使用して耐圧を向上することである。
【解決手段】シリコン基板１上に厚さ１０μｍ以上の凸状に選択成長された窒化物化合物
半導体からなるキャリア移動層３と、キャリア移動層３上に形成された電極４とを有し、
１つのパワー半導体素子は１つのキャリア移動層３から構成されている。 （もっと読む）

【課題】高耐電圧性を有するとともにｐ型不純物の拡散による結晶品質の劣化が好適に抑制された、半導体素子用のエピタキシャル基板を提供する。
【解決手段】（１１１）方位の単結晶シリコンである下地基板１の上に、前記下地基板の基板面に対し（０００１）結晶面が略平行となるようにIII族窒化物層群を形成してなる半導体素子用のエピタキシャル基板１０が、組成の相異なる第１単位層３１と第２単位層３２とを繰り返し交互に積層してなる組成変調層３と、組成変調層の上に形成され、Ａｌを含むIII族窒化物からなる中間層５と、を含む単位構造体を複数積層してなるバッファ層８と、バッファ層の直上に形成されたチャネル層９ａと、チャネル層の上に形成されたバリア層９ｂと、を備え、バッファ層に含まれる複数の前記中間層のうちの少なくとも１つにｐ型不純物が意図的に導入されてなり、隣接層に第１の層から拡散したｐ型不純物が存在する、ようにする。 （もっと読む）

【課題】低オン抵抗および高信頼性を有する半導体素子を提供する。
【解決手段】半導体素子１Ａは、第１導電形層１１が表面に選択的に設けられた半絶縁性基板１０と、前記半絶縁性基板および前記第１導電形層の上に設けられたノンドープＡｌ_ＸＧａ_１−ＸＮ（０≦Ｘ＜１）を含む第１半導体層１５と、前記第１半導体層上に設けられたノンドープもしくは第２導電形のＡｌ_ＹＧａ_１−ＹＮ（０＜Ｙ≦１、Ｘ＜Ｙ）を含む第２半導体層１６とを備える。半導体素子は、前記第２導電形層１１に接続された第１主電極２０と、前記第２半導体層１６に接続された第２主電極と２１、前記第１主電極と、前記第２主電極と、のあいだの前記第２半導体層の上に設けられた制御電極３０とを備える。前記第１導電形層１１は、前記制御電極３０の下に設けられている。 （もっと読む）

【課題】窒化ガリウム系半導体のドライエッチングに、塩素系ガスを用いたＩＣＰ−ＲＩＥを用いると、誘電結合型プラズマは、温度が高いので、エッチングされた面に凹凸ができ、半導体にダメージを与え、塩素が残留する。
【解決手段】窒化ガリウム系半導体からなる第１の半導体層を形成する第１半導体層形成工程と、第１の半導体層の一部を、臭素系ガスを用いて、マイクロ波プラズマプロセスでドライエッチングして、リセス部を形成するリセス部形成工程と、を備え、窒化ガリウム系半導体装置を製造する半導体装置の製造方法を提供する。 （もっと読む）

【課題】ｐ型のIII族窒化物半導体層を含む積層構造を利用して複数個の半導体装置を製造し、エッチング等して個々の半導体装置に分割すると、個々の半導体装置の側面に露出するｐ型のIII族窒化物半導体層の表面に沿ってリ−ク電流が流れてしまう。
【解決手段】ｐ型のIII族窒化物半導体層８を含む積層構造の表面または裏面からｐ型のIII族窒化物半導体層８に達しない深さまでエッチングまたはダイシングし、残った厚みをへき開して個々の半導体装置に分割する。半導体装置の側面に露出するｐ型のIII族窒化物半導体層８の表面はへき開面となり、結晶欠陥が少なく、側面に沿ってリ−ク電流が流れることを防止する。 （もっと読む）

【課題】高周波特性を改善する。
【解決手段】ＩＩＩ族窒化物系高電子移動度トランジスタ（ＨＥＭＴ）２０は、ＧａＮバッファ層２６を備えており、Ｇａｎバッファ層２６上にＡｌ_ｙＧａ_１−ｙＮ（ｙ＝１又は≒１）層２８がある。Ａｌ_ｘＧａ_１−ｘＮ（０≦ｘ≦０．５）バリア層３０が、ＧａＮバッファ層２６の反対側でＡｌ_ｙＧａ_１−ｙＮ層２８上にあり、該層２８のＡｌ濃度は、バリア層３０よりも高い。ＧａＮバッファ層２６とＡｌ_ｙＧａ_１−ｙＮ層２８との間の界面に２ＤＥＧ３８が形成されている。バリア層３０上に、ソース、ドレイン、及びゲート・コンタクト３２、３４、３６が形成されている。また、Ａｌ_ｙＧａ_１−ｙＮ層２８の反対側において、バッファ層２６に隣接する基板２２も含み、ＧａＮバッファ層２６と基板２２との間に、核生成層２４を含むことができる。 （もっと読む）

【課題】特性の安定化を達成できる窒化物半導体装置及びその製造方法を提供する。
【解決手段】窒化物半導体装置１１０は、第１半導体層３、第２半導体層４、第３半導体層５、第４半導体層６、第１電極１０、第２電極８及び第３電極９を備える。第１半導体層３、第２半導体層４、第３半導体層５及び第４半導体層６は、窒化物半導体を含む。第２半導体層４は、第１半導体層３の禁制帯幅以上の禁制帯幅を有する。第３半導体層５は、ＧａＮである。第４半導体層６は、第３半導体層５の上において一部に隙間を有して設けられ、第２半導体層４の禁制帯幅以上の禁制帯幅を有する。第１電極１０は、第３半導体層５の上において第４半導体層６が設けられていない部分に設けられる。第２電極８及び第３電極９は、第４半導体層６の上において、第１電極１０の一方側及び他方側にそれぞれ設けられ、第４半導体層６とオーミック接合している。 （もっと読む）

【課題】半導体の表面の酸化物を含む不純物を、エッチングあるいは、他の層を積層する前に除去する。
【解決手段】第１の半導体層１１０の少なくとも一部に接し、第１の半導体層１１０に含まれる不純物の固溶度が、第１の半導体層１１０より高い第１の犠牲層を形成する第１犠牲層形成工程と、第１の犠牲層および第１の半導体層をアニールするアニール工程と、第１の犠牲層をウェットプロセスで除去する除去工程と、第１の半導体層の少なくとも一部を覆う絶縁層１２０を形成する工程および第１の半導体層の一部をエッチングする工程の少なくとも一の工程と、第１の半導体層に電気的に接続された電極層１２６を形成する電極形成工程とを備える。 （もっと読む）

【課題】ドレインリーク電流を低減することが可能な窒化物半導体素子の製造方法を提供する。
【解決手段】ヘテロ電界効果トランジスタ１の製造方法は、ドリフト層２０ａを支持基板１０上にエピタキシャル成長させる工程と、水素ガスをキャリアガスとして用いて、ｐ型半導体層である電流ブロック層２０ｂをドリフト層２０ａ上に１０００℃以上でエピタキシャル成長させる工程と、窒素ガス、アルゴンガス、ヘリウムガス及びネオンガスからなる群より選ばれる少なくとも一種のガスをキャリアガスとして用いて、コンタクト層２０ｃを電流ブロック層２０ｂ上にエピタキシャル成長させる工程と、を備える。 （もっと読む）

【課題】低オン抵抗で、ノーマリーオフ動作を有し、高信頼性の半導体素子を提供する。
【解決手段】半導体素子１Ａは、支持基板１０上にＮ面成長されたＡｌ_ＸＧａ_１−ＸＮ（０≦Ｘ＜１）を含む第１半導体層１１と、前記第１半導体層上に形成されたノンドープもしくは第１導電形のＡｌ_ＹＧａ_１−ＹＮ（０＜Ｙ≦１、Ｘ＜Ｙ）を含む第２半導体層１５と、前記第２半導体層上に形成されたＡｌ_ＺＧａ_１−ＺＮ（０≦Ｚ＜１、Ｚ＜Ｙ）を含む第３半導体層１６と、を備える。半導体素子１Ａは、第３半導体層１６に接続された第１主電極２０と、第３半導体層１６に接続された第２主電極２１と、第１主電極と第２主電極とのあいだの第３半導体層１６の上に設けられたゲート電極３１と、を備える。第３半導体層１６の厚さは、ゲート電極３１下において選択的に薄い。 （もっと読む）

【課題】耐圧向上を図った電界効果型トランジスタを提供する。
【解決手段】電界効果型トランジスタは、基板１０１上に、核形成層として機能する第一の窒化物半導体層１０２と、第一の窒化物半導体層１０２よりも電子親和力の大きい第二の窒化物半導体層１０３と、第二の窒化物半導体層１０３よりも電子親和力の小さい第三の窒化物半導体層１０４とを順に積層して形成されている。第三の窒化物半導体層１０４上には中間層１０６を介して形成されたソース電極１０７、ドレイン電極１０８、ゲート電極１０９が設けられている。第一の窒化物半導体層１０２には、ホウ素が不純物としてドーピングされている。 （もっと読む）

【課題】クラックが少なく表面の平坦性が良好な半導体ウエーハ及び半導体装置及びその製造方法を提供する。
【解決手段】半導体ウエーハは、基板２と、基板２の一方の主面上に配置され且つ化合物半導体で形成されたバッファ領域３と、バッファ領域３の上に配置され且つ化合物半導体で形成された主半導体領域４とを有する半導体ウエーハであって、バッファ領域３は、第１の多層構造バッファ領域５と、基板と第１の多層構造バッファ領域５との間に配置された第２の多層構造バッファ領域８とから成る。 （もっと読む）

【課題】より高い破壊電圧およびより低いオン抵抗を含み、高周波数において十分に機能
するパワースイッチングデバイスを提供する。
【解決手段】多重フィールドプレートトランジスタが、活性領域、ならびにソース、ドレ
イン、およびゲートを含む。第１のスペーサ層が、活性領域の上方でソースとゲートの間
にあり、第２のスペーサ層が、活性領域の上方でドレインとゲートの間にある。第１のス
ペーサ層上の第１のフィールドプレート、及び第２のスペーサ層上の第２のフィールドプ
レートが、ゲートに接続される。第３のスペーサ層が、第１のスペーサ層、第２のスペー
サ層、第１のフィールドプレート、ゲート、および第２のフィールドプレート上にあり、
第３のフィールドプレートが、第３のスペーサ層上にあり、ソースに接続される。 （もっと読む）

【課題】クラックの発生を抑制しつつ厚膜化され、且つ導電性を有する窒化物半導体層を有する半導体ウェハ及び半導体装置を提供する。
【解決手段】ノンドープの第１の窒化物半導体層とその第１の窒化物半導体層よりも格子定数が大きいノンドープの第２の窒化物半導体層とが交互に積層された構造を有する多層膜と、多層膜上に配置された、第１の窒化物半導体層よりも格子定数が大きいノンドープの第３の窒化物半導体層とを備え、膜厚方向に導電性を有する。 （もっと読む）

【課題】より高い破壊電圧およびより低いオン抵抗を含み、高周波数において十分に機能
するパワースイッチングデバイスを提供する。
【解決手段】多重フィールドプレートトランジスタが、活性領域、ならびにソース、ドレ
イン、およびゲートを含む。第１のスペーサ層が、活性領域の上方でソースとゲートの間
にあり、第２のスペーサ層が、活性領域の上方でドレインとゲートの間にある。第１のス
ペーサ層上の第１のフィールドプレート、及び第２のスペーサ層上の第２のフィールドプ
レートが、ゲートに接続される。第３のスペーサ層が、第１のスペーサ層、第２のスペー
サ層、第１のフィールドプレート、ゲート、および第２のフィールドプレート上にあり、
第３のフィールドプレートが、第３のスペーサ層上にあり、ソースに接続される。 （もっと読む）

【課題】導体ベースプレートと金属外壁との熱膨張係数が異なることに伴う、銀ロウ付けする際の導体ベースプレートの反りを抑制したパッケージを提供する。
【解決手段】導体ベースプレートと、導体ベースプレート上に配置された半導体装置と、半導体装置を内在し、導体ベースプレート上に配置され、導体ベースプレートと接する面に複数の開放部を有する金属壁と、開放部を充填するブロックとを備えるパッケージ。 （もっと読む）