多重フィールドプレートトランジスタ
【課題】より高い破壊電圧およびより低いオン抵抗を含み、高周波数において十分に機能
するパワースイッチングデバイスを提供する。
【解決手段】多重フィールドプレートトランジスタが、活性領域、ならびにソース、ドレ
イン、およびゲートを含む。第１のスペーサ層が、活性領域の上方でソースとゲートの間
にあり、第２のスペーサ層が、活性領域の上方でドレインとゲートの間にある。第１のス
ペーサ層上の第１のフィールドプレート、及び第２のスペーサ層上の第２のフィールドプ
レートが、ゲートに接続される。第３のスペーサ層が、第１のスペーサ層、第２のスペー
サ層、第１のフィールドプレート、ゲート、および第２のフィールドプレート上にあり、
第３のフィールドプレートが、第３のスペーサ層上にあり、ソースに接続される。
するパワースイッチングデバイスを提供する。
【解決手段】多重フィールドプレートトランジスタが、活性領域、ならびにソース、ドレ
イン、およびゲートを含む。第１のスペーサ層が、活性領域の上方でソースとゲートの間
にあり、第２のスペーサ層が、活性領域の上方でドレインとゲートの間にある。第１のス
ペーサ層上の第１のフィールドプレート、及び第２のスペーサ層上の第２のフィールドプ
レートが、ゲートに接続される。第３のスペーサ層が、第１のスペーサ層、第２のスペー
サ層、第１のフィールドプレート、ゲート、および第２のフィールドプレート上にあり、
第３のフィールドプレートが、第３のスペーサ層上にあり、ソースに接続される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は一般に、半導体に関し、より詳細には、フィールドプレートを利用するパワー
スイッチング用トランジスタに関する。
【背景技術】
【０００２】
パワー半導体デバイスは、スイッチモード電源などのパワー電子回路内で、スイッチま
たは整流器として使用される。一般的なパワーデバイスは、パワーダイオード、サイリス
タ（thyristor）、パワーＭＯＳＦＥＴ、およびＩＧＢＴ（絶縁ゲートバイポーラトラン
ジスタ）を含む。例えば、パワーダイオードまたはパワーＭＯＳＦＥＴは、その低電力に
相当するものと同様の原理で動作するが、より大量の電流を伝えることができ、また一般
に、オフ状態においてより大きな逆バイアス電圧に対応することができる。
【０００３】
必要とされる、より高い電流密度、より高い電力消費、および／またはより高い逆方向
破壊電圧に対応するために、パワーデバイスの構造の変更がしばしば行われている。小信
号デバイスは横型構造（lateral structure）を使用するが、ディスクリート（すなわち
、集積されていない）パワーデバイスの大部分は、縦型構造（vertical structure）を使
用して形成される。縦型構造を用いると、デバイスの電流定格がその面積に比例し、電圧
阻止能力がダイ（die）の高さによって達成される。縦型構造では、デバイスの接続点の
１つが、半導体の底面に配置される。
【０００４】
高電子移動度トランジスタ（ＨＥＭＴ）は、通常はシリコン（Ｓｉ）またはガリウムヒ
素（ＧａＡｓ）などの半導体材料から製作される半導体トランジスタの一般的なタイプで
ある。Ｓｉの１つの欠点は、Ｓｉが低電子移動度（６００〜１４５０ｃｍ２／Ｖ−ｓ）を
有し、それが高い性能利得を低下させ得る高ソース抵抗を生み出すことである（例えば、
非特許文献１参照。）。
【０００５】
ＧａＡｓベースのＨＥＭＴは、民間および軍用のレーダ通信、ハンドセット携帯電話（
handset cellular）通信、および衛星通信における信号増幅の標準になっている。ＧａＡ
ｓは、Ｓｉよりも高い電子移動度（約６０００ｃｍ２／Ｖ−ｓ）、および低いソース抵抗
を有し、それによって、ＧａＡｓベースのデバイスの方がより高い周波数で機能すること
が可能になる。しかしＧａＡｓは、シリコンと同様に比較的小さなバンドギャップ（室温
で、シリコンの場合１．１２ｅＶ、ＧａＡｓの場合１．４２ｅＶ）、および比較的低い破
壊電圧を有し、そのため、ＧａＡｓベースおよびシリコンベースのＨＥＭＴは、高周波数
において高電力をもたらすことができない。
【０００６】
高電力応用分野向けのＳｉおよびＧａＡｓ材料系に伴うこうした欠点に応えて、シリコ
ンをシリコンカーバイド（ＳｉＣ）やＩＩＩ族窒化物、例えば窒化ガリウム（ＧａＮ）な
どの広バンドギャップ半導体で置き換えることで、パワー半導体デバイスの大きな進歩が
達成された。ＧａＡｓおよびＳｉに比べて、これらの材料の方が一般に、より高い電界破
壊強度およびより高い電子飽和速度を呈する。例えば、シリコンカーバイドＭＯＳＦＥＴ
は、等価なシリコンベースのデバイスよりも、１０から１００倍優れた性能（または、よ
り小さなサイズ）をもたらす。１２００Ｖの破壊電圧を有するＳｉＣショットキーダイオ
ードが、商業的に入手可能である。そのどちらも、多数キャリアデバイスであるので、高
速で動作することができる。バイポーラデバイスが、最大２０ｋＶまでのより高い電圧向
けに開発されている。シリコンカーバイドは、その諸利点の内、シリコンよりも高い温度
（最大４００℃）で動作することができ、またより低い熱抵抗を有し、それによってより
優れた冷却が可能になる。
【０００７】
具体的には、ＧａＮパワーＨＥＭＴは、ＳｉＣ ＭＯＳＦＥＴおよびＳｉ ＭＯＳＦＥ
Ｔの両方よりも高い効率を呈するだけでなく、Ｓｉが全く機能しない、より高い周波数に
おいて十分に機能もする。ＧａＮは、パワースイッチング用の任意の半導体デバイスの中
で、最も高い性能指数を有する。ＧａＮ ＨＥＭＴは、その高電子移動度および高破壊電
界のため、他のあらゆる利用可能な半導体より優れた、高電圧パワーデバイスに関するＢ
ａｌｉｇａ直流性能指数（Baliga DC figure）を呈し、その結果、超低オン抵抗（ultra-
low on resistance）および小さなダイサイズをもたらす。
【０００８】
ＨＥＭＴは、ＨＥＭＴ構造内にある、異なるバンドギャップエネルギーを有し、またバ
ンドギャップの小さな方の材料がより高い電子親和力を有する２種類の半導体材料のヘテ
ロ接合部で、２次元電子ガス（２ＤＥＧ）が形成されるため、多くの状況において動作上
の利点をもたらすことができる。２ＤＥＧは、非ドープの、バンドギャップが小さい方の
材料内の蓄積層であり、例えば、１×１０１３キャリア／ｃｍ２を上回る、非常に高いシ
ート（sheet）電子濃度を含有することができる。さらに、バンドギャップが広い方の半
導体中からの電子が２ＤＥＧに移動し、そこではイオン化不純物散乱が低減されているた
め、高い電子移動度が可能になる。高キャリア濃度と高キャリア移動度とが組み合わさる
ことにより、非常に大きな相互コンダクタンスをＨＥＭＴに与えることができ、高周波数
応用分野向けの金属−半導体電界効果トランジスタ（ＭＥＳＦＥＴ）に勝る、強力な性能
上の利点をもたらすことができる。
【０００９】
ＧａＮ ＨＥＭＴデバイス技術における革新によって、０．５ＧＨｚを上回る無線周波
およびマイクロ波周波数で動作可能なデバイスの破壊電圧および電力性能が増大されてき
た。窒化ガリウム／窒化アルミニウムガリウム（ＧａＮ／ＡｌＧａＮ）材料系で製作され
る高電子移動度トランジスタは、前述の高破壊電界、広バンドギャップ、大きな伝導帯オ
フセット、および／または高飽和電子ドリフト速度を含む材料特性を併せ持つため、大き
な無線周波電力を発生する可能性を有する。２ＤＥＧ内の電子の大部分は、ＡｌＧａＮ中
の分極によるものとされている。ＧａＮ／ＡｌＧａＮ系によるＨＥＭＴが、これまでに実
証されている。ＡｌＧａＮ／ＧａＮ ＨＥＭＴの構造および製作方法が、文献に記載され
ている（例えば、特許文献１、及び特許文献２参照。）。半絶縁性シリコンカーバイド基
板、該基板上に窒化アルミニウムバッファ層、該バッファ層上に絶縁性窒化ガリウム層、
該窒化ガリウム層上に窒化アルミニウムガリウムバリア層、および該窒化アルミニウムガ
リウム活性構造上にパッシベーション層を有するＨＥＭＴデバイスが、開示されている（
例えば、特許文献３参照。）。
【００１０】
ＡｌＧａＮ／ＧａＮなどの広バンドギャップ半導体材料製作の改良は、高周波数、高温
、および高電力応用分野向けの高電子移動度トランジスタ（ＨＥＭＴ）などのＡｌＧａＮ
／ＧａＮトランジスタの開発を進展させる助けとなってきた。ＡｌＧａＮ／ＧａＮは、大
きなバンドギャップ、ならびに高いピーク電子速度値および飽和電子速度値を有する（例
えば、非特許文献２参照。）。ＡｌＧａＮ／ＧａＮ ＨＥＭＴは、１０１３／ｃｍ２を超
える２次元電子ガス（２ＤＥＧ）層シート密度、および比較的高い電子移動度（最大２０
１９ｃｍ２／Ｖｓ）を呈することもできる（例えば、非特許文献３参照。）。これらの特
性により、ＡｌＧａＮ／ＧａＮ ＨＥＭＴが、無線周波、マイクロ波、およびミリメート
ル波周波数において非常に高い電圧および高い電力動作を実現することが可能になる。
【００１１】
ＡｌＧａＮ／ＧａＮ ＨＥＭＴがサファイア基板上に成長され、４．６Ｗ／ｍｍの電力
密度および７．６Ｗの合計電力を示している（例えば、非特許文献４参照。）。より最近
では、ＳｉＣ上に成長させたＡｌＧａＮ／ＧａＮ ＨＥＭＴが、８ＧＨｚにおいて３０Ｗ
／ｍｍの電力密度を示しており（例えば、非特許文献５参照）、また９ＧＨｚにおいて２
２．９Ｗの合計出力電力を示している（例えば、非特許文献６参照。）。
【００１２】
バッファおよび基板上に成長させたＧａＮ／ＡｌＧａＮベースのＨＥＭＴが開示されて
いる（例えば、特許文献１参照。）。その他のＡｌＧａＮ／ＧａＮ ＨＥＭＴおよび電界
効果トランジスタ（ＦＥＴ）も、開示されている（例えば、非特許文献７、及び非特許文
献８参照。）。これらのデバイスのいくつかは、１００ギガヘルツもの高い利得−帯域幅
積（ｆＴ）を示し（例えば、非特許文献９参照）、またＸ帯において最大１０Ｗ／ｍｍの
高電力密度を示している（例えば、非特許文献１０、及び非特許文献１１参照。）。
【００１３】
電子トラッピング、およびその結果生じる直流特性と無線周波特性との差が、これらの
デバイスの性能における制限要因となっている。このトラッピングの問題を軽減するため
に、窒化シリコン（ＳｉＮ）パッシベーションが成功裏に使用され、その結果、電力密度
が１０ＧＨｚにおいて１０Ｗ／ｍｍを超える高性能デバイスがもたらされている。ＧａＮ
ベースのトランジスタ内でトラッピング効果を低減させるための方法および構造が開示さ
れている（例えば、特許文献４参照。）。しかし、これらの構造内に存在する高電界のた
め、電荷トラッピングは依然として問題である。
【００１４】
オーバラップゲート構造（overlapping gate structure）、すなわちフィールドプレー
トが、電界を修正し、それによってマイクロ波周波数におけるＧａＮベースのＨＥＭＴの
性能を高めるために使用されてきた（例えば、非特許文献１２参照。）。Ｋａｒｍａｌｋ
ａｒらは、フィールドプレート構造に関するシミュレーションを実施し、最大５倍の破壊
電圧の増大を予測した（例えば、非特許文献１３参照。）。Ａｎｄｏらは、より小さなゲ
ート寸法を有する同様の構造を使用し、２ＧＨｚにおいて１０．３Ｗ出力電力という性能
を、ＳｉＣ基板上の１ｍｍ幅のデバイスを使用して実証した（例えば、非特許文献１４参
照。）。Ｃｈｉｎｉらは、ゲート寸法がさらに低減された新種のフィールドプレートを設
計し、サファイア基板上の１５０μｍ幅のデバイスから、４ＧＨｚにおいて１２Ｗ／ｍｍ
を得た（例えば、非特許文献１５参照。）。フィールドプレートを備えたＧａＮベースの
ＨＥＭＴが、電力密度を、最大８ＧＨｚの周波数において３０Ｗ／ｍｍを上回るところま
で増大させた（例えば、非特許文献１６参照。）。
【００１５】
【特許文献１】米国特許第５，１９２，９８７号明細書
【特許文献２】米国特許第５，２９６，３９５号明細書
【特許文献３】米国特許第６，３１６，７９３号明細書
【特許文献４】米国特許第６，５８６，７８１号明細書
【特許文献５】米国再発行特許第３４，８６１号明細書
【特許文献６】米国特許第４，９４６，５４７号明細書
【特許文献７】米国特許第５，２００，０２２号明細書
【特許文献８】米国特許第６，２１８，６８０号明細書
【特許文献９】米国特許第５，２１０，０５１号明細書
【特許文献１０】米国特許第５，３９３，９９３号明細書
【特許文献１１】米国特許第５，５２３，５８９号明細書
【特許文献１２】米国特許第５，５９２，５０１号明細書
【特許文献１３】米国特許第５，２９０，３９３号明細書
【特許文献１４】米国特許第５，６８６，７３８号明細書
【特許文献１５】米国特許第５，７３９，５５４号明細書
【特許文献１６】米国特許出願公開第２００３／０１０２４８２号明細書
【特許文献１７】米国特許出願公開第２００４／００１２０１５号明細書
【特許文献１８】米国特許第６，５４８，３３３号明細書
【特許文献１９】米国特許出願公開第２００２／０１６７０２３号明細書
【特許文献２０】米国特許出願公開第２００３／００２００９２号明細書
【特許文献２１】米国特許出願公開第２００５／００５１７９６号明細書
【特許文献２２】米国特許出願公開第２００５／００５１８００号明細書
【特許文献２３】国際公開第２００５／０２４９０９号パンフレット
【特許文献２４】米国特許出願公開第２００２／００６６９０８号明細書
【特許文献２５】米国特許出願公開第２００４／００６１１２９号明細書
【特許文献２６】米国特許出願公開第２００５／０１７３７２８号明細書
【特許文献２７】米国特許出願公開第２００６／００１９４３５号明細書
【特許文献２８】米国特許出願公開第２００５／０２５８４５１号明細書
【特許文献２９】米国特許出願公開第２００５／０２５８４５０号明細書
【特許文献３０】米国特許出願公開第２００６／０１０８６０６号明細書
【非特許文献１】CRC Press, The Electrical Engineering Handbook, Second Edition, Dorf, p.994, (1997)
【非特許文献２】B. Gelmont, K. Kim and M. Shur, Monte Carlo Simulation of Electron Transport in Gallium Nitride, J. Appl, Phys. 74, (1993), pp. 1818-1821
【非特許文献３】R. Gaska, et al., Electron Transport in AlGaN-GaN Heterostructures Grown on 6H-SiC Substrates, Appl. Phys. Lett. 72, (1998), pp. 707-709
【非特許文献４】Y.F. Wu et al., GaN-Based FETs for Microwave Power Amplification, IEICE Trans. Electron. E-82-C, (1999), pp. 1895-1905
【非特許文献５】Y.-F. Wu, A. Saxler, M. Moore, R.P. Smith, S. Sheppard, P.M. Chavarkar, T. Wisleder, U.K. Mishra, and P. Parikh, "30-W/mm GaN HEMTs by Field Plate Optimization", IEEE Electron Device Letters, Vol. 25, No. 3, pp. 117-119, March 2004
【非特許文献６】M. Micovic, et al., AlGaN/GaN Heterojunction Field Effect Transistors Grown by Nitrogen Plasma Assisted Molecular Beam Epitaxy, IEEE Trans. Electron. Dev. 48, (2001), pp. 591-596
【非特許文献７】Gaska, et al., High-Temperature Performance of AlGaN/GaN HFETs on SiC Substrates, IEEE Electron Device Letters, 18, (1997), pp. 492-494
【非特許文献８】Wu, et al. "High Al-content AlGaN/GaN HEMTs With Very High Performance", IEDM-1999 Digest, pp. 925-927, Washington D.C., December 1999
【非特許文献９】Lu, et al. "AlGaN/GaN HEMTs on SiC With Over 100 GHz ft and Low Microwave Noise", IEEE Transactions on Electron Devices, Vol. 48, No. 3, March 2001, pp. 581-585
【非特許文献１０】Wu et al., "Bias-dependent Performance of High-Power AlGaN/GaN HEMTs", IEDM-2001, Washington D.C., Dec. 2-6, 2001
【非特許文献１１】Wu et al., High Al-Content AlGaN/GaN MOSFETs for Ultrahigh Performance, IEEE Electron Device Letters 19, (1998), pp. 50-53
【非特許文献１２】Zhang et al., IEEE Electron Device Letters, Vol. 21, pp. 421-423 (September 2000)
【非特許文献１３】Karmalkar et al., IEEE Trans. Electron Devices, Vol. 48, pp. 1515-1521 (August 2001)
【非特許文献１４】Ando et al., IEEE Electron Device Letters, Vol. 24, pp. 289-291 (May 2003)
【非特許文献１５】Chini et al., IEEE Electron Device Letters, Vol. 25, No. 5, pp. 229-231 (May 2004)
【非特許文献１６】Y-F Wu et al, IEEE Electron Device Letters, Vol. 25, No. 3, pp. 117-119 (March 2004)
【発明の開示】
【発明が解決しようとする課題】
【００１６】
しかしながら、当技術分野で知られる手法には、パワースイッチングでの高性能用途に
関して制限がある。したがって、当技術分野では、より高い破壊電圧およびより低いオン
抵抗（on resistance）を含み、高周波数において十分に機能するパワースイッチングデ
バイスの必要性が生じてきた。
【課題を解決するための手段】
【００１７】
本発明は、６００ボルト以上の高い阻止電圧を維持すると共に、７．０ｍΩ−ｃｍ２以
下のオン抵抗を呈することができる、多重フィールドプレートトランジスタ（multiple f
ield plate transistor）を提供する。
【００１８】
本発明に従って製作される多重フィールドプレートトランジスタは、活性領域、該活性
領域と電気的に接触しているソース電極、該活性領域と電気的に接触しているドレイン電
極、および該活性領域と電気的に接触している、ソースとドレインの間のゲートを含む。
【００１９】
第１の絶縁性スペーサ層が、活性領域の上方でソースとゲートの間に配設され、第２の
絶縁性スペーサ層が、活性領域の上方でドレインとゲートの間に配設される。
【００２０】
ソースとゲートの間にある第１のスペーサ層上に配設された第１の導電性フィールドプ
レートが、ゲートに電気的に接続され、ソースに向かって延びる。ドレインとゲートの間
にある第２のスペーサ層上に配設された第２の導電性フィールドプレートが、ゲートに電
気的に接続され、ドレインに向かって延びる。
【００２１】
第３の絶縁性スペーサ層が、第１のスペーサ層、第２のスペーサ層、第１のフィールド
プレート、ゲート、および第２のフィールドプレート上で、ソースとドレインの間に配設
される。第３の導電性フィールドプレートが、第３のスペーサ層上に、ゲート、第２のフ
ィールドプレート、および第２のスペーサ層の上方で配設され、ソースに電気的に接続さ
れ、ドレインに向かって延びる。
【００２２】
このトランジスタは、
少なくとも６００ボルトの阻止電圧を呈するとともに、５．０ｍΩ−ｃｍ２以下のオン
抵抗で少なくとも２アンペアの電流に対応するように、
少なくとも６００ボルトの阻止電圧を呈するとともに、５．３ｍΩ−ｃｍ２以下のオン
抵抗で少なくとも３アンペアの電流に対応するように、
少なくとも９００ボルトの阻止電圧を呈するとともに、６．６ｍΩ−ｃｍ２以下のオン
抵抗で少なくとも２アンペアの電流に対応するように、または、
少なくとも９００ボルトの阻止電圧を呈するとともに、７．０ｍΩ−ｃｍ２以下のオン
抵抗で少なくとも３アンペアの電流に対応するように、さまざまに構成することができる
。
【００２３】
より特定の実施形態では、このトランジスタは、高電子移動度トランジスタ（ＨＥＭＴ
）であり、基板、該基板上にバッファ層、および該バッファ層上にバリア層を含み、活性
領域が、バッファ層とバリア層の間のヘテロ界面に誘起される２次元電子ガスによって画
定される。
【００２４】
特定の構成では、ＨＥＭＴの実施形態は、バリア層、半絶縁性ＳｉＣ基板、ＧａＮバッ
ファ層、ＡｌＮバリア層、ＡｌＮ層とＡｌＧａＮ層のどちらも含むバリア層、ＳｉＮから
なるスペーサ層、および／または金属フィールドプレート内に、部分的に凹んだゲートを
含んでよい。
【００２５】
本発明は、
少なくとも６００ボルトの阻止電圧を呈するとともに、５．０ｍΩ−ｃｍ２以下のオン
抵抗で少なくとも２アンペアの電流に対応するように構成された、多重フィールドプレー
トトランジスタ、
少なくとも６００ボルトの阻止電圧を呈するとともに、５．３ｍΩ−ｃｍ２以下のオン
抵抗で少なくとも３アンペアの電流に対応するように構成された、多重フィールドプレー
トトランジスタ、
少なくとも９００ボルトの阻止電圧を呈するとともに、６．６ｍΩ−ｃｍ２以下のオン
抵抗で少なくとも２アンペアの電流に対応するように構成された、多重フィールドプレー
トトランジスタ、および
少なくとも９００ボルトの阻止電圧を呈するとともに、７．０ｍΩ−ｃｍ２以下のオン
抵抗で少なくとも３アンペアの電流に対応するように構成された、多重フィールドプレー
トトランジスタも包含する。
【発明を実施するための最良の形態】
【００２６】
本発明は、破壊電圧の増大および電力性能の改善、すなわちパワースイッチング用途に
特に有利な特性を呈する、多重フィールドプレートトランジスタを提供する。例えば、い
くつかの実施形態では、本発明は、少なくとも６００ボルトの阻止電圧を有するとともに
、５．０ｍΩ−ｃｍ２以下のオン抵抗で少なくとも２アンペアの電流に対応するトランジ
スタ、および５．３ｍΩ−ｃｍ２以下のオン抵抗で少なくとも３アンペアの電流に対応す
るトランジスタ、ならびに少なくとも９００ボルトの阻止電圧を有するとともに、６．６
ｍΩ−ｃｍ２以下のオン抵抗で少なくとも２アンペアの電流に対応するトランジスタ、お
よび７．０ｍΩ−ｃｍ２以下のオン抵抗で少なくとも３アンペアの電流に対応するトラン
ジスタを提供する。
【００２７】
本発明の諸実施形態は、ＩＩＩ族窒化物ベースのＨＥＭＴなど、窒化物ベースのデバイ
スで使用するのに特に十分に適切となり得る。本明細書では、「ＩＩＩ族窒化物」という
用語は、窒素と周期表のＩＩＩ族の元素、一般にアルミニウム（Ａｌ）、ガリウム（Ｇａ
）、および／またはインジウム（Ｉｎ）との間で形成された半導体化合物を指す。この用
語は、ＡｌＧａＮやＡｌＩｎＧａＮなどの三元化合物および四元化合物も指す。当業者に
は十分に理解されるように、ＩＩＩ族元素は窒素と結合して、二元化合物（例えば、Ｇａ
Ｎ）、三元化合物（例えば、ＡｌＧａＮおよびＡｌＩｎＮ）、ならびに四元化合物（例え
ばＡｌＩｎＧａＮ）を形成することができる。これらの化合物は全て、１モルの窒素が合
計１モルのＩＩＩ族元素と一緒になった実験式を有する。したがって、それらを記述する
ために、ＡｌｘＧａ１−ｘＮ（ただし、０≦ｘ≦１）などの式がしばしば使用される。
【００２８】
本発明の多重フィールドプレートトランジスタは、金属のソース電極およびドレイン電
極が電気的に接触している活性領域、ならびにソース電極とドレイン電極の間にあり、活
性領域内の電界を変調するためのゲートを含む。第１の絶縁性スペーサ層が、活性領域の
少なくとも一部分の上方でソースとゲートの間に配置される。１層の誘電体層または複数
の誘電体層の組合せで形成することができる第１のスペーサ層は、好ましくは、活性領域
をゲート電極とソース電極の間で覆うが、それよりも少なく覆ってもよい。
【００２９】
第２の絶縁性スペーサ層が、活性領域の少なくとも一部分の上方でドレインとゲートの
間に配置される。第１のスペーサ層と同様に、第２のスペーサ層も、１層の誘電体層また
は複数の誘電体層の組合せで形成することができ、第２のスペーサ層は、好ましくは活性
領域をゲート電極とソース電極の間で覆うが、それよりも少なく覆ってもよい。
【００３０】
第１の導電性フィールドプレートが、第１のスペーサ層上に配置され、ゲートに電気的
に接続され、ソースに向かって延び、第１のスペーサ層は、第１のフィールドプレートと
活性領域の間に電気的な分離をもたらす。やはりゲートに電気的に接続される第２の導電
性フィールドプレートが、第２のスペーサ層上に配置され、ドレインに向かって延び、第
２のスペーサ層は、第２のフィールドプレートと活性領域の間に電気的な分離をもたらす
。
【００３１】
第１および第２のスペーサ層、第１および第２のフィールドプレート、ならびにゲート
上に位置付けられる第３の絶縁性スペーサ層が、ソースとドレインの間に配置される。第
３のスペーサ層上に配置される第３の導電性フィールドプレートが、ゲート、第２のフィ
ールドプレート、および第２のスペーサの上方に位置付けられ、ソースに電気的に接続さ
れ、ドレインに向かって延び、第３のスペーサ層は、第３のフィールドプレートを分離す
る。
【００３２】
このようなフィールドプレートの配置は、トランジスタ内のピーク電界を低減させる助
けになり、その結果、破壊電圧の増大およびトラッピングの低減がもたらされる。電界を
低減させると、漏れ電流の低減や信頼性の向上など、他の利点を生み出すこともできる。
フィールドプレートをソース電極に電気的に接続することによって、フィールドプレート
がゲートに接続されることから生じる利得の低減および不安定性が、低減される。本発明
に従って配置すると、ソースに接続されたフィールドプレートの遮蔽効果によって、ゲー
トとドレインの間の容量（Ｃｇｄ）が低減され、それにより入力−出力の分離が強化され
得る。
【００３３】
本発明の多重フィールドプレート配置を効果的に利用することができるトランジスタの
１つのタイプが、高電子移動度トランジスタ（ＨＥＭＴ）である。本発明に従って製作さ
れたＨＥＭＴが、図１および２に示してあり、図１はＨＥＭＴの平面図であり、図２は断
面図である。ＨＥＭＴは、基板１０を含み、基板１０は、例えば４Ｈポリタイプのシリコ
ンカーバイドなどの半絶縁性シリコンカーバイド（ＳｉＣ）基板でよい。シリコンカーバ
イドポリタイプの他の候補は、３Ｃ、６Ｈおよび１５Ｒポリタイプを含む。「半絶縁性」
という用語は、絶対的な意味ではなく、説明的なものとして使用される。本発明の特定の
諸実施形態では、シリコンカーバイドのバルク結晶が、室温で約１×１０５Ω−ｃｍ以上
の抵抗率を有する。
【００３４】
適当なＳｉＣ基板が、例えば、ノースカロライナ州ダラム在の本件特許出願人により製
造されており、そのような材料を製作する方法が、文献に記載されている（例えば、特許
文献５、特許文献６、特許文献７、特許文献８参照。）。同様に、ＩＩＩ族窒化物のエピ
タキシアル成長技法についても開示されている（例えば、特許文献９、特許文献１０、特
許文献１１、特許文献１２参照。）。
【００３５】
シリコンカーバイドは、基板材料として使用することができるが、本発明の諸実施形態
では、サファイア、窒化アルミニウム、窒化アルミニウムガリウム、窒化ガリウム、シリ
コン、ＧａＡｓ、ＬＧＯ、ＺｎＯ、ＬＡＯ、ＩｎＰなど、任意の適切な基板、あるいはＩ
ＩＩ族窒化物材料の成長に対応することができる他の任意の材料または材料の組合せを利
用することができる。
【００３６】
基板１０上に、核形成層および／または遷移層を、任意選択で設けることができる。例
えば、核形成層１２が図２に示してある。核形成層が使用されるかどうかは、基板に使用
される材料による。核形成層は、基板と、デバイス内の次の層との間の格子不整合を低減
させるための適当な結晶構造の遷移をもたらす。例えば、さまざまな基板上に核形成層を
形成する方法が教示されている（例えば、特許文献１３、特許文献１４参照。）。シリコ
ンカーバイド基板上に核形成層を形成する方法が、開示されている（例えば、特許文献１
０、特許文献１１、特許文献１５参照。）。核形成層１２は、約１０００Åの厚さとすべ
きだが、他の厚さを使用することもできる。核形成層を、適切な材料がＡｌｘＧａ１−ｘ
Ｎ（０≦ｘ≦１）である多くのさまざまな材料を使用して、また有機金属化学気相成長（
ＭＯＣＶＤ）、ハイドライド気相エピタキシ（ＨＶＰＥ）、または分子線エピタキシ（Ｍ
ＢＥ）など、既知の半導体成長技法を使用して、基板上に堆積させることができる。
【００３７】
さらに、１層または複数層の歪バランス遷移層（strain balancing transition layer
）を、文献に開示されているように含むこともできる（例えば、特許文献１６、及び特許
文献１７参照。）。
【００３８】
高抵抗率ＧａＮバッファ層１４が、核形成層１２によってもたらされる遷移構造を使用
して、基板１０上に堆積される。バッファ層１４は、圧縮歪み（compressive strain）を
受けていてよい。さらに、バッファ層、および核形成層や遷移層などの他の層は、ＭＯＣ
ＶＤ（有機金属化学気相成長）によって、あるいはＭＢＥ（分子線エピタキシ）またはＨ
ＶＰＥ（ハイドライド気相エピタキシ）など、当業者には公知の他の半導体成長技法によ
って堆積させることができる。
【００３９】
バッファ層は、ＩＩＩ族窒化物材料からなるドープ層または非ドープ層で製作すること
ができ、好ましいバッファ層は、ＡｌｘＧａｙＩｎ１−ｘ−ｙＮ（０≦ｘ≦１、０≦ｙ≦
１、ｘ＋ｙ≦１）などのＩＩＩ族窒化物材料で形成される。
【００４０】
バリア層１６が、バリア層のバンドギャップ未満のバンドギャップを有し、バリア層よ
りも大きな電子親和力を有するバッファ層１４上に堆積される。バッファ層１４と同様に
、バリア層１６も、ＩＩＩ族窒化物材料からなるドープ層または非ドープ層でよい。バリ
ア層はＡｌＮでよく、またはいくつかの実施形態では、バリア層は、ＡｌＮ層やＡｌＧａ
Ｎ層など、複数の層を含むことができる。適切なバリア層の例が、文献に開示されている
（例えば、特許文献３、特許文献４、特許文献１８、特許文献１９、特許文献２０参照。
）。他の窒化物ベースＨＥＭＴ構造が、文献に例示されている（例えば、特許文献１、特
許文献２参照。）。
【００４１】
バリア層は、例えば、約０．８ｎｍの厚さを有するＡｌＮ層と、２４％のＡｌおよび約
２５０Åの厚さを有するＡｌＧａＮ層とを含むことができる。バリア層は、十分に厚くあ
るべきであり、バッファ層１４とバリア層１６の間の境界面に分極効果によって十分なキ
ャリア濃度を誘起するために、十分に高いＡｌの組成およびドーピングを有すべきである
。こうすることにより、活性領域として知られる２次元電子ガス（２ＤＥＧ）が、バッフ
ァ層とバリア層の間のヘテロ界面に形成される。
【００４２】
ソース接点１８およびドレイン接点２０が、バリア層１６へのオーム接点として設けら
れる。オーム接点は、バリア層を通じて活性領域に抵抗率の低い接続をもたらすように、
（例えば、アニールによって）処理される。バリア層上のゲート接点２２が、バリア層内
に深さＤｇまで広がってよい。図１に示すように、外部電気接続２４を、ゲート２２に設
けることができる。ゲートに適当なレベルでバイアスがかけられると、電流が、ソース電
極とドレイン電極の間に、バッファ層とバリア層の間のヘテロ界面に誘起された２ＤＥＧ
を通って流れることができる。
【００４３】
ソース電極１８およびドレイン電極２０は、チタン、アルミニウム、金、およびニッケ
ルの合金を含むがそれらに限定されない、さまざまな材料で形成することができる。ゲー
ト２２も、金、ニッケル、白金、チタン、クロム、チタンとタングステンの合金、および
白金シリサイドを含むがそれらに限定されない、さまざまな材料で形成することができる
。ゲート２２の長さＬｇはさまざまでよく、適切な長さは０．１から２μｍの範囲内であ
るが、他のゲート長を使用することもできる。本発明による一実施形態では、好ましいゲ
ート長Ｌｇは、約０．５μｍである。
【００４４】
第１の絶縁性スペーサ層２６が、バリア層上でソースとゲートの間に堆積され、第２の
絶縁性スペーサ層２８が、バリア層上でドレインとゲートの間に堆積される。任意選択で
、層２６および２８を初めに単一の層として形成し、それを後にエッチングにより貫通し
て、ゲート２２を形成してもよい。スペーサ層２６および２８は、１層の誘電体層でも、
複数の誘電体層の組合せでもよい。ＳｉＮ、ＳｉＯ２、Ｓｉ、Ｇｅ、ＭｇＯｘ、ＭｇＮｘ
、ＺｎＯ、ＳｉＮｘ、ＳｉＯｘ、ならびにそれらの合金および層を並べたものなどの、さ
まざまな誘電体材料を使用することができる。スペーサ層は、さまざまな厚さにすること
ができ、適切な厚さの範囲は、約０．０５から２μｍである。
【００４５】
スペーサ層は、デバイスのメタライゼーションの前に形成される場合、Ａｌ、Ｇａまた
はＩｎの合金などの異なるＩＩＩ族元素を有する、ＩＩＩ族窒化物材料などのエピタキシ
アル材料とすることができ、適切なスペーサ層材料は、ＡｌｘＧａ１−ｘＮ（０．１≦ｘ
≦１）である。バリア層１６をエピタキシアル成長させた後、スペーサ層２６および２８
を、同じエピタキシアル成長法を使用して成長させることができる。
【００４６】
スペーサ層２６上でソースとゲートの間にある第１の導電性フィールドプレート３０が
、ゲート２２に電気的に接続される。スペーサ層２８上でドレインとゲートの間にある第
２の導電性フィールドプレート３２も、ゲートに電気的に接続される。フィールドプレー
ト３０および３２は、さまざまな導電性材料から形成することができ、適切な材料は、標
準的なメタライゼーション技法を使用して堆積される金属である。フィールドプレートを
備えるトランジスタおよびそうしたトランジスタを製作する方法が、文献に開示されてい
る（例えば、特許文献２１、特許文献２２、特許文献２３参照。）。
【００４７】
第３の絶縁性スペーサ層３４が、第１のスペーサ層２６および第２のスペーサ層２８、
第１のフィールドプレート３０および第２のフィールドプレート３２、ならびにゲート２
２上で、ソースとドレインの間に形成される。このスペーサ層は、第１および第２のスペ
ーサ層に関して上述したものと同様の材料で、また同様の処理によって形成することがで
きる。
【００４８】
第３の導電性フィールドプレート３６が、第３のスペーサ層上に、ゲート、第２のフィ
ールドプレート、および第２のスペーサ層の上方で堆積され、ドレインに向かって延び、
ソースに電気的に接続される。第３のフィールドプレートは、ソースにさまざまな方法で
電気的に接続することができる。図１は、例えば、導電性バス３８および４０を介した接
続を示す。あるいは、外部バス４２が接続を形成することもできる。他の接続構造を使用
することもできる。さまざまな数のバスを使用することができるが、使用されるバスが多
いほど、生じ得る望ましくない容量が大きくなる。生じる望ましくない容量の総量を最小
限に抑えるために、できるだけ少ないＨＥＭＴの活性領域を覆いながら、電流がソースか
らフィールドプレート内に効果的に分散することができるように、十分な本数のバスがあ
るべきである。
【００４９】
第３のフィールドプレートを堆積させ、それをソース電極に接続した後、活性構造を、
窒化シリコンなどの誘電体パッシベーション層（図示せず）によって覆うことができる。
誘電体パッシベーション層を形成する方法が、上述した特許文献および非特許文献に詳細
に記載されている。
【００５０】
図１および２に示すＨＥＭＴと同様に製作されたデバイスに関する性能結果が得られた
。図３および４に示すように、２Ａの電流を伝えることができるデバイスにおいて、６０
０Ｖを上回る阻止電圧が、５．０ｍΩ−ｃｍ２未満のオン抵抗とともに達成された。この
デバイスは、３Ａの電流を伝えるときに５．３ｍΩ−ｃｍ２未満のオン抵抗も呈した。こ
のデバイスは、０．０１ｃｍ２（１×１ｍｍ２）のデバイス面積、ならびに４Åの厚さの
ＡｌＮ層および２５０Åの厚さのＡｌＧａＮ層を含むバリア層を有する、ＳｉＣ基板上の
ＧａＮ ＨＥＭＴであった。第１のスペーサ層の厚さが０であり、第２のスペーサ層の厚
さが約１２００Åであり、第３のスペーサ層の厚さが約１５００Åであった。設計寸法は
、（図２を参照して）ゲート接点長Ｌｇ１．２μｍ、ゲートからドレインまでの距離Ｌｇ
ｄ１３．３μｍ、ドレインからソースまでの距離Ｌｄｓ１６μｍ、第２のフィールドプレ
ート幅Ｌｆｄ１１．８μｍ、および第３のフィールドプレート幅Ｌｆｄ２４．５μｍを含
んだ。
【００５１】
図３は、このデバイスに関する、ゲート電圧Ｖｇが１Ｖから２Ｖまで変化する場合の、
ドレイン電流ＩＤ対ドレイン−ソース電圧ＶＤＳのプロット図である。図４は、このデバ
イスが６００Ｖの阻止電圧ＶＢＤを達成した様子を示す。
【００５２】
図５および６に示すように、２Ａの電流を伝えることができるデバイスにおいて、９０
０Ｖを上回る阻止電圧が、６．６ｍΩ−ｃｍ２未満のオン抵抗とともに達成された。この
デバイスは、３Ａの電流を伝えるときに７．０ｍΩ−ｃｍ２未満のオン抵抗も呈した。こ
のデバイスは、０．０１ｃｍ２（１×１ｍｍ２）のデバイス面積、ならびに４Åの厚さの
ＡｌＮ層および２５０Åの厚さのＡｌＧａＮ層を含むバリア層を有する、ＳｉＣ基板上の
ＧａＮ ＨＥＭＴであった。第１のスペーサ層の厚さが０であり、第２のスペーサ層の厚
さが約１２００Åであり、第３のスペーサ層の厚さが約１５００Åであった。設計寸法は
、（図２を参照して）ゲート接点長Ｌｇ１．５μｍ、ゲートからドレインまでの距離Ｌｇ
ｄ１８．０μｍ、ドレインからソースまでの距離Ｌｄｓ２１．５μｍ、第２のフィールド
プレート幅Ｌｆｄ１１．５μｍ、および第３のフィールドプレート幅Ｌｆｄ２４．５μｍ
を含んだ。
【００５３】
図５は、このデバイスに関する、ゲート電圧Ｖｇが１Ｖから−２Ｖまで変化する場合の
、ドレイン電流ＩＤ対ドレイン−ソース電圧ＶＤＳのプロット図である。図６は、このデ
バイスが９００Ｖの阻止電圧ＶＢＤを達成した様子を示す。
【００５４】
以上、本発明の諸実施形態を、特定の構造を参照して説明したが、本発明のいくつかの
実施形態では、本発明のデバイスを製作するための他の構造および／または技法を利用す
ることもできる。そうした構造および／または技法は、例えば、米国の本願の譲受人に譲
渡された、「Nitride Based Transistors on Semi-Insulating Silicon Carbide Substra
tes」（特許文献３）、「Aluminum Gallium Nitride/Gallium Nitride High Electron Mo
bility Transistors having a Gate Contact on a Gallium Nitride Based Cap Segment
and Methods of Fabricating Same」（特許文献２４）、「Group III Nitride Based Hig
h Electron Mobility Transistor (HEMT) with Barrier/Spacer Layer」（特許文献１９
）、「Nitride-based Transistors and Methods of Fabrication Thereof Using Non-Etc
hed Contact Recesses」（特許文献２５）、「Nitride Heterojunction Transistors Hav
ing Charge-Transfer Induced Energy Barriers and Methods of Fabricating the Same
」（特許文献２６）、「Methods of Fabricating Nitride-Based Transistors with a Ca
p Layer and a Recessed Gate」（特許文献２７）、「Methods of Fabricating Nitride-
Based Transistors having Regrown Ohmic Contact Regions and Nitride-Based Transis
tors having Regrown Ohmic Contact Regions」（特許文献２８）、「Semiconductor Dev
ices having a Hybrid Channel Layer, Current Aperture Transistors and Methods of
Fabricating Same」（特許文献２９）、「Insulating Gate AlGaN/GaN HEMT」（特許文献
２０）、および「Cap Layers and/or Passivation Layers for Nitride-Based Transisto
rs, Transistor Structures and Methods of Fabricating Same」（特許文献３０）に記
載されているものを含むことができる。
【００５５】
本明細書で使用される用語は、特定の諸実施形態についてのみ説明するものであり、本
発明を限定するものではないことに留意されたい。図面では、層や領域などの構成要素の
厚さが、見やすくするために誇張される場合がある。同じ数字は、明細書全体を通じて同
じ要素を表す。「および／または」という語は、列挙された関連する諸項目の１つまたは
複数のあらゆる組合せを含む。
【００５６】
単数形「１つの（ａ、ａｎ）」、および「その（ｔｈｅ）」は、文脈上明らかに示す場
合を除き、複数形も含むものとする。「備える（ｃｏｍｐｒｉｓｅｓ、ｃｏｍｐｒｉｓｉ
ｎｇ）」という語は、本明細書中で使用される場合、述べられた特徴、整数、ステップ、
動作、要素および／または構成要素の存在を特定するが、１つあるいは複数の他の特徴、
整数、ステップ、動作、要素、構成要素および／またはそれらの群の、存在または追加を
妨げない。
【００５７】
層、領域、または基板などの要素が、別の要素「上に」ある、または別の要素「上に」
延びているという場合、その要素は、直接他の要素上にあっても、他の要素上に延びても
よく、または介在する要素が存在してもよい。それとは対照的に、要素が、別の要素の「
直接上に」ある、または別の要素の「直接上に」延びているという場合、介在する要素は
存在しない。さらに、要素が別の要素に「接続されている」または「結合されている」と
いう場合、その要素は、直接他の要素に接続されても、結合されてもよく、または介在す
る要素が存在してもよい。それとは対照的に、要素が別の要素に「直接接続されている」
または「直接結合されている」という場合、介在する要素は存在しない。
【００５８】
構成要素、領域、層および／または部分などのさまざまな要素について説明するために
、第１、第２などの語が使用されることがあるが、それらの要素は、こうした語によって
限定されない。そうではなく、こうした語は、ある要素、構成要素、領域、層、または部
分を、別のものと区別するために使用される。したがって、例えば、第１の要素、構成要
素、領域、層または部分は、本発明の教示から逸脱することなく、第２の要素、構成要素
、領域、層または部分と呼ぶことができる。
【００５９】
「低い方の」または「底部の」や、「高い方の」または「上部の」などの相対語が、図
面中に示した、ある要素の別の要素との関係を説明するために使用されることがある。そ
のような相対語は、図面内に示された向きに加えて、デバイスのさまざまな向きを含むも
のである。例えば、図面内のデバイスが裏返しにされる場合、他の要素の「低い方の」側
にあると説明された要素は、他の要素の「高い方の」側に向けられることになる。したが
って、「低い方の」という例示的な語は、図面の特定の向きに応じて、「低い方の」と「
高い方の」のどちらも含むことができる。同様に、「下の（ｂｅｌｏｗ、ｂｅｎｅａｔｈ
）」という例示的な語は、上の向きと下の向きのどちらも含むことができる。さらに、「
外側の」という語は、基板から最も遠く離れた表面および／または層を指すのに使用する
ことができる。
【００６０】
本発明の諸実施形態は、本発明の理想化された諸実施形態を概略的に示す平面図、断面
図および／または他の図を参照して説明される。したがって、例えば製造技法および／ま
たは公差（tolerance）の結果として、図の形状との違いが予想される。したがって、本
発明の諸実施形態は、図示の特定の形状に限定されると解釈すべきではなく、例えば製造
から生じるずれを含むべきである。例えば、長方形として示されるエッチングされた領域
は、実際には一般に、テーパ状の特徴、丸い特徴または曲線状の特徴を有する。別の特徴
に「隣接して」配設される構造または特徴という言及は、隣接する特徴とオーバラップす
る、またはその下にある部分を含むことがある。
【００６１】
別段定義されない限り、技術用語および科学用語を含む、本明細書で使用されるあらゆ
る用語は、本発明に関係する当業者によって一般に理解される意味を有する。さらに、一
般に使用される辞書で定義されるような用語は、関連技術の文脈におけるその意味と一致
する意味を有すると解釈すべきであり、そのような用語は、本明細書において明示的にそ
のように定義されない限り、理想化されたまたは過度に形式的な意味として解釈すべきで
ない。
【００６２】
本発明は、いくつかの好ましい構成を参照して詳細に説明および図示されたが、変更形
態および追加の実施形態を含む他のバージョンが、当業者には疑問の余地なく明らかとな
るであろう。例えば、フィールドプレートの配置を、多くのさまざまなデバイスで使用す
ることができる。フィールドプレートは、さまざまな形状を有することもでき、ソース接
点にさまざまな方法で接続することができる。さらに、本発明は、パワースイッチング用
途に特に有用であるが、例えばスイッチモード電源および高電圧モータ駆動装置用の直流
−直流変換器などの他の用途にも、そうしたシステムでの効率増大およびサイズ低減を助
けるために使用することができる。したがって、本発明の趣旨および範囲は、本明細書に
記載の本発明の諸実施形態に限定すべきではない。そうではなく、それらの実施形態は、
本開示を網羅的で完全なものにするために、また本発明の範囲を当業者に十分に伝えるた
めに、提供されるものである。
【００６３】
さらに、等価な要素を、本明細書に示し記載したものの代わりに用いることができ、部
品または接続を逆にする、あるいは交換することができ、本発明のいくつかの特徴を、他
の特徴とは関わりなく利用することができる。したがって、例示的な諸実施形態は、包括
的ではなく例示的なものと見なすべきであるとともに、添付の特許請求の範囲が、本発明
の全範囲を定義するものとする。
【図面の簡単な説明】
【００６４】
【図１】本発明の一実施形態による高電子移動度トランジスタ（ＨＥＭＴ）の平面図である。
【図２】図１に示されるＨＥＭＴを示す断面図である。
【図３】本発明の一実施形態による６００Ｖ ＨＥＭＴの、１Ｖから−２Ｖのさまざまなゲート電圧での性能を示す、ドレイン電流ＩＤ対ドレイン−ソース電圧ＶＤＳのプロット図である。
【図４】図３に示すＨＥＭＴが６００Ｖの阻止電圧を達成した様子を示す、ドレイン電流ＩＤ対ドレイン−ソース電圧ＶＤＳのプロット図である。
【図５】本発明の一実施形態による９００Ｖ ＨＥＭＴの、１Ｖから−２Ｖのさまざまなゲート電圧での性能を示す、ドレイン電流ＩＤ対ドレイン−ソース電圧ＶＤＳのプロット図である。
【図６】図５に示すＨＥＭＴが９００Ｖを超える阻止電圧を達成した様子を示す、ドレイン電流ＩＤ対ドレイン−ソース電圧ＶＤＳのプロット図である。
【技術分野】
【０００１】
本発明は一般に、半導体に関し、より詳細には、フィールドプレートを利用するパワー
スイッチング用トランジスタに関する。
【背景技術】
【０００２】
パワー半導体デバイスは、スイッチモード電源などのパワー電子回路内で、スイッチま
たは整流器として使用される。一般的なパワーデバイスは、パワーダイオード、サイリス
タ（thyristor）、パワーＭＯＳＦＥＴ、およびＩＧＢＴ（絶縁ゲートバイポーラトラン
ジスタ）を含む。例えば、パワーダイオードまたはパワーＭＯＳＦＥＴは、その低電力に
相当するものと同様の原理で動作するが、より大量の電流を伝えることができ、また一般
に、オフ状態においてより大きな逆バイアス電圧に対応することができる。
【０００３】
必要とされる、より高い電流密度、より高い電力消費、および／またはより高い逆方向
破壊電圧に対応するために、パワーデバイスの構造の変更がしばしば行われている。小信
号デバイスは横型構造（lateral structure）を使用するが、ディスクリート（すなわち
、集積されていない）パワーデバイスの大部分は、縦型構造（vertical structure）を使
用して形成される。縦型構造を用いると、デバイスの電流定格がその面積に比例し、電圧
阻止能力がダイ（die）の高さによって達成される。縦型構造では、デバイスの接続点の
１つが、半導体の底面に配置される。
【０００４】
高電子移動度トランジスタ（ＨＥＭＴ）は、通常はシリコン（Ｓｉ）またはガリウムヒ
素（ＧａＡｓ）などの半導体材料から製作される半導体トランジスタの一般的なタイプで
ある。Ｓｉの１つの欠点は、Ｓｉが低電子移動度（６００〜１４５０ｃｍ２／Ｖ−ｓ）を
有し、それが高い性能利得を低下させ得る高ソース抵抗を生み出すことである（例えば、
非特許文献１参照。）。
【０００５】
ＧａＡｓベースのＨＥＭＴは、民間および軍用のレーダ通信、ハンドセット携帯電話（
handset cellular）通信、および衛星通信における信号増幅の標準になっている。ＧａＡ
ｓは、Ｓｉよりも高い電子移動度（約６０００ｃｍ２／Ｖ−ｓ）、および低いソース抵抗
を有し、それによって、ＧａＡｓベースのデバイスの方がより高い周波数で機能すること
が可能になる。しかしＧａＡｓは、シリコンと同様に比較的小さなバンドギャップ（室温
で、シリコンの場合１．１２ｅＶ、ＧａＡｓの場合１．４２ｅＶ）、および比較的低い破
壊電圧を有し、そのため、ＧａＡｓベースおよびシリコンベースのＨＥＭＴは、高周波数
において高電力をもたらすことができない。
【０００６】
高電力応用分野向けのＳｉおよびＧａＡｓ材料系に伴うこうした欠点に応えて、シリコ
ンをシリコンカーバイド（ＳｉＣ）やＩＩＩ族窒化物、例えば窒化ガリウム（ＧａＮ）な
どの広バンドギャップ半導体で置き換えることで、パワー半導体デバイスの大きな進歩が
達成された。ＧａＡｓおよびＳｉに比べて、これらの材料の方が一般に、より高い電界破
壊強度およびより高い電子飽和速度を呈する。例えば、シリコンカーバイドＭＯＳＦＥＴ
は、等価なシリコンベースのデバイスよりも、１０から１００倍優れた性能（または、よ
り小さなサイズ）をもたらす。１２００Ｖの破壊電圧を有するＳｉＣショットキーダイオ
ードが、商業的に入手可能である。そのどちらも、多数キャリアデバイスであるので、高
速で動作することができる。バイポーラデバイスが、最大２０ｋＶまでのより高い電圧向
けに開発されている。シリコンカーバイドは、その諸利点の内、シリコンよりも高い温度
（最大４００℃）で動作することができ、またより低い熱抵抗を有し、それによってより
優れた冷却が可能になる。
【０００７】
具体的には、ＧａＮパワーＨＥＭＴは、ＳｉＣ ＭＯＳＦＥＴおよびＳｉ ＭＯＳＦＥ
Ｔの両方よりも高い効率を呈するだけでなく、Ｓｉが全く機能しない、より高い周波数に
おいて十分に機能もする。ＧａＮは、パワースイッチング用の任意の半導体デバイスの中
で、最も高い性能指数を有する。ＧａＮ ＨＥＭＴは、その高電子移動度および高破壊電
界のため、他のあらゆる利用可能な半導体より優れた、高電圧パワーデバイスに関するＢ
ａｌｉｇａ直流性能指数（Baliga DC figure）を呈し、その結果、超低オン抵抗（ultra-
low on resistance）および小さなダイサイズをもたらす。
【０００８】
ＨＥＭＴは、ＨＥＭＴ構造内にある、異なるバンドギャップエネルギーを有し、またバ
ンドギャップの小さな方の材料がより高い電子親和力を有する２種類の半導体材料のヘテ
ロ接合部で、２次元電子ガス（２ＤＥＧ）が形成されるため、多くの状況において動作上
の利点をもたらすことができる。２ＤＥＧは、非ドープの、バンドギャップが小さい方の
材料内の蓄積層であり、例えば、１×１０１３キャリア／ｃｍ２を上回る、非常に高いシ
ート（sheet）電子濃度を含有することができる。さらに、バンドギャップが広い方の半
導体中からの電子が２ＤＥＧに移動し、そこではイオン化不純物散乱が低減されているた
め、高い電子移動度が可能になる。高キャリア濃度と高キャリア移動度とが組み合わさる
ことにより、非常に大きな相互コンダクタンスをＨＥＭＴに与えることができ、高周波数
応用分野向けの金属−半導体電界効果トランジスタ（ＭＥＳＦＥＴ）に勝る、強力な性能
上の利点をもたらすことができる。
【０００９】
ＧａＮ ＨＥＭＴデバイス技術における革新によって、０．５ＧＨｚを上回る無線周波
およびマイクロ波周波数で動作可能なデバイスの破壊電圧および電力性能が増大されてき
た。窒化ガリウム／窒化アルミニウムガリウム（ＧａＮ／ＡｌＧａＮ）材料系で製作され
る高電子移動度トランジスタは、前述の高破壊電界、広バンドギャップ、大きな伝導帯オ
フセット、および／または高飽和電子ドリフト速度を含む材料特性を併せ持つため、大き
な無線周波電力を発生する可能性を有する。２ＤＥＧ内の電子の大部分は、ＡｌＧａＮ中
の分極によるものとされている。ＧａＮ／ＡｌＧａＮ系によるＨＥＭＴが、これまでに実
証されている。ＡｌＧａＮ／ＧａＮ ＨＥＭＴの構造および製作方法が、文献に記載され
ている（例えば、特許文献１、及び特許文献２参照。）。半絶縁性シリコンカーバイド基
板、該基板上に窒化アルミニウムバッファ層、該バッファ層上に絶縁性窒化ガリウム層、
該窒化ガリウム層上に窒化アルミニウムガリウムバリア層、および該窒化アルミニウムガ
リウム活性構造上にパッシベーション層を有するＨＥＭＴデバイスが、開示されている（
例えば、特許文献３参照。）。
【００１０】
ＡｌＧａＮ／ＧａＮなどの広バンドギャップ半導体材料製作の改良は、高周波数、高温
、および高電力応用分野向けの高電子移動度トランジスタ（ＨＥＭＴ）などのＡｌＧａＮ
／ＧａＮトランジスタの開発を進展させる助けとなってきた。ＡｌＧａＮ／ＧａＮは、大
きなバンドギャップ、ならびに高いピーク電子速度値および飽和電子速度値を有する（例
えば、非特許文献２参照。）。ＡｌＧａＮ／ＧａＮ ＨＥＭＴは、１０１３／ｃｍ２を超
える２次元電子ガス（２ＤＥＧ）層シート密度、および比較的高い電子移動度（最大２０
１９ｃｍ２／Ｖｓ）を呈することもできる（例えば、非特許文献３参照。）。これらの特
性により、ＡｌＧａＮ／ＧａＮ ＨＥＭＴが、無線周波、マイクロ波、およびミリメート
ル波周波数において非常に高い電圧および高い電力動作を実現することが可能になる。
【００１１】
ＡｌＧａＮ／ＧａＮ ＨＥＭＴがサファイア基板上に成長され、４．６Ｗ／ｍｍの電力
密度および７．６Ｗの合計電力を示している（例えば、非特許文献４参照。）。より最近
では、ＳｉＣ上に成長させたＡｌＧａＮ／ＧａＮ ＨＥＭＴが、８ＧＨｚにおいて３０Ｗ
／ｍｍの電力密度を示しており（例えば、非特許文献５参照）、また９ＧＨｚにおいて２
２．９Ｗの合計出力電力を示している（例えば、非特許文献６参照。）。
【００１２】
バッファおよび基板上に成長させたＧａＮ／ＡｌＧａＮベースのＨＥＭＴが開示されて
いる（例えば、特許文献１参照。）。その他のＡｌＧａＮ／ＧａＮ ＨＥＭＴおよび電界
効果トランジスタ（ＦＥＴ）も、開示されている（例えば、非特許文献７、及び非特許文
献８参照。）。これらのデバイスのいくつかは、１００ギガヘルツもの高い利得−帯域幅
積（ｆＴ）を示し（例えば、非特許文献９参照）、またＸ帯において最大１０Ｗ／ｍｍの
高電力密度を示している（例えば、非特許文献１０、及び非特許文献１１参照。）。
【００１３】
電子トラッピング、およびその結果生じる直流特性と無線周波特性との差が、これらの
デバイスの性能における制限要因となっている。このトラッピングの問題を軽減するため
に、窒化シリコン（ＳｉＮ）パッシベーションが成功裏に使用され、その結果、電力密度
が１０ＧＨｚにおいて１０Ｗ／ｍｍを超える高性能デバイスがもたらされている。ＧａＮ
ベースのトランジスタ内でトラッピング効果を低減させるための方法および構造が開示さ
れている（例えば、特許文献４参照。）。しかし、これらの構造内に存在する高電界のた
め、電荷トラッピングは依然として問題である。
【００１４】
オーバラップゲート構造（overlapping gate structure）、すなわちフィールドプレー
トが、電界を修正し、それによってマイクロ波周波数におけるＧａＮベースのＨＥＭＴの
性能を高めるために使用されてきた（例えば、非特許文献１２参照。）。Ｋａｒｍａｌｋ
ａｒらは、フィールドプレート構造に関するシミュレーションを実施し、最大５倍の破壊
電圧の増大を予測した（例えば、非特許文献１３参照。）。Ａｎｄｏらは、より小さなゲ
ート寸法を有する同様の構造を使用し、２ＧＨｚにおいて１０．３Ｗ出力電力という性能
を、ＳｉＣ基板上の１ｍｍ幅のデバイスを使用して実証した（例えば、非特許文献１４参
照。）。Ｃｈｉｎｉらは、ゲート寸法がさらに低減された新種のフィールドプレートを設
計し、サファイア基板上の１５０μｍ幅のデバイスから、４ＧＨｚにおいて１２Ｗ／ｍｍ
を得た（例えば、非特許文献１５参照。）。フィールドプレートを備えたＧａＮベースの
ＨＥＭＴが、電力密度を、最大８ＧＨｚの周波数において３０Ｗ／ｍｍを上回るところま
で増大させた（例えば、非特許文献１６参照。）。
【００１５】
【特許文献１】米国特許第５，１９２，９８７号明細書
【特許文献２】米国特許第５，２９６，３９５号明細書
【特許文献３】米国特許第６，３１６，７９３号明細書
【特許文献４】米国特許第６，５８６，７８１号明細書
【特許文献５】米国再発行特許第３４，８６１号明細書
【特許文献６】米国特許第４，９４６，５４７号明細書
【特許文献７】米国特許第５，２００，０２２号明細書
【特許文献８】米国特許第６，２１８，６８０号明細書
【特許文献９】米国特許第５，２１０，０５１号明細書
【特許文献１０】米国特許第５，３９３，９９３号明細書
【特許文献１１】米国特許第５，５２３，５８９号明細書
【特許文献１２】米国特許第５，５９２，５０１号明細書
【特許文献１３】米国特許第５，２９０，３９３号明細書
【特許文献１４】米国特許第５，６８６，７３８号明細書
【特許文献１５】米国特許第５，７３９，５５４号明細書
【特許文献１６】米国特許出願公開第２００３／０１０２４８２号明細書
【特許文献１７】米国特許出願公開第２００４／００１２０１５号明細書
【特許文献１８】米国特許第６，５４８，３３３号明細書
【特許文献１９】米国特許出願公開第２００２／０１６７０２３号明細書
【特許文献２０】米国特許出願公開第２００３／００２００９２号明細書
【特許文献２１】米国特許出願公開第２００５／００５１７９６号明細書
【特許文献２２】米国特許出願公開第２００５／００５１８００号明細書
【特許文献２３】国際公開第２００５／０２４９０９号パンフレット
【特許文献２４】米国特許出願公開第２００２／００６６９０８号明細書
【特許文献２５】米国特許出願公開第２００４／００６１１２９号明細書
【特許文献２６】米国特許出願公開第２００５／０１７３７２８号明細書
【特許文献２７】米国特許出願公開第２００６／００１９４３５号明細書
【特許文献２８】米国特許出願公開第２００５／０２５８４５１号明細書
【特許文献２９】米国特許出願公開第２００５／０２５８４５０号明細書
【特許文献３０】米国特許出願公開第２００６／０１０８６０６号明細書
【非特許文献１】CRC Press, The Electrical Engineering Handbook, Second Edition, Dorf, p.994, (1997)
【非特許文献２】B. Gelmont, K. Kim and M. Shur, Monte Carlo Simulation of Electron Transport in Gallium Nitride, J. Appl, Phys. 74, (1993), pp. 1818-1821
【非特許文献３】R. Gaska, et al., Electron Transport in AlGaN-GaN Heterostructures Grown on 6H-SiC Substrates, Appl. Phys. Lett. 72, (1998), pp. 707-709
【非特許文献４】Y.F. Wu et al., GaN-Based FETs for Microwave Power Amplification, IEICE Trans. Electron. E-82-C, (1999), pp. 1895-1905
【非特許文献５】Y.-F. Wu, A. Saxler, M. Moore, R.P. Smith, S. Sheppard, P.M. Chavarkar, T. Wisleder, U.K. Mishra, and P. Parikh, "30-W/mm GaN HEMTs by Field Plate Optimization", IEEE Electron Device Letters, Vol. 25, No. 3, pp. 117-119, March 2004
【非特許文献６】M. Micovic, et al., AlGaN/GaN Heterojunction Field Effect Transistors Grown by Nitrogen Plasma Assisted Molecular Beam Epitaxy, IEEE Trans. Electron. Dev. 48, (2001), pp. 591-596
【非特許文献７】Gaska, et al., High-Temperature Performance of AlGaN/GaN HFETs on SiC Substrates, IEEE Electron Device Letters, 18, (1997), pp. 492-494
【非特許文献８】Wu, et al. "High Al-content AlGaN/GaN HEMTs With Very High Performance", IEDM-1999 Digest, pp. 925-927, Washington D.C., December 1999
【非特許文献９】Lu, et al. "AlGaN/GaN HEMTs on SiC With Over 100 GHz ft and Low Microwave Noise", IEEE Transactions on Electron Devices, Vol. 48, No. 3, March 2001, pp. 581-585
【非特許文献１０】Wu et al., "Bias-dependent Performance of High-Power AlGaN/GaN HEMTs", IEDM-2001, Washington D.C., Dec. 2-6, 2001
【非特許文献１１】Wu et al., High Al-Content AlGaN/GaN MOSFETs for Ultrahigh Performance, IEEE Electron Device Letters 19, (1998), pp. 50-53
【非特許文献１２】Zhang et al., IEEE Electron Device Letters, Vol. 21, pp. 421-423 (September 2000)
【非特許文献１３】Karmalkar et al., IEEE Trans. Electron Devices, Vol. 48, pp. 1515-1521 (August 2001)
【非特許文献１４】Ando et al., IEEE Electron Device Letters, Vol. 24, pp. 289-291 (May 2003)
【非特許文献１５】Chini et al., IEEE Electron Device Letters, Vol. 25, No. 5, pp. 229-231 (May 2004)
【非特許文献１６】Y-F Wu et al, IEEE Electron Device Letters, Vol. 25, No. 3, pp. 117-119 (March 2004)
【発明の開示】
【発明が解決しようとする課題】
【００１６】
しかしながら、当技術分野で知られる手法には、パワースイッチングでの高性能用途に
関して制限がある。したがって、当技術分野では、より高い破壊電圧およびより低いオン
抵抗（on resistance）を含み、高周波数において十分に機能するパワースイッチングデ
バイスの必要性が生じてきた。
【課題を解決するための手段】
【００１７】
本発明は、６００ボルト以上の高い阻止電圧を維持すると共に、７．０ｍΩ−ｃｍ２以
下のオン抵抗を呈することができる、多重フィールドプレートトランジスタ（multiple f
ield plate transistor）を提供する。
【００１８】
本発明に従って製作される多重フィールドプレートトランジスタは、活性領域、該活性
領域と電気的に接触しているソース電極、該活性領域と電気的に接触しているドレイン電
極、および該活性領域と電気的に接触している、ソースとドレインの間のゲートを含む。
【００１９】
第１の絶縁性スペーサ層が、活性領域の上方でソースとゲートの間に配設され、第２の
絶縁性スペーサ層が、活性領域の上方でドレインとゲートの間に配設される。
【００２０】
ソースとゲートの間にある第１のスペーサ層上に配設された第１の導電性フィールドプ
レートが、ゲートに電気的に接続され、ソースに向かって延びる。ドレインとゲートの間
にある第２のスペーサ層上に配設された第２の導電性フィールドプレートが、ゲートに電
気的に接続され、ドレインに向かって延びる。
【００２１】
第３の絶縁性スペーサ層が、第１のスペーサ層、第２のスペーサ層、第１のフィールド
プレート、ゲート、および第２のフィールドプレート上で、ソースとドレインの間に配設
される。第３の導電性フィールドプレートが、第３のスペーサ層上に、ゲート、第２のフ
ィールドプレート、および第２のスペーサ層の上方で配設され、ソースに電気的に接続さ
れ、ドレインに向かって延びる。
【００２２】
このトランジスタは、
少なくとも６００ボルトの阻止電圧を呈するとともに、５．０ｍΩ−ｃｍ２以下のオン
抵抗で少なくとも２アンペアの電流に対応するように、
少なくとも６００ボルトの阻止電圧を呈するとともに、５．３ｍΩ−ｃｍ２以下のオン
抵抗で少なくとも３アンペアの電流に対応するように、
少なくとも９００ボルトの阻止電圧を呈するとともに、６．６ｍΩ−ｃｍ２以下のオン
抵抗で少なくとも２アンペアの電流に対応するように、または、
少なくとも９００ボルトの阻止電圧を呈するとともに、７．０ｍΩ−ｃｍ２以下のオン
抵抗で少なくとも３アンペアの電流に対応するように、さまざまに構成することができる
。
【００２３】
より特定の実施形態では、このトランジスタは、高電子移動度トランジスタ（ＨＥＭＴ
）であり、基板、該基板上にバッファ層、および該バッファ層上にバリア層を含み、活性
領域が、バッファ層とバリア層の間のヘテロ界面に誘起される２次元電子ガスによって画
定される。
【００２４】
特定の構成では、ＨＥＭＴの実施形態は、バリア層、半絶縁性ＳｉＣ基板、ＧａＮバッ
ファ層、ＡｌＮバリア層、ＡｌＮ層とＡｌＧａＮ層のどちらも含むバリア層、ＳｉＮから
なるスペーサ層、および／または金属フィールドプレート内に、部分的に凹んだゲートを
含んでよい。
【００２５】
本発明は、
少なくとも６００ボルトの阻止電圧を呈するとともに、５．０ｍΩ−ｃｍ２以下のオン
抵抗で少なくとも２アンペアの電流に対応するように構成された、多重フィールドプレー
トトランジスタ、
少なくとも６００ボルトの阻止電圧を呈するとともに、５．３ｍΩ−ｃｍ２以下のオン
抵抗で少なくとも３アンペアの電流に対応するように構成された、多重フィールドプレー
トトランジスタ、
少なくとも９００ボルトの阻止電圧を呈するとともに、６．６ｍΩ−ｃｍ２以下のオン
抵抗で少なくとも２アンペアの電流に対応するように構成された、多重フィールドプレー
トトランジスタ、および
少なくとも９００ボルトの阻止電圧を呈するとともに、７．０ｍΩ−ｃｍ２以下のオン
抵抗で少なくとも３アンペアの電流に対応するように構成された、多重フィールドプレー
トトランジスタも包含する。
【発明を実施するための最良の形態】
【００２６】
本発明は、破壊電圧の増大および電力性能の改善、すなわちパワースイッチング用途に
特に有利な特性を呈する、多重フィールドプレートトランジスタを提供する。例えば、い
くつかの実施形態では、本発明は、少なくとも６００ボルトの阻止電圧を有するとともに
、５．０ｍΩ−ｃｍ２以下のオン抵抗で少なくとも２アンペアの電流に対応するトランジ
スタ、および５．３ｍΩ−ｃｍ２以下のオン抵抗で少なくとも３アンペアの電流に対応す
るトランジスタ、ならびに少なくとも９００ボルトの阻止電圧を有するとともに、６．６
ｍΩ−ｃｍ２以下のオン抵抗で少なくとも２アンペアの電流に対応するトランジスタ、お
よび７．０ｍΩ−ｃｍ２以下のオン抵抗で少なくとも３アンペアの電流に対応するトラン
ジスタを提供する。
【００２７】
本発明の諸実施形態は、ＩＩＩ族窒化物ベースのＨＥＭＴなど、窒化物ベースのデバイ
スで使用するのに特に十分に適切となり得る。本明細書では、「ＩＩＩ族窒化物」という
用語は、窒素と周期表のＩＩＩ族の元素、一般にアルミニウム（Ａｌ）、ガリウム（Ｇａ
）、および／またはインジウム（Ｉｎ）との間で形成された半導体化合物を指す。この用
語は、ＡｌＧａＮやＡｌＩｎＧａＮなどの三元化合物および四元化合物も指す。当業者に
は十分に理解されるように、ＩＩＩ族元素は窒素と結合して、二元化合物（例えば、Ｇａ
Ｎ）、三元化合物（例えば、ＡｌＧａＮおよびＡｌＩｎＮ）、ならびに四元化合物（例え
ばＡｌＩｎＧａＮ）を形成することができる。これらの化合物は全て、１モルの窒素が合
計１モルのＩＩＩ族元素と一緒になった実験式を有する。したがって、それらを記述する
ために、ＡｌｘＧａ１−ｘＮ（ただし、０≦ｘ≦１）などの式がしばしば使用される。
【００２８】
本発明の多重フィールドプレートトランジスタは、金属のソース電極およびドレイン電
極が電気的に接触している活性領域、ならびにソース電極とドレイン電極の間にあり、活
性領域内の電界を変調するためのゲートを含む。第１の絶縁性スペーサ層が、活性領域の
少なくとも一部分の上方でソースとゲートの間に配置される。１層の誘電体層または複数
の誘電体層の組合せで形成することができる第１のスペーサ層は、好ましくは、活性領域
をゲート電極とソース電極の間で覆うが、それよりも少なく覆ってもよい。
【００２９】
第２の絶縁性スペーサ層が、活性領域の少なくとも一部分の上方でドレインとゲートの
間に配置される。第１のスペーサ層と同様に、第２のスペーサ層も、１層の誘電体層また
は複数の誘電体層の組合せで形成することができ、第２のスペーサ層は、好ましくは活性
領域をゲート電極とソース電極の間で覆うが、それよりも少なく覆ってもよい。
【００３０】
第１の導電性フィールドプレートが、第１のスペーサ層上に配置され、ゲートに電気的
に接続され、ソースに向かって延び、第１のスペーサ層は、第１のフィールドプレートと
活性領域の間に電気的な分離をもたらす。やはりゲートに電気的に接続される第２の導電
性フィールドプレートが、第２のスペーサ層上に配置され、ドレインに向かって延び、第
２のスペーサ層は、第２のフィールドプレートと活性領域の間に電気的な分離をもたらす
。
【００３１】
第１および第２のスペーサ層、第１および第２のフィールドプレート、ならびにゲート
上に位置付けられる第３の絶縁性スペーサ層が、ソースとドレインの間に配置される。第
３のスペーサ層上に配置される第３の導電性フィールドプレートが、ゲート、第２のフィ
ールドプレート、および第２のスペーサの上方に位置付けられ、ソースに電気的に接続さ
れ、ドレインに向かって延び、第３のスペーサ層は、第３のフィールドプレートを分離す
る。
【００３２】
このようなフィールドプレートの配置は、トランジスタ内のピーク電界を低減させる助
けになり、その結果、破壊電圧の増大およびトラッピングの低減がもたらされる。電界を
低減させると、漏れ電流の低減や信頼性の向上など、他の利点を生み出すこともできる。
フィールドプレートをソース電極に電気的に接続することによって、フィールドプレート
がゲートに接続されることから生じる利得の低減および不安定性が、低減される。本発明
に従って配置すると、ソースに接続されたフィールドプレートの遮蔽効果によって、ゲー
トとドレインの間の容量（Ｃｇｄ）が低減され、それにより入力−出力の分離が強化され
得る。
【００３３】
本発明の多重フィールドプレート配置を効果的に利用することができるトランジスタの
１つのタイプが、高電子移動度トランジスタ（ＨＥＭＴ）である。本発明に従って製作さ
れたＨＥＭＴが、図１および２に示してあり、図１はＨＥＭＴの平面図であり、図２は断
面図である。ＨＥＭＴは、基板１０を含み、基板１０は、例えば４Ｈポリタイプのシリコ
ンカーバイドなどの半絶縁性シリコンカーバイド（ＳｉＣ）基板でよい。シリコンカーバ
イドポリタイプの他の候補は、３Ｃ、６Ｈおよび１５Ｒポリタイプを含む。「半絶縁性」
という用語は、絶対的な意味ではなく、説明的なものとして使用される。本発明の特定の
諸実施形態では、シリコンカーバイドのバルク結晶が、室温で約１×１０５Ω−ｃｍ以上
の抵抗率を有する。
【００３４】
適当なＳｉＣ基板が、例えば、ノースカロライナ州ダラム在の本件特許出願人により製
造されており、そのような材料を製作する方法が、文献に記載されている（例えば、特許
文献５、特許文献６、特許文献７、特許文献８参照。）。同様に、ＩＩＩ族窒化物のエピ
タキシアル成長技法についても開示されている（例えば、特許文献９、特許文献１０、特
許文献１１、特許文献１２参照。）。
【００３５】
シリコンカーバイドは、基板材料として使用することができるが、本発明の諸実施形態
では、サファイア、窒化アルミニウム、窒化アルミニウムガリウム、窒化ガリウム、シリ
コン、ＧａＡｓ、ＬＧＯ、ＺｎＯ、ＬＡＯ、ＩｎＰなど、任意の適切な基板、あるいはＩ
ＩＩ族窒化物材料の成長に対応することができる他の任意の材料または材料の組合せを利
用することができる。
【００３６】
基板１０上に、核形成層および／または遷移層を、任意選択で設けることができる。例
えば、核形成層１２が図２に示してある。核形成層が使用されるかどうかは、基板に使用
される材料による。核形成層は、基板と、デバイス内の次の層との間の格子不整合を低減
させるための適当な結晶構造の遷移をもたらす。例えば、さまざまな基板上に核形成層を
形成する方法が教示されている（例えば、特許文献１３、特許文献１４参照。）。シリコ
ンカーバイド基板上に核形成層を形成する方法が、開示されている（例えば、特許文献１
０、特許文献１１、特許文献１５参照。）。核形成層１２は、約１０００Åの厚さとすべ
きだが、他の厚さを使用することもできる。核形成層を、適切な材料がＡｌｘＧａ１−ｘ
Ｎ（０≦ｘ≦１）である多くのさまざまな材料を使用して、また有機金属化学気相成長（
ＭＯＣＶＤ）、ハイドライド気相エピタキシ（ＨＶＰＥ）、または分子線エピタキシ（Ｍ
ＢＥ）など、既知の半導体成長技法を使用して、基板上に堆積させることができる。
【００３７】
さらに、１層または複数層の歪バランス遷移層（strain balancing transition layer
）を、文献に開示されているように含むこともできる（例えば、特許文献１６、及び特許
文献１７参照。）。
【００３８】
高抵抗率ＧａＮバッファ層１４が、核形成層１２によってもたらされる遷移構造を使用
して、基板１０上に堆積される。バッファ層１４は、圧縮歪み（compressive strain）を
受けていてよい。さらに、バッファ層、および核形成層や遷移層などの他の層は、ＭＯＣ
ＶＤ（有機金属化学気相成長）によって、あるいはＭＢＥ（分子線エピタキシ）またはＨ
ＶＰＥ（ハイドライド気相エピタキシ）など、当業者には公知の他の半導体成長技法によ
って堆積させることができる。
【００３９】
バッファ層は、ＩＩＩ族窒化物材料からなるドープ層または非ドープ層で製作すること
ができ、好ましいバッファ層は、ＡｌｘＧａｙＩｎ１−ｘ−ｙＮ（０≦ｘ≦１、０≦ｙ≦
１、ｘ＋ｙ≦１）などのＩＩＩ族窒化物材料で形成される。
【００４０】
バリア層１６が、バリア層のバンドギャップ未満のバンドギャップを有し、バリア層よ
りも大きな電子親和力を有するバッファ層１４上に堆積される。バッファ層１４と同様に
、バリア層１６も、ＩＩＩ族窒化物材料からなるドープ層または非ドープ層でよい。バリ
ア層はＡｌＮでよく、またはいくつかの実施形態では、バリア層は、ＡｌＮ層やＡｌＧａ
Ｎ層など、複数の層を含むことができる。適切なバリア層の例が、文献に開示されている
（例えば、特許文献３、特許文献４、特許文献１８、特許文献１９、特許文献２０参照。
）。他の窒化物ベースＨＥＭＴ構造が、文献に例示されている（例えば、特許文献１、特
許文献２参照。）。
【００４１】
バリア層は、例えば、約０．８ｎｍの厚さを有するＡｌＮ層と、２４％のＡｌおよび約
２５０Åの厚さを有するＡｌＧａＮ層とを含むことができる。バリア層は、十分に厚くあ
るべきであり、バッファ層１４とバリア層１６の間の境界面に分極効果によって十分なキ
ャリア濃度を誘起するために、十分に高いＡｌの組成およびドーピングを有すべきである
。こうすることにより、活性領域として知られる２次元電子ガス（２ＤＥＧ）が、バッフ
ァ層とバリア層の間のヘテロ界面に形成される。
【００４２】
ソース接点１８およびドレイン接点２０が、バリア層１６へのオーム接点として設けら
れる。オーム接点は、バリア層を通じて活性領域に抵抗率の低い接続をもたらすように、
（例えば、アニールによって）処理される。バリア層上のゲート接点２２が、バリア層内
に深さＤｇまで広がってよい。図１に示すように、外部電気接続２４を、ゲート２２に設
けることができる。ゲートに適当なレベルでバイアスがかけられると、電流が、ソース電
極とドレイン電極の間に、バッファ層とバリア層の間のヘテロ界面に誘起された２ＤＥＧ
を通って流れることができる。
【００４３】
ソース電極１８およびドレイン電極２０は、チタン、アルミニウム、金、およびニッケ
ルの合金を含むがそれらに限定されない、さまざまな材料で形成することができる。ゲー
ト２２も、金、ニッケル、白金、チタン、クロム、チタンとタングステンの合金、および
白金シリサイドを含むがそれらに限定されない、さまざまな材料で形成することができる
。ゲート２２の長さＬｇはさまざまでよく、適切な長さは０．１から２μｍの範囲内であ
るが、他のゲート長を使用することもできる。本発明による一実施形態では、好ましいゲ
ート長Ｌｇは、約０．５μｍである。
【００４４】
第１の絶縁性スペーサ層２６が、バリア層上でソースとゲートの間に堆積され、第２の
絶縁性スペーサ層２８が、バリア層上でドレインとゲートの間に堆積される。任意選択で
、層２６および２８を初めに単一の層として形成し、それを後にエッチングにより貫通し
て、ゲート２２を形成してもよい。スペーサ層２６および２８は、１層の誘電体層でも、
複数の誘電体層の組合せでもよい。ＳｉＮ、ＳｉＯ２、Ｓｉ、Ｇｅ、ＭｇＯｘ、ＭｇＮｘ
、ＺｎＯ、ＳｉＮｘ、ＳｉＯｘ、ならびにそれらの合金および層を並べたものなどの、さ
まざまな誘電体材料を使用することができる。スペーサ層は、さまざまな厚さにすること
ができ、適切な厚さの範囲は、約０．０５から２μｍである。
【００４５】
スペーサ層は、デバイスのメタライゼーションの前に形成される場合、Ａｌ、Ｇａまた
はＩｎの合金などの異なるＩＩＩ族元素を有する、ＩＩＩ族窒化物材料などのエピタキシ
アル材料とすることができ、適切なスペーサ層材料は、ＡｌｘＧａ１−ｘＮ（０．１≦ｘ
≦１）である。バリア層１６をエピタキシアル成長させた後、スペーサ層２６および２８
を、同じエピタキシアル成長法を使用して成長させることができる。
【００４６】
スペーサ層２６上でソースとゲートの間にある第１の導電性フィールドプレート３０が
、ゲート２２に電気的に接続される。スペーサ層２８上でドレインとゲートの間にある第
２の導電性フィールドプレート３２も、ゲートに電気的に接続される。フィールドプレー
ト３０および３２は、さまざまな導電性材料から形成することができ、適切な材料は、標
準的なメタライゼーション技法を使用して堆積される金属である。フィールドプレートを
備えるトランジスタおよびそうしたトランジスタを製作する方法が、文献に開示されてい
る（例えば、特許文献２１、特許文献２２、特許文献２３参照。）。
【００４７】
第３の絶縁性スペーサ層３４が、第１のスペーサ層２６および第２のスペーサ層２８、
第１のフィールドプレート３０および第２のフィールドプレート３２、ならびにゲート２
２上で、ソースとドレインの間に形成される。このスペーサ層は、第１および第２のスペ
ーサ層に関して上述したものと同様の材料で、また同様の処理によって形成することがで
きる。
【００４８】
第３の導電性フィールドプレート３６が、第３のスペーサ層上に、ゲート、第２のフィ
ールドプレート、および第２のスペーサ層の上方で堆積され、ドレインに向かって延び、
ソースに電気的に接続される。第３のフィールドプレートは、ソースにさまざまな方法で
電気的に接続することができる。図１は、例えば、導電性バス３８および４０を介した接
続を示す。あるいは、外部バス４２が接続を形成することもできる。他の接続構造を使用
することもできる。さまざまな数のバスを使用することができるが、使用されるバスが多
いほど、生じ得る望ましくない容量が大きくなる。生じる望ましくない容量の総量を最小
限に抑えるために、できるだけ少ないＨＥＭＴの活性領域を覆いながら、電流がソースか
らフィールドプレート内に効果的に分散することができるように、十分な本数のバスがあ
るべきである。
【００４９】
第３のフィールドプレートを堆積させ、それをソース電極に接続した後、活性構造を、
窒化シリコンなどの誘電体パッシベーション層（図示せず）によって覆うことができる。
誘電体パッシベーション層を形成する方法が、上述した特許文献および非特許文献に詳細
に記載されている。
【００５０】
図１および２に示すＨＥＭＴと同様に製作されたデバイスに関する性能結果が得られた
。図３および４に示すように、２Ａの電流を伝えることができるデバイスにおいて、６０
０Ｖを上回る阻止電圧が、５．０ｍΩ−ｃｍ２未満のオン抵抗とともに達成された。この
デバイスは、３Ａの電流を伝えるときに５．３ｍΩ−ｃｍ２未満のオン抵抗も呈した。こ
のデバイスは、０．０１ｃｍ２（１×１ｍｍ２）のデバイス面積、ならびに４Åの厚さの
ＡｌＮ層および２５０Åの厚さのＡｌＧａＮ層を含むバリア層を有する、ＳｉＣ基板上の
ＧａＮ ＨＥＭＴであった。第１のスペーサ層の厚さが０であり、第２のスペーサ層の厚
さが約１２００Åであり、第３のスペーサ層の厚さが約１５００Åであった。設計寸法は
、（図２を参照して）ゲート接点長Ｌｇ１．２μｍ、ゲートからドレインまでの距離Ｌｇ
ｄ１３．３μｍ、ドレインからソースまでの距離Ｌｄｓ１６μｍ、第２のフィールドプレ
ート幅Ｌｆｄ１１．８μｍ、および第３のフィールドプレート幅Ｌｆｄ２４．５μｍを含
んだ。
【００５１】
図３は、このデバイスに関する、ゲート電圧Ｖｇが１Ｖから２Ｖまで変化する場合の、
ドレイン電流ＩＤ対ドレイン−ソース電圧ＶＤＳのプロット図である。図４は、このデバ
イスが６００Ｖの阻止電圧ＶＢＤを達成した様子を示す。
【００５２】
図５および６に示すように、２Ａの電流を伝えることができるデバイスにおいて、９０
０Ｖを上回る阻止電圧が、６．６ｍΩ−ｃｍ２未満のオン抵抗とともに達成された。この
デバイスは、３Ａの電流を伝えるときに７．０ｍΩ−ｃｍ２未満のオン抵抗も呈した。こ
のデバイスは、０．０１ｃｍ２（１×１ｍｍ２）のデバイス面積、ならびに４Åの厚さの
ＡｌＮ層および２５０Åの厚さのＡｌＧａＮ層を含むバリア層を有する、ＳｉＣ基板上の
ＧａＮ ＨＥＭＴであった。第１のスペーサ層の厚さが０であり、第２のスペーサ層の厚
さが約１２００Åであり、第３のスペーサ層の厚さが約１５００Åであった。設計寸法は
、（図２を参照して）ゲート接点長Ｌｇ１．５μｍ、ゲートからドレインまでの距離Ｌｇ
ｄ１８．０μｍ、ドレインからソースまでの距離Ｌｄｓ２１．５μｍ、第２のフィールド
プレート幅Ｌｆｄ１１．５μｍ、および第３のフィールドプレート幅Ｌｆｄ２４．５μｍ
を含んだ。
【００５３】
図５は、このデバイスに関する、ゲート電圧Ｖｇが１Ｖから−２Ｖまで変化する場合の
、ドレイン電流ＩＤ対ドレイン−ソース電圧ＶＤＳのプロット図である。図６は、このデ
バイスが９００Ｖの阻止電圧ＶＢＤを達成した様子を示す。
【００５４】
以上、本発明の諸実施形態を、特定の構造を参照して説明したが、本発明のいくつかの
実施形態では、本発明のデバイスを製作するための他の構造および／または技法を利用す
ることもできる。そうした構造および／または技法は、例えば、米国の本願の譲受人に譲
渡された、「Nitride Based Transistors on Semi-Insulating Silicon Carbide Substra
tes」（特許文献３）、「Aluminum Gallium Nitride/Gallium Nitride High Electron Mo
bility Transistors having a Gate Contact on a Gallium Nitride Based Cap Segment
and Methods of Fabricating Same」（特許文献２４）、「Group III Nitride Based Hig
h Electron Mobility Transistor (HEMT) with Barrier/Spacer Layer」（特許文献１９
）、「Nitride-based Transistors and Methods of Fabrication Thereof Using Non-Etc
hed Contact Recesses」（特許文献２５）、「Nitride Heterojunction Transistors Hav
ing Charge-Transfer Induced Energy Barriers and Methods of Fabricating the Same
」（特許文献２６）、「Methods of Fabricating Nitride-Based Transistors with a Ca
p Layer and a Recessed Gate」（特許文献２７）、「Methods of Fabricating Nitride-
Based Transistors having Regrown Ohmic Contact Regions and Nitride-Based Transis
tors having Regrown Ohmic Contact Regions」（特許文献２８）、「Semiconductor Dev
ices having a Hybrid Channel Layer, Current Aperture Transistors and Methods of
Fabricating Same」（特許文献２９）、「Insulating Gate AlGaN/GaN HEMT」（特許文献
２０）、および「Cap Layers and/or Passivation Layers for Nitride-Based Transisto
rs, Transistor Structures and Methods of Fabricating Same」（特許文献３０）に記
載されているものを含むことができる。
【００５５】
本明細書で使用される用語は、特定の諸実施形態についてのみ説明するものであり、本
発明を限定するものではないことに留意されたい。図面では、層や領域などの構成要素の
厚さが、見やすくするために誇張される場合がある。同じ数字は、明細書全体を通じて同
じ要素を表す。「および／または」という語は、列挙された関連する諸項目の１つまたは
複数のあらゆる組合せを含む。
【００５６】
単数形「１つの（ａ、ａｎ）」、および「その（ｔｈｅ）」は、文脈上明らかに示す場
合を除き、複数形も含むものとする。「備える（ｃｏｍｐｒｉｓｅｓ、ｃｏｍｐｒｉｓｉ
ｎｇ）」という語は、本明細書中で使用される場合、述べられた特徴、整数、ステップ、
動作、要素および／または構成要素の存在を特定するが、１つあるいは複数の他の特徴、
整数、ステップ、動作、要素、構成要素および／またはそれらの群の、存在または追加を
妨げない。
【００５７】
層、領域、または基板などの要素が、別の要素「上に」ある、または別の要素「上に」
延びているという場合、その要素は、直接他の要素上にあっても、他の要素上に延びても
よく、または介在する要素が存在してもよい。それとは対照的に、要素が、別の要素の「
直接上に」ある、または別の要素の「直接上に」延びているという場合、介在する要素は
存在しない。さらに、要素が別の要素に「接続されている」または「結合されている」と
いう場合、その要素は、直接他の要素に接続されても、結合されてもよく、または介在す
る要素が存在してもよい。それとは対照的に、要素が別の要素に「直接接続されている」
または「直接結合されている」という場合、介在する要素は存在しない。
【００５８】
構成要素、領域、層および／または部分などのさまざまな要素について説明するために
、第１、第２などの語が使用されることがあるが、それらの要素は、こうした語によって
限定されない。そうではなく、こうした語は、ある要素、構成要素、領域、層、または部
分を、別のものと区別するために使用される。したがって、例えば、第１の要素、構成要
素、領域、層または部分は、本発明の教示から逸脱することなく、第２の要素、構成要素
、領域、層または部分と呼ぶことができる。
【００５９】
「低い方の」または「底部の」や、「高い方の」または「上部の」などの相対語が、図
面中に示した、ある要素の別の要素との関係を説明するために使用されることがある。そ
のような相対語は、図面内に示された向きに加えて、デバイスのさまざまな向きを含むも
のである。例えば、図面内のデバイスが裏返しにされる場合、他の要素の「低い方の」側
にあると説明された要素は、他の要素の「高い方の」側に向けられることになる。したが
って、「低い方の」という例示的な語は、図面の特定の向きに応じて、「低い方の」と「
高い方の」のどちらも含むことができる。同様に、「下の（ｂｅｌｏｗ、ｂｅｎｅａｔｈ
）」という例示的な語は、上の向きと下の向きのどちらも含むことができる。さらに、「
外側の」という語は、基板から最も遠く離れた表面および／または層を指すのに使用する
ことができる。
【００６０】
本発明の諸実施形態は、本発明の理想化された諸実施形態を概略的に示す平面図、断面
図および／または他の図を参照して説明される。したがって、例えば製造技法および／ま
たは公差（tolerance）の結果として、図の形状との違いが予想される。したがって、本
発明の諸実施形態は、図示の特定の形状に限定されると解釈すべきではなく、例えば製造
から生じるずれを含むべきである。例えば、長方形として示されるエッチングされた領域
は、実際には一般に、テーパ状の特徴、丸い特徴または曲線状の特徴を有する。別の特徴
に「隣接して」配設される構造または特徴という言及は、隣接する特徴とオーバラップす
る、またはその下にある部分を含むことがある。
【００６１】
別段定義されない限り、技術用語および科学用語を含む、本明細書で使用されるあらゆ
る用語は、本発明に関係する当業者によって一般に理解される意味を有する。さらに、一
般に使用される辞書で定義されるような用語は、関連技術の文脈におけるその意味と一致
する意味を有すると解釈すべきであり、そのような用語は、本明細書において明示的にそ
のように定義されない限り、理想化されたまたは過度に形式的な意味として解釈すべきで
ない。
【００６２】
本発明は、いくつかの好ましい構成を参照して詳細に説明および図示されたが、変更形
態および追加の実施形態を含む他のバージョンが、当業者には疑問の余地なく明らかとな
るであろう。例えば、フィールドプレートの配置を、多くのさまざまなデバイスで使用す
ることができる。フィールドプレートは、さまざまな形状を有することもでき、ソース接
点にさまざまな方法で接続することができる。さらに、本発明は、パワースイッチング用
途に特に有用であるが、例えばスイッチモード電源および高電圧モータ駆動装置用の直流
−直流変換器などの他の用途にも、そうしたシステムでの効率増大およびサイズ低減を助
けるために使用することができる。したがって、本発明の趣旨および範囲は、本明細書に
記載の本発明の諸実施形態に限定すべきではない。そうではなく、それらの実施形態は、
本開示を網羅的で完全なものにするために、また本発明の範囲を当業者に十分に伝えるた
めに、提供されるものである。
【００６３】
さらに、等価な要素を、本明細書に示し記載したものの代わりに用いることができ、部
品または接続を逆にする、あるいは交換することができ、本発明のいくつかの特徴を、他
の特徴とは関わりなく利用することができる。したがって、例示的な諸実施形態は、包括
的ではなく例示的なものと見なすべきであるとともに、添付の特許請求の範囲が、本発明
の全範囲を定義するものとする。
【図面の簡単な説明】
【００６４】
【図１】本発明の一実施形態による高電子移動度トランジスタ（ＨＥＭＴ）の平面図である。
【図２】図１に示されるＨＥＭＴを示す断面図である。
【図３】本発明の一実施形態による６００Ｖ ＨＥＭＴの、１Ｖから−２Ｖのさまざまなゲート電圧での性能を示す、ドレイン電流ＩＤ対ドレイン−ソース電圧ＶＤＳのプロット図である。
【図４】図３に示すＨＥＭＴが６００Ｖの阻止電圧を達成した様子を示す、ドレイン電流ＩＤ対ドレイン−ソース電圧ＶＤＳのプロット図である。
【図５】本発明の一実施形態による９００Ｖ ＨＥＭＴの、１Ｖから−２Ｖのさまざまなゲート電圧での性能を示す、ドレイン電流ＩＤ対ドレイン−ソース電圧ＶＤＳのプロット図である。
【図６】図５に示すＨＥＭＴが９００Ｖを超える阻止電圧を達成した様子を示す、ドレイン電流ＩＤ対ドレイン−ソース電圧ＶＤＳのプロット図である。
【特許請求の範囲】
【請求項１】
多重フィールドプレートトランジスタであって、
活性領域と、
前記活性領域と電気的に接触しているソース電極と、
前記活性領域と電気的に接触しているドレイン電極と、
前記活性領域と電気的に接触している、前記ソースと前記ドレインの間のゲートと、
前記活性領域の上方で前記ソースと前記ゲートの間に配設された第１の絶縁性スペーサ
層と、
前記活性領域の上方で前記ドレインと前記ゲートの間に配設された第２の絶縁性スペー
サ層と、
前記ソースと前記ゲートの間にある前記第１のスペーサ層上に配設され、前記ゲートに
電気的に接続され、前記ソースに向かって延びる第１の導電性フィールドプレートと、
前記ドレインと前記ゲートの間にある前記第２のスペーサ層上に配設され、前記ゲート
に電気的に接続され、前記ドレインに向かって延びる第２の導電性フィールドプレートと
、
前記第１のスペーサ層、前記第２のスペーサ層、前記第１のフィールドプレート、前記
ゲート、および前記第２のフィールドプレート上で、前記ソースと前記ドレインの間に配
設された第３の絶縁性スペーサ層と、
前記第３のスペーサ層上に、前記ゲート、前記第２のフィールドプレート、および前記
第２のスペーサ層の上方で配設され、前記ソースに電気的に接続され、前記ドレインに向
かって延びる第３の導電性フィールドプレートと
を備えたことを特徴とする多重フィールドプレートトランジスタ。
【請求項２】
少なくとも６００ボルトの阻止電圧を呈するとともに、５．０ｍΩ−ｃｍ２以下のオン
抵抗で少なくとも２アンペアの電流に対応するように構成されたことを特徴とする請求項
１に記載のトランジスタ。
【請求項３】
少なくとも６００ボルトの阻止電圧を呈するとともに、５．３ｍΩ−ｃｍ２以下のオン
抵抗で少なくとも３アンペアの電流に対応するように構成されたことを特徴とする請求項
１に記載のトランジスタ。
【請求項４】
少なくとも９００ボルトの阻止電圧を呈するとともに、６．６ｍΩ−ｃｍ２以下のオン
抵抗で少なくとも２アンペアの電流に対応するように構成されたことを特徴とする請求項
１に記載のトランジスタ。
【請求項５】
少なくとも９００ボルトの阻止電圧を呈するとともに、７．０ｍΩ−ｃｍ２以下のオン
抵抗で少なくとも３アンペアの電流に対応するように構成されたことを特徴とする請求項
１に記載のトランジスタ。
【請求項６】
前記第１のスペーサ層および前記第２のスペーサ層が、前記活性領域の表面上に配設さ
れた単一層の部分を備えたことを特徴とする請求項１に記載のトランジスタ。
【請求項７】
高電子移動度トランジスタを備えたことを特徴とする請求項１に記載のトランジスタ。
【請求項８】
基板と、
前記基板上に配設されたバッファ層と、
前記バッファ層上に配設されたバリア層と
をさらに備え、
前記活性領域が、前記バッファ層と前記バリア層との間のヘテロ界面に誘起される２次
元電子ガスによって画定されたことを特徴とする請求項７に記載のトランジスタ。
【請求項９】
前記ゲートが、前記バリア層内に部分的に凹んだことを特徴とする請求項８に記載のト
ランジスタ。
【請求項１０】
前記基板が、半絶縁性ＳｉＣ基板を備えたことを特徴とする請求項８に記載のトランジ
スタ。
【請求項１１】
前記第１のスペーサ層は、第１のＳｉＮスペーサ層を備え、前記第２のスペーサ層は、
第２のＳｉＮスペーサ層を備え、前記第３のスペーサ層は、第３のＳｉＮスペーサ層を備
えたことを特徴とする請求項８に記載のトランジスタ。
【請求項１２】
前記第１のフィールドプレートは、第１の金属フィールドプレートを備え、前記第２の
フィールドプレートは、第２の金属フィールドプレートを備え、前記第３のフィールドプ
レートは、第３の金属フィールドプレートを備えたことを特徴とする請求項８に記載のト
ランジスタ。
【請求項１】
多重フィールドプレートトランジスタであって、
活性領域と、
前記活性領域と電気的に接触しているソース電極と、
前記活性領域と電気的に接触しているドレイン電極と、
前記活性領域と電気的に接触している、前記ソースと前記ドレインの間のゲートと、
前記活性領域の上方で前記ソースと前記ゲートの間に配設された第１の絶縁性スペーサ
層と、
前記活性領域の上方で前記ドレインと前記ゲートの間に配設された第２の絶縁性スペー
サ層と、
前記ソースと前記ゲートの間にある前記第１のスペーサ層上に配設され、前記ゲートに
電気的に接続され、前記ソースに向かって延びる第１の導電性フィールドプレートと、
前記ドレインと前記ゲートの間にある前記第２のスペーサ層上に配設され、前記ゲート
に電気的に接続され、前記ドレインに向かって延びる第２の導電性フィールドプレートと
、
前記第１のスペーサ層、前記第２のスペーサ層、前記第１のフィールドプレート、前記
ゲート、および前記第２のフィールドプレート上で、前記ソースと前記ドレインの間に配
設された第３の絶縁性スペーサ層と、
前記第３のスペーサ層上に、前記ゲート、前記第２のフィールドプレート、および前記
第２のスペーサ層の上方で配設され、前記ソースに電気的に接続され、前記ドレインに向
かって延びる第３の導電性フィールドプレートと
を備えたことを特徴とする多重フィールドプレートトランジスタ。
【請求項２】
少なくとも６００ボルトの阻止電圧を呈するとともに、５．０ｍΩ−ｃｍ２以下のオン
抵抗で少なくとも２アンペアの電流に対応するように構成されたことを特徴とする請求項
１に記載のトランジスタ。
【請求項３】
少なくとも６００ボルトの阻止電圧を呈するとともに、５．３ｍΩ−ｃｍ２以下のオン
抵抗で少なくとも３アンペアの電流に対応するように構成されたことを特徴とする請求項
１に記載のトランジスタ。
【請求項４】
少なくとも９００ボルトの阻止電圧を呈するとともに、６．６ｍΩ−ｃｍ２以下のオン
抵抗で少なくとも２アンペアの電流に対応するように構成されたことを特徴とする請求項
１に記載のトランジスタ。
【請求項５】
少なくとも９００ボルトの阻止電圧を呈するとともに、７．０ｍΩ−ｃｍ２以下のオン
抵抗で少なくとも３アンペアの電流に対応するように構成されたことを特徴とする請求項
１に記載のトランジスタ。
【請求項６】
前記第１のスペーサ層および前記第２のスペーサ層が、前記活性領域の表面上に配設さ
れた単一層の部分を備えたことを特徴とする請求項１に記載のトランジスタ。
【請求項７】
高電子移動度トランジスタを備えたことを特徴とする請求項１に記載のトランジスタ。
【請求項８】
基板と、
前記基板上に配設されたバッファ層と、
前記バッファ層上に配設されたバリア層と
をさらに備え、
前記活性領域が、前記バッファ層と前記バリア層との間のヘテロ界面に誘起される２次
元電子ガスによって画定されたことを特徴とする請求項７に記載のトランジスタ。
【請求項９】
前記ゲートが、前記バリア層内に部分的に凹んだことを特徴とする請求項８に記載のト
ランジスタ。
【請求項１０】
前記基板が、半絶縁性ＳｉＣ基板を備えたことを特徴とする請求項８に記載のトランジ
スタ。
【請求項１１】
前記第１のスペーサ層は、第１のＳｉＮスペーサ層を備え、前記第２のスペーサ層は、
第２のＳｉＮスペーサ層を備え、前記第３のスペーサ層は、第３のＳｉＮスペーサ層を備
えたことを特徴とする請求項８に記載のトランジスタ。
【請求項１２】
前記第１のフィールドプレートは、第１の金属フィールドプレートを備え、前記第２の
フィールドプレートは、第２の金属フィールドプレートを備え、前記第３のフィールドプ
レートは、第３の金属フィールドプレートを備えたことを特徴とする請求項８に記載のト
ランジスタ。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２０１２−１４７０３４（Ｐ２０１２−１４７０３４Ａ）
【公開日】平成２４年８月２日（２０１２．８．２）
【国際特許分類】
【外国語出願】
【出願番号】特願２０１２−１０６２６５（Ｐ２０１２−１０６２６５）
【出願日】平成２４年５月７日（２０１２．５．７）
【分割の表示】特願２００７−２４５４９７（Ｐ２００７−２４５４９７）の分割
【原出願日】平成１９年９月２１日（２００７．９．２１）
【出願人】（５９２０５４８５６）クリー インコーポレイテッド (468)
【氏名又は名称原語表記】ＣＲＥＥ ＩＮＣ．
【Ｆターム（参考）】
【公開日】平成２４年８月２日（２０１２．８．２）
【国際特許分類】
【出願番号】特願２０１２−１０６２６５（Ｐ２０１２−１０６２６５）
【出願日】平成２４年５月７日（２０１２．５．７）
【分割の表示】特願２００７−２４５４９７（Ｐ２００７−２４５４９７）の分割
【原出願日】平成１９年９月２１日（２００７．９．２１）
【出願人】（５９２０５４８５６）クリー インコーポレイテッド (468)
【氏名又は名称原語表記】ＣＲＥＥ ＩＮＣ．
【Ｆターム（参考）】
[ Back to top ]