【課題】ノーマリオフでオン抵抗の低いＨＦＥＴを実現すること。
【解決手段】ＨＦＥＴ１００は、第１キャリア走行層１０３上の互いに離間した２つの領域上に、２つに分離して形成されたノンドープのＧａＮからなる第２キャリア走行層１０４と、２つの分離した第２キャリア走行層１０４上にそれぞれ位置するＡｌＧａＮからなるキャリア供給層１０５を有している。第２キャリア走行層１０４とキャリア供給層１０５は、第１キャリア走行層１０３上に選択的に再成長させて形成した層である。第２キャリア走行層１０４とキャリア供給層１０５のヘテロ接合界面１１０は平坦性が高く、そのヘテロ接合界面１１０近傍は再成長に伴って混入した不純物はほとんど見られないため、２ＤＥＧの移動度を低下させることがなく、オン抵抗が低減されている。 （もっと読む）

【課題】反りが抑制された、半導体素子用のエピタキシャル基板を提供する。
【解決手段】下地基板１の上にIII族窒化物層群を積層形成した半導体素子用のエピタキシャル基板１０において、III族窒化物層群が、少なくとも２層以上のIII族窒化物層が積層された緩衝層２と、Ｉｎ_x1Ａｌ_y1Ｇａ_z1Ｎ（０≦ｘ１≦１、０≦ｙ１≦１、０＜ｚ１≦１、ｘ１＋ｙ１＋ｚ１＝１）なる組成のIII族窒化物からなるチャネル層３と、Ｉｎ_x2Ａｌ_y2Ｇａ_z2Ｎ（０≦ｘ２≦１、０＜ｙ２≦１、０≦ｚ２≦１、ｘ２＋ｙ２＋ｚ２＝１）なる組成のIII族窒化物からなる障壁層４と、を備え、緩衝層２の少なくとも１つが、格子空孔を有する格子空孔内在層２３であるようにする。 （もっと読む）

【課題】ゲート長が短い電界効果トランジスタを低コストで製造できる電界効果トランジスタの製造方法を提供すること。
【解決手段】基板上に、窒化物系化合物半導体からなるチャネル層および該チャネル層上に積層した上部層を含む半導体層を形成する工程と、半導体層の一部領域を少なくとも上部層からチャネル層に到る深さまでエッチングして、該チャネル層の表面の一部を底面部とし、エッチングによって露出した半導体層の側面を側壁部とする段差部を形成する工程と、段差部を含む半導体層の表面を覆うようにマスク層を形成し、該マスク層をエッチバックして該段差部のマスク層を残留させたマスク部を形成する工程と、イオン注入法によって、底面部のマスク部を除く領域にコンタクト領域を形成する工程と、マスク部を除去した後に、少なくとも段差部の底面部と側壁部とを覆うようにゲート絶縁膜およびゲート電極を順次形成する工程と、を含む。 （もっと読む）

【課題】ＧａＮを含む基板上において、バッファリークを低減したデバイスを得ること。

【解決手段】窒化ガリウム（ＧａＮ）を含む基板（１１）上に、緩衝層（１２）を介して、化学式ＡｌｘＭｙＧａ１−ｘ−ｙＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ＜１、ここで、ＭはＩｎ、Ｂのうちの１種を少なくとも含む）で表される組成をもつ能動層（１３、１４）が形成された構成を具備し、該能動層において前記基板の基板面と平行な方向に電流が流されて動作する半導体装置（１０）であって、
前記緩衝層は、化学式ＡｌｐＩｎ１−ｐＮ（０≦ｐ＜１）で表される組成と前記基板よりも大きいバンドギャップとを有し、かつ、前記基板と格子整合することを特徴とする半導体装置。 （もっと読む）

【課題】オン抵抗が低いＩＩＩ族窒化物系電界効果トランジスタおよびその製造方法を提供する。
【解決手段】本発明のＩＩＩ族窒化物系電界効果トランジスタは、下地半導体層と、下地半導体層上に第１窒化物半導体層、第２窒化物半導体層、および第３窒化物半導体層が順次積層された窒化物半導体積層体と、ソース電極およびドレイン電極と、第２窒化物半導体層および第３窒化物半導体層が形成されていない領域であるリセス領域と、リセス領域の内面および窒化物半導体積層体の上面に形成された絶縁膜と、絶縁膜上に形成されたゲート電極とを含み、絶縁膜に接する第１窒化物半導体層の上面と、第２窒化物半導体層に接する第１窒化物半導体層の上面とに段差がないことを特徴とする。 （もっと読む）

【課題】基板と能動層との間に導電性半導体層を挿入した構成をもつＧａＮ系デバイスにおいて、導電性半導体層中のドーパントの悪影響を抑制する。
【解決手段】このＨＥＭＴ素子１０においては、基板１１としてｎ−ＧａＮ（ｎ型のＧａＮウェハ）が用いられる。この上に、リーク電流の低減及び電流コラプス抑制等のためにｐ型ＧａＮ層（導電性半導体層）１２が形成される。ｐ型ＧａＮ層１２の上に、ノンドープＡｌＮ層（半絶縁性半導体層）１３が形成され、その上に、半絶縁性ＧａＮからなる電子走行層（能動層）１４、ｎ−ＡｌＧａＮからなる電子供給層（能動層）１５が、ＭＢＥ法、ＭＯＶＰＥ法等によって順次形成される。 （もっと読む）

【課題】横方向リーク電流の低減と横方向耐圧特性を両立させ、縦方向耐圧を向上させる電子デバイス用エピタキシャル基板を提供する。
【解決手段】Si基板１上のバッファ３上にIII族窒化物層をエピタキシャル成長させた、チャネル層４ａおよび電子供給層４ｂを有する主積層体４を具え、前記バッファは、Si基板と接する初期成長層５および初期成長層上の超格子多層構造からなる超格子積層体６を有し、初期成長層はAlN材料からなり、前記超格子積層体はB_ａ1Al_b1Ga_c1In_d1N材料からなる第１層６ａおよび第１層とはバンドギャップの異なるＢ_ａ2Ａｌ_ｂ2Ｇａ_ｃ2Ｉｎ_ｄ2Ｎ材料からなる第２層６ｂを積層してなり、前記超格子積層体と、前記主積層体を構成するチャネル層のバッファ側の部分は、Ｃ濃度が1×10¹⁸/cm³以上であり、チャネル層の電子供給層側の部分は、Ｃ濃度が４×１０^１６／ｃｍ^３以下であることを特徴とする。 （もっと読む）

【課題】ドレイン耐圧の向上、乃至素子間リーク電流の抑止を実現できる半導体装置を提供する。
【解決手段】基板２と、基板２上に形成された第一の窒化物半導体層４と、第一の窒化物半導体層４上に形成され、かつ第一の窒化物半導体層４よりも電子親和力の小さい第二の窒化物半導体層５と、第二の窒化物半導体層５上に、直接乃至は中間層６を介して形成されると共に、離間して配置されたソース電極７及びドレイン電極８と、第二の窒化物半導体層５上に、直接乃至は中間層６を介して形成されると共に、ソース電極７とドレイン電極８との間に配置されたゲート電極９と、を主な構成材としてなる半導体装置１において、第一の窒化物半導体層４内部での炭素濃度が深さ（厚さ）方向に対して、基板２側から第二の窒化物半導体層５側にかけて低くなっているものである。 （もっと読む）

単位面積あたりの電流処理能力が従来の窒化ガリウム（GaN）デバイスよりも非常に優れたGaNデバイスを開示する。当該改良は、レイアウトトポロジの改良によるものである。フィンガー電極ではなくアイランド電極を使用する当該レイアウトスキームは、従来のインターデジタル構造よりも活性面密度を増加させることを示す。当該アイランドトポロジを用いて超低オン抵抗トランジスタを構築することができる。具体的には、本発明は、従来通りのGaN水平方向技術および電極間隔を用いており、すべての水平方向GaN構造のコストパフォーマンス／実効性能を高める手段を提供する。

（もっと読む）

【課題】従来構造のバッファ層を用いた場合よりも、結晶欠陥を低減しつつウェハの反りを極めて小さくでき、バッファ層上に形成されたＧａＮ層も厚膜化できるエピタキシャルウェハを提供する。
【解決手段】Ｓｉ基板１上に形成されたバッファ層は、Ｓｉ基板１側から厚さ方向にＡｌ組成比がｘ＝０．２からａ＝１(＞ｘ)に連続的に変化するＡｌ_{０．２→１}ＧａＮと、Ｓｉ基板１側から厚さ方向にＡｌ組成比がａからｘに連続的に変化するＡｌ_{１→０．２}ＧａＮの少なくとも２層が、Ａｌ_{０．２→１}ＧａＮ, Ａｌ_{１→０．２}ＧａＮの順に繰り返し積層された多層構造部４を有する。バッファ層上に形成されたＡｌＧａＮからなる組成傾斜層５は、バッファ層の最上層から電子走行層６側に向かって厚さ方向にＡｌ組成比が連続的に減少している。 （もっと読む）

【課題】HEMTのシート抵抗を非接触で精度良く測定することができる横方向を電流導通方向とする電子デバイス用エピタキシャル基板およびこの電子デバイス用エピタキシャル基板を効率よく製造する方法を提供する。
【解決手段】高抵抗Si単結晶基板の一方の面上に、不純物拡散抑制層を形成する工程と、前記高抵抗Si単結晶基板の他方の面上に、絶縁層としてのバッファを形成する工程と、該バッファ上に、複数層のIII族窒化物層をエピタキシャル成長させて主積層体を形成してエピタキシャル基板を作製する工程と、該エピタキシャル基板の主積層体の抵抗を非接触で測定する工程とを具えることを特徴とする。 （もっと読む）

【課題】ＧａＮ基板上において、バッファリークを低減したデバイスを得る。
【解決手段】このＨＥＭＴ素子１０においては、基板１１としてｎ−ＧａＮ（ｎ型のＧａＮウェハ）が用いられる。この上に、緩衝層１２として、組成ｐが一定でないノンドープのＡｌ_ｐＧａ_１−ｐＮ層が用いられる。緩衝層１２上には、半絶縁性ＧａＮからなる電子走行層１３、ｎ−ＡｌＧａＮからなる電子供給層１４が順次形成される。この緩衝層１２の組成においては、下端側においてｐ＝０（ＧａＮ）となった領域（基板接続領域１２１）が、上端側（電子走行層１３側）においてもｐ＝０（ＧａＮ）となった領域（能動層接続領域１２２）が、それぞれ設けられている。これらの領域間には、ｐ＝１（ＡｌＮ）となっている領域（高Ａｌ組成領域１２３）が設けられている。高Ａｌ組成領域１２３の抵抗率は、この緩衝層１２中で最も高くなっている。 （もっと読む）

【課題】低温短時間のアニールによっても、低いコンタクト抵抗を得ることのできるオーミック電極を備える電子デバイスを提供する。
【解決手段】電子デバイスは、ワイドバンドギャップ化合物半導体層１６と、ワイドバンドギャップ化合物半導体層１６上に形成されるオーミック電極であるソース電極１８及びドレイン電極とを含む電子デバイスであって、オーミック電極は、密着層４０、オーミック層４２、及び、酸化防止層４６が、ワイドバンドギャップ化合物半導体層１６側からこの順に積層されて形成された電極であり、密着層４０は、バナジウム（Ｖ）からなり、かつ、厚みが３００Å以下であるようにする。 （もっと読む）

【課題】同一基板に形成されるＨＢＴとＦＥＴとの相互影響を低減する。
【解決手段】第１半導体と、第１半導体の上方に形成された第２半導体とを備え、第２半導体は、Ｐ型の伝導型を示す不純物またはＮ型の伝導型を示す第１不純物原子と、第２半導体が第１不純物原子を有する場合のフェルミ準位を、第２半導体が第１不純物原子を有しない場合のフェルミ準位に近づける第２不純物原子とを有する半導体基板を提供する。一例として、当該第２半導体の多数キャリアは電子であり、第２不純物原子は、第１不純物原子を有する第２半導体のフェルミ準位を下降させる。第２半導体は３−５族化合物半導体であり、第２不純物原子が、ベリリウム、ボロン、炭素、マグネシウム、および亜鉛からなる群から選択された少なくとも１つであってもよい。 （もっと読む）

【課題】窒化物半導体デバイス層がエッチングされないようにしながら、窒化物半導体デバイス層を基板から剥離することができるようにする。
【解決手段】半導体装置の製造方法を、基板１２上に、エッチング犠牲層１３を形成する工程と、エッチング犠牲層１３上に、エッチングストッパ層２を形成する工程と、エッチングストッパ層２上に、窒化物半導体デバイス層１を形成する工程と、エッチング犠牲層１３を、光電気化学エッチングによって除去する工程とを含むものとし、エッチングストッパ層２を、窒化物半導体デバイス層１に正孔が蓄積することを防止する層とする。 （もっと読む）

【課題】半導体装置において、導電性バッファ層を用いることなく、煩雑なプロセスも必要なく、非常に高い深さ精度のドライエッチングも必要なく、また、結晶性を劣化させずに、効率良くホールを引き抜くことができるようにする。
【解決手段】半導体装置を、同一基板１上に形成され、（０００１）面及び（０００−１）面を有する窒化物半導体層４と、基板１と窒化物半導体層４との間に部分的に設けられた（０００１）面形成層２と、（０００１）面を有する窒化物半導体層４上に設けられたソース電極５、ドレイン電極６及びゲート電極７と、（０００−１）面を有する窒化物半導体層４上に設けられたホール引き抜き電極８とを備えるものとする。 （もっと読む）

【課題】インパクトイオン化現象によって発生した電子・正孔を効率よく吸収することが可能で正常な動作特性と高い信頼性を実現する半導体装置を提供する。
【解決手段】半導体装置２０は、基板２１に対して順次積層されたバッファ層２２、下地化合物半導体層２３ｆ（下地化合物半導体層２３）、インパクトイオン制御層２４、下地化合物半導体層２３ｓ（下地化合物半導体層２３）、チャネル画定化合物半導体層２６ｆ（チャネル画定化合物半導体層２６）、チャネル画定化合物半導体層２６ｓ（チャネル画定化合物半導体層２６）、ＡｌＧａＮ（窒化アルミニウムガリウム）層２８、ＧａＮ（窒化ガリウム）層２９を備えている。インパクトイオン制御層２４は、下地化合物半導体層２３の積層範囲（積層範囲の厚さＴｓｔ）内に積層されてインパクトイオン化現象の発生位置を制御する。 （もっと読む）

【課題】導電性SiC単結晶基板上のIII族窒化物電子デバイスにおいて、縦方向耐圧を向上させることができる電子デバイス用エピタキシャル基板およびその製造方法を提供する。
【解決手段】電性SiC単結晶基板２と、該SiC単結晶基板上に形成した絶縁層としてのバッファ３と、該バッファ上に複数層のIII族窒化物層をエピタキシャル成長させて形成した主積層体４とを具え、横方向を電流導通方向とする電子デバイス用エピタキシャル基板であって、前記バッファは、B_a1Al_b1Ga_c1In_d1N(0≦a₁≦1,0＜b₁≦1,0≦c₁≦1,0≦d₁≦1,a₁+b₁+c₁+d₁=1)材料からなり、初期成長層５と、バンドギャップの異なる２層を交互に積層した超格子多層構造からなる。超格子積層体６、または、前記主積層体の前記バッファ側の部分の少なくとも一方は、Ｃ濃度が１×10¹⁸/cm³以上であることを特徴とする。 （もっと読む）

【課題】ゲート電極下の電子の走行方向が基板表面に略平行であるようにデバイス構造を改良しながらも各種弊害を解消したヘテロ接合電界効果トランジスタを提供する。
【解決手段】ｎ型導電層は選択的にイオン注入されているシリコン（Ｓｉ）などのｎ型不純物をアニール処理で活性化することにより形成されており、ｎ型導電層は、イオンが２００ｋｅＶ以上の加速エネルギーで注入されており、ｐ型窒化物半導体層より深く、かつドレイン電極１１４と導通する半導体層にまで注入イオンが達する選択的イオン注入によって形成されており、ｎ型導電層とｎ型不純物が注入されていないチャネル領域との接続部１１５に注入されているｎ型不純物濃度が１×１０^１８ｃｍ^−３以下である。 （もっと読む）

【課題】低コストかつ低抵抗の半導体装置およびその製造方法を提供すること。
【解決手段】基板と、前記基板上に形成された半導体層と、前記半導体層上に形成され、該半導体層の表面方向における幅が該半導体層の表面と垂直方向における高さ以上である櫛歯状の電極と、を備える。また、基板上に半導体層を形成する半導体層形成工程と、前記半導体層上に、前記半導体層の表面方向における幅が該半導体層の表面と垂直方向における高さ以上である櫛歯状の電極を形成する電極形成工程と、を含む。 （もっと読む）