半導体装置及びその製造方法
【課題】半導体装置において、導電性バッファ層を用いることなく、煩雑なプロセスも必要なく、非常に高い深さ精度のドライエッチングも必要なく、また、結晶性を劣化させずに、効率良くホールを引き抜くことができるようにする。
【解決手段】半導体装置を、同一基板1上に形成され、(0001)面及び(000−1)面を有する窒化物半導体層4と、基板1と窒化物半導体層4との間に部分的に設けられた(0001)面形成層2と、(0001)面を有する窒化物半導体層4上に設けられたソース電極5、ドレイン電極6及びゲート電極7と、(000−1)面を有する窒化物半導体層4上に設けられたホール引き抜き電極8とを備えるものとする。
【解決手段】半導体装置を、同一基板1上に形成され、(0001)面及び(000−1)面を有する窒化物半導体層4と、基板1と窒化物半導体層4との間に部分的に設けられた(0001)面形成層2と、(0001)面を有する窒化物半導体層4上に設けられたソース電極5、ドレイン電極6及びゲート電極7と、(000−1)面を有する窒化物半導体層4上に設けられたホール引き抜き電極8とを備えるものとする。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、窒化物半導体を用いた半導体装置及びその製造方法に関する。
【背景技術】
【0002】
GaN系高電子移動度トランジスタ(GaN−HEMT;High Electron Mobility Transistor)は、その物性的特徴から高耐圧で高速動作可能なデバイスとして、例えばミリ波帯レーダシステム、無線通信基地局システム、サーバシステム等への応用が期待されている。
しかしながら、高電界下でインパクトイオン化によって生成される正孔(ホール)が電子走行層(チャネル)内に蓄積すると、デバイス耐圧の低下、キンク効果によるドレインコンダクタンス特性の変動、スイッチング速度の劣化等の問題を生じる。
【0003】
これらの問題を解決するためには、インパクトイオン化によって生じるホールをチャネルから引き抜くことが効果的である。
例えば図14(A)〜(C)に示すような3種類のホール引き抜き構造がある。
まず、図14(A)に示すように、p型GaN層、GaN層、AlGaN層を備えるデバイス構造とし、AlGaN層上にソース電極、ドレイン電極及びゲート電極を形成し、デバイスの裏面側にホール引き抜き電極を配置する構造がある(第1の技術)。つまり、p型GaN層を介して裏面側からホールを引き抜く構造がある。また、p型GaN層を設けずに、GaN層の裏面側にホール引き抜き電極を配置する構造もある(第2の技術)。
【0004】
また、図14(B)に示すように、基板上にGaN層、AlGaN層を備えるデバイス構造とし、例えばドライエッチング等でAlGaN層とGaN層との界面の深さ以上の深さまで掘り込んで露出したGaN層上にホール引き抜き電極を設ける構造もある(第3の技術)。また、基板とGaN層との間にAlGaNバッファ層を備えるデバイス構造(AlGaN/GaN/AlGaNデバイス構造)を有し、2次元ホールガス(2DHG)を形成しているGaN層とAlGaN層との界面付近まで掘り込んで露出したGaN層上にホール引き抜き電極を設ける構造もある(第4の技術)。この場合、AlGaN層上に残したGaN層上にホール引き抜き電極を設けることになる。
【0005】
また、図14(C)に示すように、基板上にGaN層、AlGaN層を備えるデバイス構造とし、p型不純物[例えばマグネシウム(Mg)等]をイオン注入した後、1000℃以上の高温でラピットサーマルアニール(RTA;Rapid Thermal Annealing)を行ない、活性化したp型化領域上にホール引き抜き電極を設ける構造もある(第5の技術)。
【先行技術文献】
【特許文献】
【0006】
【特許文献1】特開2001−168111号公報
【特許文献2】特開2006−173582号公報
【特許文献3】特開2001−284576号公報
【特許文献4】特開2007−134608号公報
【特許文献5】特開2007−329205号公報
【発明の概要】
【発明が解決しようとする課題】
【0007】
しかしながら、上述の第1の技術では、デバイス構造に含まれるp型GaN層(バッファ層)が導電性を有するため、容量成分となり、絶縁性のバッファ層を用いる場合と比較して高周波特性が低下してしまう。
また、上述の第2の技術では、窒化物半導体デバイス構造から基板を剥離し、GaN層の裏面側を剥き出しにし、また、フリップチップ技術を使う場合もあるため、通常よりも煩雑なプロセスが必要で、工数もかかってしまう。また、上述の第2の技術では、p型導電性を有する層にホール引き抜き電極が設けられていないため、ホール引き抜き電極が良好なオーミック性を持てず、効率良くホールを引き抜くことができない。
【0008】
また、上述の第3の技術では、p型導電性を有する層にホール引き抜き電極が設けられていないため、ホール引き抜き電極が良好なオーミック性を持てず、効率良くホールを引き抜くことができない。
また、上述の第4の技術では、AlGaNバッファ層上に残したGaN層上にホール引き抜き電極を設けるため、GaN層の残厚によってコンタクト抵抗率が大きく変わってしまう。
【0009】
例えばY.-L. Li et al., “Low-resistance ohmic contacts to p-type GaN”, Applied Physics Letters, Vol.76, number 19, 8 MAY 2000, pp.2728-2730によれば、十分なコンタクト抵抗率を得るためにはGaN層の残厚を30オングストローム前後する必要があり、非常に高いエッチング精度が要求される。しかしながら、如何に制御性の高いドライエッチングを行なっても、このような非常に薄い層をウェハ全面に均一に残すようにエッチングすることは非常に難しく、良好なオーミック性を得るのは難しい。特に、表面から深くなればなるほど、制御が難しく、良好なオーミック性を得るのは難しい。このため、効率良くホールを引き抜くのは難しい。
【0010】
また、上述の第5の技術では、p型不純物をイオン注入した後のRTA処理で窒化物半導体の構成元素抜け等によって結晶性が劣化してしまう。
そこで、高耐圧で高速動作可能な半導体装置において、導電性バッファ層を用いることなく、煩雑なプロセスも必要なく、非常に高い深さ精度のドライエッチングも必要なく、また、結晶性を劣化させずに、効率良くホールを引き抜くことができるようにしたい。
【課題を解決するための手段】
【0011】
このため、本半導体装置は、同一基板上に形成され、(0001)面及び(000−1)面を有する窒化物半導体層と、基板と窒化物半導体層との間に部分的に設けられた(0001)面形成層と、(0001)面を有する窒化物半導体層上に設けられたソース電極、ドレイン電極及びゲート電極と、(000−1)面を有する窒化物半導体層上に設けられたホール引き抜き電極とを備えることを要件とする。
【0012】
本半導体装置の製造方法は、基板の上方に(0001)面形成層を部分的に形成し、基板及び(0001)面形成層の上方に(0001)面及び(000−1)面を有する窒化物半導体層を形成し、(0001)面を有する窒化物半導体層上にソース電極、ドレイン電極及びゲート電極を形成するとともに、(000−1)面を有する窒化物半導体層上にホール引き抜き電極を形成することを要件とする。
【発明の効果】
【0013】
したがって、本半導体装置及びその製造方法によれば、高耐圧で高速動作可能な半導体装置において、導電性バッファ層を用いることなく、煩雑なプロセスも必要なく、非常に高い深さ精度のドライエッチングも必要なく、また、結晶性を劣化させずに、効率良くホールを引き抜くことができるという利点がある。
【図面の簡単な説明】
【0014】
【図1】第1実施形態にかかる半導体装置の構成を示す模式的断面図である。
【図2】(A)〜(F)は、第1実施形態にかかる半導体装置の製造方法を説明するための模式的断面図である。
【図3】(A)〜(F)は、第1実施形態にかかる半導体装置の製造方法を説明するための模式図であって、(A)〜(E)は断面図であり、(F)は平面図である。
【図4】第1実施形態の変形例にかかる半導体装置の構成を示す模式的断面図である。
【図5】(A)〜(F)は、第2実施形態にかかる半導体装置の製造方法を説明するための模式的断面図である。
【図6】第2実施形態の変形例にかかる半導体装置の構成を示す模式的断面図である。
【図7】第2実施形態の他の変形例にかかる半導体装置の構成を示す模式的断面図である。
【図8】(A)〜(F)は、第3実施形態にかかる半導体装置の製造方法を説明するための模式的断面図である。
【図9】(A),(B)は、第3実施形態にかかる半導体装置の製造方法を説明するための模式的断面図である。
【図10】(A)〜(D)は、第4実施形態にかかる半導体装置の製造方法を説明するための模式図であって、(A)〜(C)は断面図であり、(D)は平面図である。
【図11】(A)〜(D)は、第4実施形態の変形例にかかる半導体装置の製造方法を説明するための模式図であって、(A)〜(C)は断面図であり、(D)は平面図である。
【図12】第4実施形態の変形例にかかる半導体装置の構成を示す模式的断面図である。
【図13】第4実施形態の他の変形例にかかる半導体装置の構成を示す模式的断面図である。
【図14】(A)〜(C)は、従来の半導体装置の構成を示す模式的断面図である。
【発明を実施するための形態】
【0015】
以下、図面により、本実施形態にかかる半導体装置及びその製造方法について説明する。
[第1実施形態]
第1実施形態にかかる半導体装置及びその製造方法について、図1〜図4を参照しながら説明する。
【0016】
本実施形態にかかる半導体装置は、窒化物半導体を用いた高耐圧で高速動作可能な半導体装置であって、例えば窒化ガリウム(GaN)系高電子移動度トランジスタ(GaN−HEMT;電子デバイス;電力デバイス)である。
本半導体装置は、図1に示すように、基板1と、基板1上に部分的に形成された窒化アルミニウム(AlN)核形成層2と、基板1及びAlN核形成層2上の全体に形成されたGaN層3と、GaN層3上の全体に形成されたAlGaN層4とを備えるデバイス構造になっている。なお、ここでは、基板1は、C面サファイア基板である。また、例えば、GaN層3は、アンドープGaN層(電子走行層;チャネル層;バッファ層)であり、AlGaN層4は、n型AlGaN層(電子供給層;バリア層)である。
【0017】
本実施形態では、C面サファイア基板1上に部分的にAlN核形成層2を形成した後、窒化物半導体層(GaN系半導体層;III族を含む窒化物半導体層)として、GaN層3、AlGaN層4を順に成長させるようにしている。
これにより、C面サファイア基板1上に直接成長させたGaN層3の表面はN面(表面にN元素が位置するN極性面)となり、AlN核形成層2上に成長させたGaN層3の表面はGa面(表面にGa元素が位置するGa極性面)となる。つまり、同一平面上にN面とGa面とを有するGaN層3を成長させることができる。例えばM. Park et al., “Micro-Raman study of electronic properties of inversion domains in GaN-based lateral polarity heterostructures”, Journal of Applied Physics, Vol.93, No.12, 15 June 2003, pp.9542-9547参照。
【0018】
また、N面を有するGaN層3上に成長させたAlGaN層4の表面はN面となり、Ga面を有するGaN層3上に成長させたAlGaN層4の表面はGa面となる。つまり、同一平面上にN面とGa面とを有するAlGaN層4を成長させることができる。
本実施形態では、N面は、(000−1)の面方位を有する結晶面、即ち、(000−1)面である。また、Ga面は、(0001)の面方位を有する結晶面、即ち、(0001)面である。
【0019】
このため、GaN層3及びAlGaN層4は、それぞれ、同一平面上に(0001)面及び(000−1)面を有することになる。つまり、AlGaN層4は、同一基板上に形成され、(0001)面及び(000−1)面を有する窒化物半導体層(第1窒化物半導体層;GaN系半導体層)である。また、AlGaN層4の下側に接するGaN層3も、同一基板上に形成され、(0001)面及び(000−1)面を有する窒化物半導体層(第2窒化物半導体層;GaN系半導体層)である。
【0020】
上述のように、AlN核形成層2は、C面サファイア基板1上に成長させる窒化物半導体層(GaN系半導体層)3,4の表面に(0001)面(Ga面)を形成するための層であるため、(0001)面形成層(Ga面形成層)ともいう。なお、(0001)面形成層(Ga面形成層)2は、基板1と窒化物半導体層(GaN系半導体層)3,4との間に部分的に設けられていれば良い。つまり、(0001)面形成層(Ga面形成層)2は、基板1と窒化物半導体層3,4との間に設けられており、窒化物半導体層(GaN系半導体層)3,4が形成される領域よりも狭い領域に形成されていれば良い。
【0021】
そして、本半導体装置では、窒化物半導体層(GaN系半導体層)3,4のGa面領域(Ga面成長領域)にソース電極5、ドレイン電極6及びゲート電極7が設けられている。具体的には、Ga面を有するAlGaN層4上に、ソース電極5、ドレイン電極6及びゲート電極7が設けられている。
また、本半導体装置では、窒化物半導体層(GaN系半導体層)3,4のN面領域(N面成長領域)にホール引き抜き電極8が設けられている。具体的には、N面を有するAlGaN層4上に、ホール引き抜き電極8が設けられている。
【0022】
例えば、N面領域に、即ち、N面成長GaN層/AlGaN層上に、仕事関数の高い(5eV以上)ニッケル(Ni)等の金属によってホール引き抜き電極8を形成すれば良い。これにより、イオン注入したp型不純物の活性化のためのRTA温度と比べるとはるかに低いアニール温度(例えば400℃)で、ホールに対するオーミック特性を容易に得ることができる。
【0023】
このように、ソース電極5、ドレイン電極6及びゲート電極7をGa面領域に設け、ホール引き抜き電極8をN面領域に設けているのは、以下の理由による。
つまり、窒化物半導体層(GaN系半導体層)3,4を積層した構造のGa面領域では、自発分極及びピエゾ分極によって窒化物半導体層界面(ここではAlGaN/GaN界面)に2DEG(two-dimensional electron gases;二次元電子ガス)が形成される。一方、N面領域では、分極が相反するため、窒化物半導体層界面(ここではAlGaN/GaN界面)に2DHG(two-dimensional hole gases;二次元ホールガス)が形成されやすい。例えば参考文献2(O. Ambacher et al. “Two-dimensional electron gases induced by spontaneous and piezoelectric polarization charges in N- and Ga-face AlGaN/GaN heterostructures”, JOURNAL OF APPLIED PHYSICS, Vol. 85, No. 6, 15 MARCH 1999, pp. 3222-3233)参照。
【0024】
また、Ga面領域とN面領域との間の境界領域の幅は約400nm(0.4μm)程度となり、ゲート−ソース間の幅と同等であるため、インパクトイオン化で生じるホールはチャネルからN面領域に容易に拡散し、N面領域の窒化物半導体層界面(ここではN面成長AlGaN/GaN界面)に溜まることになる。例えば参考文献4(W.-C. Yang et al., “Photoelectron emission microscopy observation of inversion domain boundaries of GaN-based lateral polarity heterostructures”, JOURNAL OF APPLIED PHYSICS, Vol. 94, No. 9, 1 NOVEMBER 2003, pp.5720-5725)参照。
【0025】
そこで、上述のように、ソース電極5、ドレイン電極6及びゲート電極7をGa面領域に設け、ホール引き抜き電極8をN面領域に設けている。
次に、本実施形態にかかる半導体装置(GaN−HEMT)の製造方法について、図1〜図3を参照しながら説明する。
本半導体装置の製造方法では、図1に示すように、まず、基板1の上方に、Ga面形成層、即ち、(0001)面形成層(ここではAlN核形成層)2を部分的に形成する。次に、基板1及び(0001)面形成層2の上方に(0001)面及び(000−1)面を有する窒化物半導体層(ここではGaN層3及びAlGaN層4)を形成する。そして、(0001)面を有する窒化物半導体層(ここではAlGaN層4)上にソース電極5、ドレイン電極6及びゲート電極7を形成するとともに、(000−1)面を有する窒化物半導体層(ここではAlGaN層4)上にホール引き抜き電極8を形成する。
【0026】
以下、具体的に説明する。
まず、図2(A)に示すように、例えば、プラズマアシスト分子線エピタキシー(PAMBE;Plasma-Assisted Molecular Beam Epitaxy)によって、C面サファイア基板1上に、基板温度720℃で、25nm厚のAlN核形成層2を成長(堆積)させる。
次いで、図2(B)に示すように、Ga面を有する窒化物半導体層(ここではGaN層3及びAlGaN層4)を成長させる領域(Ga面領域)に、フォトレジスト(PR)9を残すようにパターニングを行なう。
【0027】
次に、図2(C)に示すように、レジストパターンを用いて、N面を有する窒化物半導体層(ここではGaN層3及びAlGaN層4)を成長させる領域のAlN核形成層2を、例えばKOHによるウェットエッチング、塩素系ドライエッチング、アルゴンイオンミリング等によって除去する。
その後、図2(D)に示すように、レジスト9を剥離する。これにより、C面サファイア基板1上に部分的にAlN核形成層2が形成される。
【0028】
次いで、図2(E)に示すように、このようにして作製したウェハ上に、例えば、PAMBEによって、基板温度720℃で、GaN層3(厚さ1μm)、Al組成20%程度のAlGaN層4(厚さ25nm)を順に成長させる。
この場合、C面サファイア基板1上に直接成長させた領域(AlN核形成層2が存在しない領域)は、N面を有するGaN層3及びN面を有するAlGaN層4となり、AlN核形成層2上に成長させた領域は、Ga面を有するGaN層3及びGa面を有するAlGaN層4となる。つまり、同一平面上にN面とGa面とを有する窒化物半導体層(ここではGaN層3及びAlGaN層4)が形成される。この場合、Ga面を有するGaN層3及びAlGaN層4が成長するGa面成長領域のAlGaN/GaN界面には2DEGが形成され、N面を有するGaN層3及びAlGaN層4が成長するN面成長領域のAlGaN/GaN界面には2DHGが形成されることになる。
【0029】
次に、このようにして作製したウェハにプロセスを施し、デバイスを形成する。
まず、図2(F)に示すように、例えば、フォトリソグラフィによって、素子分離領域を形成する領域以外の領域上、即ち、活性領域上にレジスト10を残すようにパターニングし、ボロン等をイオン注入して、素子分離領域11を形成する。なお、素子分離は、例えば塩素系ドライエッチングによってメサ構造を形成することによって行なっても良い。
【0030】
次に、図3(A)に示すように、レジスト10を剥離し、図3(B)に示すように、例えば、フォトリソグラフィ、及び、蒸着・リフトオフによって、Ti/Alからなるソース電極5及びドレイン電極6を、Ga面を有するAlGaN層4上に形成する。そして、オーミックコンタクトを取るために、例えば600℃でラピッドサーマルアニール(RTA)を行なう。
【0031】
次に、図3(C)に示すように、例えば、フォトリソグラフィによるパターニングを行なった後、蒸着・リフトオフによって、Ni/Auからなるゲート電極7を、Ga面を有するAlGaN層4上に、Ni/Auからなるホール引き抜き電極8を、N面を有するAlGaN層4上に、同時に形成する。
ここで、仕事関数の大きいNi(5.15eV)は、Ga面を有するAlGaN層4に対してはショットキー障壁を形成し、N面を有するAlGaN層4に対してはオーミック特性を示す。ここでは、これを利用して、ゲート電極7とホール引き抜き電極8とを同じ材料によって同時に形成するようにしている。なお、オーミック特性をより改善するために、例えば、400℃、5min程度のアニールを行なっても良い。また、ホール引き抜き電極8には、ホールに対してオーミック特性が得られやすい金属を用いれば良く、例えばITOなどを用いても良い。
【0032】
最後に、図3(D)に示すように、例えば、プラズマCVD(Chemical Vapor Deposition)等で形成されるSiN膜(絶縁膜)12でパッシベーションを行なう。そして、図3(E)、図3(F)に示すように、コンタクト領域のSiN膜12をドライエッチングによって除去した後、Auめっきからなる配線(ソース配線)13によってソース電極5とホール引き抜き電極8とを接続する。なお、図3(E)は、図3(F)のA−A′線に沿う断面図である。
【0033】
なお、ここでは、ホール引き抜き電極8をソース電極5に接続するようにしているが、これに限られるものではなく、例えば、ソース電極5を介さずに接地しても良い。また、ソース配線13を形成するのと同時にドレイン配線14及びゲート配線15もAuめっきによって形成される。
これにより、インパクトイオン化によって生じ、チャネルからN面成長領域に拡散し、N面成長AlGaN/GaN界面に溜まっているホールを、ソース電極5に接続されたホール引き抜き電極8を介してグランドに効率良く排出することができる。
【0034】
このようにして、本実施形態にかかる半導体装置(GaN−HEMT)を作製することができる。
したがって、本実施形態にかかる半導体装置及びその製造方法によれば、高耐圧で高速動作可能な半導体装置において、導電性バッファ層を用いることなく、煩雑なプロセスも必要なく、非常に高い深さ精度のドライエッチングも必要なく、また、結晶性を劣化させずに、インパクトイオン化で生じるホールを効率良く引き抜くことができるという利点がある。
【0035】
また、本実施形態にかかるホール引き抜き電極構造を有する半導体装置を用いたミリ波帯レーダシステム、無線通信基地局用システム、サーバシステム等のシステムを、より信頼度の高いシステムとして構築することが可能となる。
なお、上述の実施形態では、N面を有する窒化物半導体層が成長する基板(C面サファイア基板)1上にAlN核形成層2を設けることで、同一基板1上にGa面及びN面を有する窒化物半導体層3,4を形成しているが、これに限られるものではない。本発明は、同一基板上に形成され、Ga面及びN面を有する窒化物半導体層を備える半導体装置に広く適用することができる。
【0036】
例えば、図4に示すように、基板1Aと、基板1A上の全体に形成されたAlN核形成層16と、AlN核形成層16上の全体に形成されたGaN層17(N面成長されたGaN層)とを備える、いわゆるテンプレート基板19を用いて、同一基板1A上にGa面及びN面を有する窒化物半導体層3,4を形成することもできる。
このようなテンプレート基板19では、元の基板1Aとして、カーボン(C)面SiC基板、N面GaN基板、N面AlN基板などが用いられる。このうち、SiC基板やAlN基板は、サファイアよりも格子定数がGaNに近いため、格子欠陥等の少ない窒化物半導体結晶を作製でき、さらに熱伝導率が一桁高いため、放熱性に優れている。一方、格子定数が同じGaN基板は、熱伝導率はSiC,AlNに及ばないものの、さらに格子欠陥を低減することができる。
【0037】
そして、このようなテンプレート基板19を用いる場合、N面成長されたGaN層17(N面を有するGaN層)上に部分的にMgを堆積(照射)させてMg層18を形成し、部分的にN面からGa面に極性を切り替えるようにすれば良い。例えば参考文献5(M. H. Wong et al., “Polarity inversion of N-face GaN by plasma-assisted molecular beam epitaxy”, JOURNAL OF APPLIED PHYSICS, Vol. 104, 093710, (2008))参照。
【0038】
この場合、テンプレート基板19と、テンプレート基板19(即ち、N面成長されたGaN層17)上に部分的に形成されたMg層18と、N面成長されたGaN層17及びMg層18上の全体に形成されたGaN層3と、GaN層3上の全体に形成されたAlGaN層4とを備えるデバイス構造になる。なお、その他の構成の詳細は上述の実施形態の場合と同様にすれば良い。
【0039】
このようなデバイス構造では、Mg層18の有無によって、その上に形成される窒化物半導体層3,4の表面がGa面又はN面になる。ここでは、N面成長されたGaN層17上に直接成長させたGaN層3の表面はN面となり、Mg層18上に成長させたGaN層3の表面はGa面となる。つまり、同一平面上にN面とGa面とを有するGaN層3を成長させることができる。また、N面を有するGaN層3上に成長させたAlGaN層4の表面はN面となり、Ga面を有するGaN層3上に成長させたAlGaN層4の表面はGa面となる。つまり、同一平面上にN面とGa面とを有するAlGaN層4を成長させることができる。
【0040】
なお、上述のように、Mg層18は、基板1A上に成長させる窒化物半導体層(GaN系半導体層)3,4の表面に(0001)面(Ga面)を形成するための層であるため、(0001)面形成層(Ga面形成層)ともいう。なお、(0001)面形成層(Ga面形成層)18は、基板1Aと窒化物半導体層(GaN系半導体層)3,4との間に部分的に設けられていれば良い。つまり、(0001)面形成層(Ga面形成層)18は、基板1と窒化物半導体層3,4との間に設けられており、窒化物半導体層(GaN系半導体層)3,4が形成される領域よりも狭い領域に形成されていれば良い。
【0041】
このように、本実施形態にかかる半導体装置に用いる基板は、サファイア基板、炭化シリコン基板、窒化ガリウム基板、窒化アルミニウム基板のいずれかであれば良い。なお、基板としては、絶縁性基板を用いても良いし、テンプレート基板でN面成長されたGaN層を厚くして導電性基板を用いても良い。
[第2実施形態]
第2実施形態にかかる半導体装置及びその製造方法について、図5、図6を参照しながら説明する。
【0042】
本実施形態では、Al組成の高いAlGaN層(バリア層)を持つGaN−HEMTに、本発明を適用した場合を例に挙げて説明する。
例えば、ミリ波帯域アンプ用GaN−HEMT(高周波増幅器)では、Al組成30%程度で、厚み20nm程度のAlGaNバリア層を用い、ピエゾ分極によって誘発される2DEG濃度を増加させ、電流密度を増加させる。
【0043】
一方で、バンド不連続が大きくなり、トンネル効果が低減するため、オーミック特性が低下する。特に、ホールは電子に比べて有効質量が重いため、より顕著となる。
そこで、ホール引き抜き電極をN面成長AlGaN/GaN界面に近づけるために、ホール引き抜き電極を形成する領域にリセスを形成し、このリセスにホール引き抜き電極を形成する。
【0044】
このため、本実施形態では、上述の第1実施形態(図1参照)のものに対し、図5(F)に示すように、Al組成の高いAlGaN層(バリア層)4Aを備える点、及び、ホール引き抜き電極8を形成する領域にリセス20が形成されており、このリセス20にホール引き抜き電極8が形成されている点で異なる。なお、図5では、上述の第1実施形態(例えば図1参照)と同一のものには同一の符号を付している。
【0045】
本実施形態では、N面、即ち、(000−1)面を有する窒化物半導体層(ここではAlGaN層)を一部掘り込んだ領域(リセス)に、ホール引き抜き電極が設けられている。この場合も、ホール引き抜き電極は、N面、即ち、(000−1)面を有する窒化物半導体層(ここではAlGaN層)上に設けられていることになる。
なお、その他の構成の詳細は、上述の第1実施形態の場合と同様であるため、ここではその説明を省略する。
【0046】
次に、本実施形態にかかる半導体装置(GaN−HEMT)の製造方法について、図5、図6を参照しながら説明する。
まず、上述の第1実施形態[図2(A)〜(F),図3(A)参照]と同様のプロセスを行なった後、上述の第1実施形態[図3(B)参照]と同様に、図5(A)に示すように、ソース電極5及びドレイン電極6を形成する。
【0047】
次に、図5(B)に示すように、レジスト(PR)21を塗布した後、ホール引き抜き電極8を形成する領域を、例えばフォトリソグラフィによって開口する。
次いで、図5(C)に示すように、レジスト21の開口した領域を通して、例えば塩素系ドライエッチングによって、AlGaN層4Aを所定の深さまで掘り込んでリセス20を形成する。
【0048】
次に、レジスト21を剥離した後、図5(D)に示すように、再度、レジスト22を塗布し、ゲート電極7とホール引き抜き電極8を形成する領域を、例えばフォトリソグラフィによって開口する。
そして、図5(E)に示すように、蒸着・リフトオフによって、Ni/Auからなるゲート電極7及びホール引き抜き電極8を形成する。ここでは、ホール引き抜き電極8は、AlGaN層4Aに形成されたリセス20に形成される。
【0049】
最後に、例えばプラズマCVD等で形成されるSiN膜(絶縁膜)12でパッシベーションを行ない、コンタクト領域のSiN膜12のドライエッチングを行なった後、Auめっきからなる配線(ソース配線)13によって、ソース電極5とホール引き抜き電極8とを接続する。
このようにして、本実施形態にかかる半導体装置(GaN−HEMT)を作製することができる。
【0050】
なお、その他の製造方法の詳細は、上述の第1実施形態の場合と同様であるため、ここではその説明を省略する。
したがって、本実施形態にかかる半導体装置及びその製造方法によれば、高耐圧で高速動作可能な半導体装置において、導電性バッファ層を用いることなく、煩雑なプロセスも必要なく、非常に高い深さ精度のドライエッチングも必要なく、また、結晶性を劣化させずに、インパクトイオン化で生じるホールを効率良く引き抜くことができるという利点がある。
【0051】
特に、本実施形態では、ホール引き抜き電極8は、AlGaN層4Aの厚さが薄くなっている部分(リセス20)に形成されており、N面成長AlGaN/GaN界面に、より近づけられている。このため、高Al組成AlGaNバリア層4Aを有するGaN−HEMT構造においても、インパクトイオン化で生じるホールを効率良く引き抜くことができる。
【0052】
また、本実施形態にかかるホール引き抜き電極構造を有する半導体装置を用いたミリ波帯レーダシステム等を、より信頼度の高いシステムとして構築することが可能となる。
なお、上述の実施形態では、N面、即ち、(000−1)面を有する窒化物半導体層(AlGaN層4A)を一部掘り込んでリセス20を形成し、このリセス20にホール引き抜き電極8を形成しているが、これに限られるものではない。
【0053】
例えば、図6に示すように、ホール引き抜き電極8Aを形成する領域を、AlGaN/GaN界面よりも深くまで、例えばサファイア基板1との界面まで掘り込んで溝23(エッチング溝)を形成し、この溝23にホール引き抜き電極8Aを形成しても良い。例えば少なくとも溝23の側面にNi/Auからなるホール引き抜き電極8Aを形成すれば良い。なお、図6では、上述の実施形態[例えば図5(F)参照]と同一のものには同一の符号を付している。
【0054】
この場合、(000−1)面を有する第1窒化物半導体層(AlGaN層4A)上に設けられるホール引き抜き電極8Aは、第1窒化物半導体層4Aの表面から第1窒化物半導体層4Aと第2窒化物半導体層(GaN層3)との界面よりも深い位置まで、例えばサファイア基板1まで延びることになる。
これにより、AlGaNバリア層4Aを介さず、直接、ホール引き抜き電極8Aを2DHGに接続することができるため、オーミック特性が改善され、ホールを効率良く引き抜くことが可能となる。
【0055】
このようなデバイス構造は、Al組成のより高い、例えば、Al組成が40%を超えるようなAlGaNバリア層4Aを持つGaN−HEMTにおいて有用である。
ところで、上述の実施形態のものにおいて、デバイス特性の向上のためには、トランスコンダクタンスを増加し、オン抵抗を低減することが有効である。
しかしながら、AlGaNバリア層4Aの厚さの観点から見ると、これらは相反する傾向にある。つまり、トランスコンダクタンスを増加するためにはAlGaNバリア層4Aの厚さを薄くする必要があるのに対し、オン抵抗、即ち、エピタキシャル層のシート抵抗を低減するためには、AlGaNバリア層4Aの厚さを厚くする必要がある。
【0056】
そこで、例えば、図7に示すように、ホール引き抜き電極形成領域にリセス20を形成するのと同時にゲート電極形成領域にリセス(ゲートリセス)24を形成し、このゲートリセス24(エッチング面)にNi/Auからなるゲート電極7を形成するようにしても良い。なお、図7では、上述の実施形態[例えば図5(F)参照]と同一のものには同一の符号を付している。
【0057】
つまり、Ga面、即ち、(0001)面を有する窒化物半導体層(AlGaN層4A)を一部掘り込んだ領域(ゲートリセス24)にゲート電極7を形成するようにしても良い。この場合も、ゲート電極7は、Ga面、即ち、(0001)面を有する窒化物半導体層(ここではAlGaN層4A)上に設けられていることになる。
これにより、トランスコンダクタンス、ON抵抗を改善し、かつ、ホールを効率良く引き抜くことができる。また、ゲートリセス24とホール引き抜き電極形成領域のリセス20とをエッチングによって同時に形成するため、プロセス工数も増加しない。
【0058】
なお、上述の実施形態は、第1実施形態(図1参照)の変形例に適用した場合として説明しているが、本実施形態は、第1実施形態の変形例(図4参照)に適用することもできる。
また、上述の実施形態では、Al組成の高いAlGaN層(バリア層)4Aを備えるGaN−HEMTに、本発明を適用した場合を例に挙げて説明しているが、これに限られるものではない。例えば、上述の第1実施形態のようなデバイス構造、即ち、Al組成が限定されていないAlGaN層4を備えるGaN−HEMTに、上述の実施形態の構成を適用することもできる。
[第3実施形態]
第3実施形態にかかる半導体装置及びその製造方法について、図8、図9を参照しながら説明する。
【0059】
本実施形態では、AlGaN層(バリア層)上にGaNキャップ層を持つGaN−HEMTに、本発明を適用した場合を例に挙げて説明する。
例えば、無線通信基地局等に用いられるGaN−HEMT(高出力デバイス;高出力増幅器)では、電流コラプスを低減するためにn型導電性のGaN層(キャップ層)を用いる。
【0060】
また、例えば、サーバ等のスイッチング電源デバイス等に用いられるGaN−HEMT(電力デバイス)では、待機時に電流が流れないノーマリオフ動作を実現するために、p型導電性のGaN層(キャップ層)等を用いる。
これらの場合、Ga面成長GaNキャップ層/AlGaNバリア層の界面に誘発される負の固定電荷により、電子に対するショットキーバリア性が高くなる。
【0061】
そこで、ソース電極形成領域及びドレイン電極形成領域において、GaNキャップ層を除去し、リセスを形成する。
同様に、N面成長GaNキャップ層/AlGaNバリア層の界面に誘発される正の固定電荷により、ホールに対するショットキーバリア性が高くなる。
そこで、ホール引き抜き電極形成領域においても、GaNキャップ層を除去し、リセスを形成する。
【0062】
このため、本実施形態では、上述の第1実施形態(図1参照)のものに対し、図9(B)に示すように、AlGaN層(バリア層)4上にGaNキャップ層25を備える点、及び、ソース電極形成領域、ドレイン電極形成領域、及び、ホール引き抜き電極形成領域にリセス26,27,28が形成されている点が異なる。なお、図9では、上述の第1実施形態(例えば図1参照)と同一のものには同一の符号を付している。
【0063】
本実施形態では、図9(B)に示すように、基板1と、AlN核形成層2と、GaN層3と、AlGaN層4と、AlGaN層5上の全体に形成されたGaNキャップ層25とを備えるデバイス構造になっている。
ここで、GaN層3、AlGaN層4、GaNキャップ層25は、それぞれ、同一平面上に(0001)面及び(000−1)面を有することになる。つまり、AlGaN層4は、同一基板1上に形成され、(0001)面及び(000−1)面を有する窒化物半導体層(第1窒化物半導体層;GaN系半導体層)である。また、AlGaN層4の下側に接するGaN層3も、同一基板1上に形成され、(0001)面及び(000−1)面を有する窒化物半導体層(第2窒化物半導体層;GaN系半導体層)である。さらに、AlGaN層4の上側に接するGaNキャップ層25も、同一基板1上に形成され、(0001)面及び(000−1)面を有する窒化物半導体層(第3窒化物半導体層;GaN系半導体層)である。
【0064】
そして、Ga面、即ち、(0001)面を有する窒化物半導体層を一部掘り込んだ領域(リセス26,27)に、ソース電極5及びドレイン電極6が設けられている。ここでは、ソース電極形成領域及びドレイン電極形成領域において、Ga面、即ち、(0001)面を有するGaNキャップ層25を除去し、Ga面、即ち、(0001)面を有するAlGaN層4上にソース電極5及びドレイン電極6が設けられている。
【0065】
一方、ゲート電極7は、Ga面、即ち、(0001)面を有するGaNキャップ層25上に設けられている。
また、N面、即ち、(000−1)面を有する窒化物半導体層を一部掘り込んだ領域(リセス28)に、ホール引き抜き電極8が設けられている。ここでは、ホール電極形成領域において、N面、即ち、(000−1)面を有するGaNキャップ層25を除去し、N面、即ち、(000−1)面を有するAlGaN層4上にホール引き抜き電極8が設けられている。
【0066】
なお、その他の構成の詳細は、上述の第1実施形態の場合と同様であるため、ここではその説明を省略する。
次に、本実施形態にかかる半導体装置(GaN−HEMT)の製造方法について、図8、図9を参照しながら説明する。
まず、上述の第1実施形態[図2(A)〜(D)参照]と同様のプロセスを行なって、C面サファイア基板1上に部分的にAlN核形成層2を有するウェハを作製する。そして、このウェハ上に、図8(A)に示すように、例えば、PAMBEによって、基板温度720℃で、GaN層3(厚さ1μm)、Al組成20%程度のAlGaN層4(厚さ25nm)、GaNキャップ層25を順に成長させる。これにより、GaNキャップ層付きのGaN−HEMT結晶が作製される。なお、図8では、上述の第1実施形態(例えば図1参照)と同一のものには同一の符号を付している。
【0067】
この場合、C面サファイア基板1上に直接成長させた領域は、N面を有するGaN層3、N面を有するAlGaN層4及びN面を有するGaNキャップ層25となり、AlN核形成層2上に成長させた領域は、Ga面を有するGaN層3、Ga面を有するAlGaN層4及びGa面を有するGaNキャップ層25となる。つまり、同一平面上にN面とGa面とを有する窒化物半導体層(ここではGaN層3、AlGaN層4及びGaNキャップ層25)が形成される。
【0068】
次に、このようにして作製したウェハにプロセスを施し、デバイスを形成する。
まず、図8(B)に示すように、例えば、フォトリソグラフィによって、素子分離領域11を形成する領域以外の領域上、即ち、活性領域上にレジスト29を残すようにパターニングし、ボロン等をイオン注入して、素子分離領域11を形成する。なお、素子分離は、例えば塩素系ドライエッチングによってメサ構造を形成することによって行なっても良い。
【0069】
次に、レジスト29を剥離した後、図8(C)に示すように、再び、レジスト30を塗布し、例えば、フォトリソグラフィによって、ソース電極形成領域、ドレイン電極形成領域及びホール引き抜き電極形成領域のレジスト30を開口する。
次いで、図8(D)に示すように、レジスト30の開口を通して、例えば、塩素系ドライエッチングによって、ソース電極形成領域、ドレイン電極形成領域及びホール引き抜き電極形成領域のGaNキャップ層25を同時に除去する。これにより、ソース電極形成領域、ドレイン電極形成領域、及び、ホール引き抜き電極形成領域にリセス26,27,28が形成される。
【0070】
次に、レジスト30を剥離した後、図8(E)に示すように、再び、レジスト31を塗布し、例えば、フォトリソグラフィによって、ソース電極形成領域及びドレイン電極形成領域のレジスト31を開口する。
そして、図8(F)に示すように、例えば、蒸着・リフトオフによって、Ti/Alからなるソース電極5及びドレイン電極6を、Ga面を有するAlGaN層4上に形成する。そして、オーミックコンタクトを取るために、例えば600℃でラピッドサーマルアニール(RTA)を行なう。
【0071】
次に、レジスト31を剥離した後、図9(A)に示すように、再び、レジスト32を塗布し、例えば、フォトリソグラフィによるパターニングを行なった後、蒸着・リフトオフによって、Ni/Auからなるゲート電極7を、Ga面を有するGaNキャップ層25上に、Ni/Auからなるホール引き抜き電極8を、N面を有するAlGaN層4上に、同時に形成する。
【0072】
最後に、図9(B)に示すように、例えば、プラズマCVD等で形成されるSiN膜(絶縁膜)12でパッシベーションを行なう。そして、コンタクト領域のSiN膜12をドライエッチングによって除去した後、Auめっきからなる配線(ソース配線)13によってソース電極5とホール引き抜き電極8とを接続する。
このようにして、本実施形態にかかる半導体装置(GaN−HEMT)を作製することができる。
【0073】
なお、その他の製造方法の詳細は、上述の第1実施形態の場合と同様であるため、ここではその説明を省略する。
したがって、本実施形態にかかる半導体装置及びその製造方法によれば、高耐圧で高速動作可能な半導体装置において、導電性バッファ層を用いることなく、煩雑なプロセスも必要なく、非常に高い深さ精度のドライエッチングも必要なく、また、結晶性を劣化させずに、インパクトイオン化で生じるホールを効率良く引き抜くことができるという利点がある。
【0074】
特に、GaNキャップ層25を有するGaN−HEMTにおいても、ホール引き抜き電極8は、上述の第1実施形態の場合と同様に、N面成長AlGaNバリア層4上に形成されるため、インパクトイオン化で生じるホールを効率よく引き抜くことができる。
また、ソース電極形成領域及びドレイン電極形成領域のリセス26,27と、ホール引き抜き電極形成領域のリセス28とをエッチングによって同時に形成するため、プロセス工数も増加しない。
【0075】
また、本実施形態にかかるホール引き抜き電極構造を有する半導体装置を用いた無線通信基地局用システム、サーバシステム等を、より信頼度の高いシステムとして構築することが可能となる。
なお、上述の実施形態では、AlGaN層4の表面上にソース電極5、ドレイン電極6及びホール引き抜き電極8が設けられており、GaNキャップ層25の表面上にゲート電極7が設けられているが、これに限られるものではない。例えば、AlGaN層4を一部掘り込んだ領域(リセス)に、ソース電極5、ドレイン電極6及びホール引き抜き電極8を設けても良い。また、例えば、GaNキャップ層25を一部掘り込んだ領域(リセス)に、ゲート電極7を設けても良い。
【0076】
また、上述の第2実施形態の変形例(図6参照)のように、ホール引き抜き電極を形成する領域を、AlGaN/GaN界面よりも深くまで、例えばサファイア基板1との界面まで掘り込んで溝(エッチング溝)を形成し、この溝にホール引き抜き電極を形成しても良い。
また、上述の実施形態は、第1実施形態(図1参照)の変形例に適用した場合として説明しているが、本実施形態は、第1実施形態の変形例(図4参照)に適用することもできる。
[第4実施形態]
第4実施形態にかかる半導体装置及びその製造方法について、図10を参照しながら説明する。
【0077】
本実施形態では、ビアホール及びビア配線を有するGaN−HEMTに、本発明を適用した場合を例に挙げて説明する。
例えば、ミリ波帯域GaN−HEMT MMIC(Monolithic Microwave Integrate Circuit;モノリシックマイクロ波集積回路)アンプ(高周波増幅器)では、ソースインダクタンスを低減するためにビア配線は必須である。
【0078】
このため、本実施形態では、上述の第1実施形態(図1参照)のものに対し、ビアホール及びビア配線を有する点が異なる。
つまり、本半導体装置は、図10(C),(D)に示すように、上述の第1実施形態のデバイス構造を備え、さらに、ビアホール33と、ホール引き抜き電極8に接続されたビア配線34とを備える。なお、図10では、上述の第1実施形態(例えば図1、図3参照)と同一のものには同一の符号を付している。
【0079】
ここでは、ビアホール33は、ソース電極5及びホール引き抜き電極8に電気的に接続されている配線(パッド)13が存在する領域(不活性領域;素子分離領域11)に形成されており、各電極5〜8が設けられている表面側から基板裏面側まで延びている。そして、このビアホール33に形成されたビア配線34は、ソース電極5及びホール引き抜き電極8に接続された配線(パッド)13に接続されており、基板裏面上まで延びている。
【0080】
なお、ここでは、AlN核形成層2上に成長させたGa面を有する窒化物半導体層3、4にボロン等をイオン注入して素子分離領域11を形成しているため、Ga面を有する窒化物半導体層3、4にビアホール33及びビア配線34を形成しているが、これに限られるものではない。例えば、AlN核形成層2が形成されていない領域上に成長させたN面を有する窒化物半導体層3、4にボロン等をイオン注入して素子分離領域11を形成し、この素子分離領域11にビアホール33及びビア配線34を形成しても良い。
【0081】
なお、その他の構成の詳細は、上述の第1実施形態の場合と同様であるため、ここではその説明を省略する。
次に、本実施形態にかかる半導体装置(GaN−HEMT)の製造方法について、図10を参照しながら説明する。
まず、上述の第1実施形態[図2(A)〜(F),図3(A)〜(F)参照]と同様のプロセスを行なって、図10(A)に示すようなデバイスを作製する。
【0082】
その後、図10(B)に示すように、ソース電極5及びホール引き抜き電極8に電気的に接続されている配線(パッド)13が存在する領域(不活性領域;素子分離領域11)にビアホール加工を行なう。
サファイア基板1は非常に硬く、酸などの化学物質に対して高い耐性を有する材料であるため、ビアホール33は高出力レーザドリルを用いて加工する。この場合、ビアホール33はスルー(貫通)ビアホールとなる。つまり、各電極5〜8が設けられている表面側から基板裏面側へ延びるビアホール33が形成される。
【0083】
最後に、図10(C),(D)に示すように、例えば、無電解Auめっき、あるいは、シードメタルスパッタを行なった後、電解Auめっきを行ない、ビア配線34を形成する。つまり、ソース電極5及びホール引き抜き電極8に接続された配線(パッド)13に接続されており、基板裏面側まで延びているビア配線34を形成する。
なお、その他の製造方法の詳細は、上述の第1実施形態の場合と同様であるため、ここではその説明を省略する。
【0084】
したがって、本実施形態にかかる半導体装置及びその製造方法によれば、高耐圧で高速動作可能な半導体装置において、導電性バッファ層を用いることなく、煩雑なプロセスも必要なく、非常に高い深さ精度のドライエッチングも必要なく、また、結晶性を劣化させずに、インパクトイオン化で生じるホールを効率良く引き抜くことができるという利点がある。
【0085】
特に、インパクトイオン化によって生成されたホールは、ビア配線34に接続されたホール引き抜き電極8を介してグランドに効率良く排出することができる。さらに、ソースインダクタンスも低減できるため、高周波特性を向上させることもできる。
また、本実施形態にかかるホール引き抜き電極構造を有する半導体装置を用いたミリ波帯レーダシステム等を、より信頼度の高いシステムとして構築することが可能となる。
【0086】
ところで、より効率良くホールを引き抜くためにはビア配線34とホール引き抜き電極8との間の距離を縮めることが有効と考えられる。
この場合、ホール引き抜き電極8が設けられている、N面成長領域、即ち、(000−1)面を有する窒化物半導体層領域にビアホール33を設けることが考えられる。
一方、上述の実施形態のようにビアホール加工にレーザドリルを用いる場合、結晶をアブレーションし、ビアホール33を加工することになるため、ビアホール33の側壁の窒化物半導体層3、4が溶解してダメージを受けることが考えられる。この場合、N面成長AlGaN/GaNヘテロ界面がダメージを受け、効率良くホールを引き抜けなくなる可能性がある。
【0087】
そこで、上述の第2実施形態の変形例(図6参照)のデバイス構造、即ち、AlGaN/GaN界面よりも深くまで、例えばサファイア基板1との界面まで延びるホール引き抜き電極8Aを備えるデバイス構造を利用する。
そして、図11(A),(B)に示すように、このホール引き抜き電極8Aの中央にレーザドリルでビアホール33を加工する。つまり、N面成長領域、即ち、(000−1)面を有する窒化物半導体層領域に、各電極5〜8が設けられている表面側から基板裏面側へ延びるビアホール33を形成する。この場合、窒化物半導体結晶層3、4A(4)は、ホール引き抜き電極8Aを構成する金属によってダメージから保護される。なお、図11では、上述の第2実施形態の変形例[例えば図6、図3(F)参照]と同一のものには同一の符号を付している。
【0088】
最後に、図11(C),(D)に示すように、例えば、無電解Auめっき、あるいは、シードメタルスパッタを行なった後、電解Auめっきを行ない、ビア配線34を形成する。このようにしてビアホール33に形成されたビア配線34は、ホール引き抜き電極8Aに接続されており、基板裏面上まで延びている。
このようにしてビアホール33及びビア配線34を形成することで、ホール引き抜き電極8Aとビア配線34との間の距離が縮まるため、インパクトイオン化により生成されたホールをより効率良く排出することができる。
【0089】
ところで、SiC基板、GaN基板、AlN基板を用いる場合には、ビアホール33を一つずつ開けるレーザドリルではなく、ドライエッチングによってビアホール33を加工することもできる。
この場合、ドライエッチングによって同時に多数のビアホール加工が可能となるため、プロセスを簡略化できる。また、ドライエッチングの場合、レーザドリルに比べれば、窒化物半導体層を溶解等するようなダメージが入ることはない。
【0090】
特に、上述の第1実施形態の変形例のようなデバイス構造(図4参照)では、図12に示すように、ドライエッチングでビアホール加工を行なうことができる。例えば、ホール引き抜き電極8が形成されている領域の下方領域の基板1A及び各窒化物半導体層16、17、3、4を、ドライエッチングによって除去し、基板裏面側からホール引き抜き電極8の下面まで延びるビアホール33Aを形成すれば良い。この場合、ホール引き抜き電極8に用いられるNi/Auがエッチングストッパとして有効に機能することになる。
【0091】
また、このビアホール33Aに形成されるビア配線34Aは、ホール引き抜き電極8に接続されており、基板裏面上まで延びている。特に、ビア配線34Aを無電解めっき等によるNi/Au構造にすれば、N面成長AlGaN/GaN界面の側壁からもホールを引き抜くことが可能となる。この場合、製造歩留まりも向上する。なお、ビア配線34AはTi/Au構造でも良いが、この場合には、N面成長AlGaN/GaN界面の側壁からホールを引き抜くことはできない。
【0092】
また、上述の第2実施形態の変形例のようなデバイス構造(図6、図4参照)では、図13に示すように、ドライエッチングでビアホール加工を行なうことができる。例えば、ホール引き抜き電極8Aが形成されている領域の下方領域の基板1Aを、ドライエッチングによって除去し、ホール引き抜き電極8Aの下面から基板裏面側まで延びるビアホール33Bを形成すれば良い。また、このビアホール33Bに形成されるビア配線34Bは、ホール引き抜き電極8Aに接続されており、基板裏面上まで延びている。この場合、Ni/Auからなるホール引き抜き電極8AがN面成長AlGaN/GaN界面よりも深い位置まで設けられているため、エッチングストッパとして有効に機能するとともに、インパクトイオン化により生成されたホールをN面成長AlGaN/GaN界面の側壁から効率良く引き抜くことができる。この場合、ホール引き抜き電極8AがNi/Au構造になっているため、製造歩留まりも向上する。
【0093】
特に、GaN基板やAlN基板を用いる場合には、塩素系ドライエッチングを用いることで高速にエッチングを行なうことができる。一方、SiC基板を用いる場合には、SF6/O2ドライエッチングを用いることで高速にエッチングを行なうことができる。
また、上述の実施形態では、AlGaN層4の表面上にソース電極5、ドレイン電極6、ゲート電極7及びホール引き抜き電極8が設けられているが、これに限られるものではない。例えば、上述の第2実施形態の変形例(図7参照)のように、AlGaN層4A(4)を一部掘り込んだ領域(リセス)に、ホール引き抜き電極8やゲート電極7を設けても良い。
【0094】
また、上述の実施形態は、第1実施形態(図1参照)の変形例に適用した場合として説明しているが、本実施形態は、第1実施形態の変形例(図4参照)に適用することもできる。
[その他]
なお、本発明は、上述した各実施形態及び変形例に記載した構成に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変形することが可能である。
【0095】
例えば、上述の各実施形態及び変形例では、窒化物半導体層にAlGaN、GaNを用いた場合を例に挙げて説明しているが、これに限られるものではなく、例えば、InGaN,InAlN,InAlGaNなどを用いても良く、この場合にも同様な効果が得られる。
【符号の説明】
【0096】
1,1A 基板
2 AlN核形成層[(0001)面形成層;Ga面形成層]
3 GaN層
4,4A AlGaN層
5 ソース電極
6 ドレイン電極
7 ゲート電極
8,8A ホール引き抜き電極
9,10 レジスト
11 素子分離領域
12 SiN膜(絶縁膜)
13 ソース配線
14 ドレイン配線
15 ゲート配線
16 AlN核形成層
17 N面成長されたGaN層
18 Mg層
19 テンプレート基板
20 リセス
21,22 レジスト
23 溝
24 ゲートリセス
25 GaNキャップ層
26,27,28 リセス
29,30,31,32 レジスト
33,33A,33B ビアホール
34,34A,34B ビア配線
【技術分野】
【0001】
本発明は、窒化物半導体を用いた半導体装置及びその製造方法に関する。
【背景技術】
【0002】
GaN系高電子移動度トランジスタ(GaN−HEMT;High Electron Mobility Transistor)は、その物性的特徴から高耐圧で高速動作可能なデバイスとして、例えばミリ波帯レーダシステム、無線通信基地局システム、サーバシステム等への応用が期待されている。
しかしながら、高電界下でインパクトイオン化によって生成される正孔(ホール)が電子走行層(チャネル)内に蓄積すると、デバイス耐圧の低下、キンク効果によるドレインコンダクタンス特性の変動、スイッチング速度の劣化等の問題を生じる。
【0003】
これらの問題を解決するためには、インパクトイオン化によって生じるホールをチャネルから引き抜くことが効果的である。
例えば図14(A)〜(C)に示すような3種類のホール引き抜き構造がある。
まず、図14(A)に示すように、p型GaN層、GaN層、AlGaN層を備えるデバイス構造とし、AlGaN層上にソース電極、ドレイン電極及びゲート電極を形成し、デバイスの裏面側にホール引き抜き電極を配置する構造がある(第1の技術)。つまり、p型GaN層を介して裏面側からホールを引き抜く構造がある。また、p型GaN層を設けずに、GaN層の裏面側にホール引き抜き電極を配置する構造もある(第2の技術)。
【0004】
また、図14(B)に示すように、基板上にGaN層、AlGaN層を備えるデバイス構造とし、例えばドライエッチング等でAlGaN層とGaN層との界面の深さ以上の深さまで掘り込んで露出したGaN層上にホール引き抜き電極を設ける構造もある(第3の技術)。また、基板とGaN層との間にAlGaNバッファ層を備えるデバイス構造(AlGaN/GaN/AlGaNデバイス構造)を有し、2次元ホールガス(2DHG)を形成しているGaN層とAlGaN層との界面付近まで掘り込んで露出したGaN層上にホール引き抜き電極を設ける構造もある(第4の技術)。この場合、AlGaN層上に残したGaN層上にホール引き抜き電極を設けることになる。
【0005】
また、図14(C)に示すように、基板上にGaN層、AlGaN層を備えるデバイス構造とし、p型不純物[例えばマグネシウム(Mg)等]をイオン注入した後、1000℃以上の高温でラピットサーマルアニール(RTA;Rapid Thermal Annealing)を行ない、活性化したp型化領域上にホール引き抜き電極を設ける構造もある(第5の技術)。
【先行技術文献】
【特許文献】
【0006】
【特許文献1】特開2001−168111号公報
【特許文献2】特開2006−173582号公報
【特許文献3】特開2001−284576号公報
【特許文献4】特開2007−134608号公報
【特許文献5】特開2007−329205号公報
【発明の概要】
【発明が解決しようとする課題】
【0007】
しかしながら、上述の第1の技術では、デバイス構造に含まれるp型GaN層(バッファ層)が導電性を有するため、容量成分となり、絶縁性のバッファ層を用いる場合と比較して高周波特性が低下してしまう。
また、上述の第2の技術では、窒化物半導体デバイス構造から基板を剥離し、GaN層の裏面側を剥き出しにし、また、フリップチップ技術を使う場合もあるため、通常よりも煩雑なプロセスが必要で、工数もかかってしまう。また、上述の第2の技術では、p型導電性を有する層にホール引き抜き電極が設けられていないため、ホール引き抜き電極が良好なオーミック性を持てず、効率良くホールを引き抜くことができない。
【0008】
また、上述の第3の技術では、p型導電性を有する層にホール引き抜き電極が設けられていないため、ホール引き抜き電極が良好なオーミック性を持てず、効率良くホールを引き抜くことができない。
また、上述の第4の技術では、AlGaNバッファ層上に残したGaN層上にホール引き抜き電極を設けるため、GaN層の残厚によってコンタクト抵抗率が大きく変わってしまう。
【0009】
例えばY.-L. Li et al., “Low-resistance ohmic contacts to p-type GaN”, Applied Physics Letters, Vol.76, number 19, 8 MAY 2000, pp.2728-2730によれば、十分なコンタクト抵抗率を得るためにはGaN層の残厚を30オングストローム前後する必要があり、非常に高いエッチング精度が要求される。しかしながら、如何に制御性の高いドライエッチングを行なっても、このような非常に薄い層をウェハ全面に均一に残すようにエッチングすることは非常に難しく、良好なオーミック性を得るのは難しい。特に、表面から深くなればなるほど、制御が難しく、良好なオーミック性を得るのは難しい。このため、効率良くホールを引き抜くのは難しい。
【0010】
また、上述の第5の技術では、p型不純物をイオン注入した後のRTA処理で窒化物半導体の構成元素抜け等によって結晶性が劣化してしまう。
そこで、高耐圧で高速動作可能な半導体装置において、導電性バッファ層を用いることなく、煩雑なプロセスも必要なく、非常に高い深さ精度のドライエッチングも必要なく、また、結晶性を劣化させずに、効率良くホールを引き抜くことができるようにしたい。
【課題を解決するための手段】
【0011】
このため、本半導体装置は、同一基板上に形成され、(0001)面及び(000−1)面を有する窒化物半導体層と、基板と窒化物半導体層との間に部分的に設けられた(0001)面形成層と、(0001)面を有する窒化物半導体層上に設けられたソース電極、ドレイン電極及びゲート電極と、(000−1)面を有する窒化物半導体層上に設けられたホール引き抜き電極とを備えることを要件とする。
【0012】
本半導体装置の製造方法は、基板の上方に(0001)面形成層を部分的に形成し、基板及び(0001)面形成層の上方に(0001)面及び(000−1)面を有する窒化物半導体層を形成し、(0001)面を有する窒化物半導体層上にソース電極、ドレイン電極及びゲート電極を形成するとともに、(000−1)面を有する窒化物半導体層上にホール引き抜き電極を形成することを要件とする。
【発明の効果】
【0013】
したがって、本半導体装置及びその製造方法によれば、高耐圧で高速動作可能な半導体装置において、導電性バッファ層を用いることなく、煩雑なプロセスも必要なく、非常に高い深さ精度のドライエッチングも必要なく、また、結晶性を劣化させずに、効率良くホールを引き抜くことができるという利点がある。
【図面の簡単な説明】
【0014】
【図1】第1実施形態にかかる半導体装置の構成を示す模式的断面図である。
【図2】(A)〜(F)は、第1実施形態にかかる半導体装置の製造方法を説明するための模式的断面図である。
【図3】(A)〜(F)は、第1実施形態にかかる半導体装置の製造方法を説明するための模式図であって、(A)〜(E)は断面図であり、(F)は平面図である。
【図4】第1実施形態の変形例にかかる半導体装置の構成を示す模式的断面図である。
【図5】(A)〜(F)は、第2実施形態にかかる半導体装置の製造方法を説明するための模式的断面図である。
【図6】第2実施形態の変形例にかかる半導体装置の構成を示す模式的断面図である。
【図7】第2実施形態の他の変形例にかかる半導体装置の構成を示す模式的断面図である。
【図8】(A)〜(F)は、第3実施形態にかかる半導体装置の製造方法を説明するための模式的断面図である。
【図9】(A),(B)は、第3実施形態にかかる半導体装置の製造方法を説明するための模式的断面図である。
【図10】(A)〜(D)は、第4実施形態にかかる半導体装置の製造方法を説明するための模式図であって、(A)〜(C)は断面図であり、(D)は平面図である。
【図11】(A)〜(D)は、第4実施形態の変形例にかかる半導体装置の製造方法を説明するための模式図であって、(A)〜(C)は断面図であり、(D)は平面図である。
【図12】第4実施形態の変形例にかかる半導体装置の構成を示す模式的断面図である。
【図13】第4実施形態の他の変形例にかかる半導体装置の構成を示す模式的断面図である。
【図14】(A)〜(C)は、従来の半導体装置の構成を示す模式的断面図である。
【発明を実施するための形態】
【0015】
以下、図面により、本実施形態にかかる半導体装置及びその製造方法について説明する。
[第1実施形態]
第1実施形態にかかる半導体装置及びその製造方法について、図1〜図4を参照しながら説明する。
【0016】
本実施形態にかかる半導体装置は、窒化物半導体を用いた高耐圧で高速動作可能な半導体装置であって、例えば窒化ガリウム(GaN)系高電子移動度トランジスタ(GaN−HEMT;電子デバイス;電力デバイス)である。
本半導体装置は、図1に示すように、基板1と、基板1上に部分的に形成された窒化アルミニウム(AlN)核形成層2と、基板1及びAlN核形成層2上の全体に形成されたGaN層3と、GaN層3上の全体に形成されたAlGaN層4とを備えるデバイス構造になっている。なお、ここでは、基板1は、C面サファイア基板である。また、例えば、GaN層3は、アンドープGaN層(電子走行層;チャネル層;バッファ層)であり、AlGaN層4は、n型AlGaN層(電子供給層;バリア層)である。
【0017】
本実施形態では、C面サファイア基板1上に部分的にAlN核形成層2を形成した後、窒化物半導体層(GaN系半導体層;III族を含む窒化物半導体層)として、GaN層3、AlGaN層4を順に成長させるようにしている。
これにより、C面サファイア基板1上に直接成長させたGaN層3の表面はN面(表面にN元素が位置するN極性面)となり、AlN核形成層2上に成長させたGaN層3の表面はGa面(表面にGa元素が位置するGa極性面)となる。つまり、同一平面上にN面とGa面とを有するGaN層3を成長させることができる。例えばM. Park et al., “Micro-Raman study of electronic properties of inversion domains in GaN-based lateral polarity heterostructures”, Journal of Applied Physics, Vol.93, No.12, 15 June 2003, pp.9542-9547参照。
【0018】
また、N面を有するGaN層3上に成長させたAlGaN層4の表面はN面となり、Ga面を有するGaN層3上に成長させたAlGaN層4の表面はGa面となる。つまり、同一平面上にN面とGa面とを有するAlGaN層4を成長させることができる。
本実施形態では、N面は、(000−1)の面方位を有する結晶面、即ち、(000−1)面である。また、Ga面は、(0001)の面方位を有する結晶面、即ち、(0001)面である。
【0019】
このため、GaN層3及びAlGaN層4は、それぞれ、同一平面上に(0001)面及び(000−1)面を有することになる。つまり、AlGaN層4は、同一基板上に形成され、(0001)面及び(000−1)面を有する窒化物半導体層(第1窒化物半導体層;GaN系半導体層)である。また、AlGaN層4の下側に接するGaN層3も、同一基板上に形成され、(0001)面及び(000−1)面を有する窒化物半導体層(第2窒化物半導体層;GaN系半導体層)である。
【0020】
上述のように、AlN核形成層2は、C面サファイア基板1上に成長させる窒化物半導体層(GaN系半導体層)3,4の表面に(0001)面(Ga面)を形成するための層であるため、(0001)面形成層(Ga面形成層)ともいう。なお、(0001)面形成層(Ga面形成層)2は、基板1と窒化物半導体層(GaN系半導体層)3,4との間に部分的に設けられていれば良い。つまり、(0001)面形成層(Ga面形成層)2は、基板1と窒化物半導体層3,4との間に設けられており、窒化物半導体層(GaN系半導体層)3,4が形成される領域よりも狭い領域に形成されていれば良い。
【0021】
そして、本半導体装置では、窒化物半導体層(GaN系半導体層)3,4のGa面領域(Ga面成長領域)にソース電極5、ドレイン電極6及びゲート電極7が設けられている。具体的には、Ga面を有するAlGaN層4上に、ソース電極5、ドレイン電極6及びゲート電極7が設けられている。
また、本半導体装置では、窒化物半導体層(GaN系半導体層)3,4のN面領域(N面成長領域)にホール引き抜き電極8が設けられている。具体的には、N面を有するAlGaN層4上に、ホール引き抜き電極8が設けられている。
【0022】
例えば、N面領域に、即ち、N面成長GaN層/AlGaN層上に、仕事関数の高い(5eV以上)ニッケル(Ni)等の金属によってホール引き抜き電極8を形成すれば良い。これにより、イオン注入したp型不純物の活性化のためのRTA温度と比べるとはるかに低いアニール温度(例えば400℃)で、ホールに対するオーミック特性を容易に得ることができる。
【0023】
このように、ソース電極5、ドレイン電極6及びゲート電極7をGa面領域に設け、ホール引き抜き電極8をN面領域に設けているのは、以下の理由による。
つまり、窒化物半導体層(GaN系半導体層)3,4を積層した構造のGa面領域では、自発分極及びピエゾ分極によって窒化物半導体層界面(ここではAlGaN/GaN界面)に2DEG(two-dimensional electron gases;二次元電子ガス)が形成される。一方、N面領域では、分極が相反するため、窒化物半導体層界面(ここではAlGaN/GaN界面)に2DHG(two-dimensional hole gases;二次元ホールガス)が形成されやすい。例えば参考文献2(O. Ambacher et al. “Two-dimensional electron gases induced by spontaneous and piezoelectric polarization charges in N- and Ga-face AlGaN/GaN heterostructures”, JOURNAL OF APPLIED PHYSICS, Vol. 85, No. 6, 15 MARCH 1999, pp. 3222-3233)参照。
【0024】
また、Ga面領域とN面領域との間の境界領域の幅は約400nm(0.4μm)程度となり、ゲート−ソース間の幅と同等であるため、インパクトイオン化で生じるホールはチャネルからN面領域に容易に拡散し、N面領域の窒化物半導体層界面(ここではN面成長AlGaN/GaN界面)に溜まることになる。例えば参考文献4(W.-C. Yang et al., “Photoelectron emission microscopy observation of inversion domain boundaries of GaN-based lateral polarity heterostructures”, JOURNAL OF APPLIED PHYSICS, Vol. 94, No. 9, 1 NOVEMBER 2003, pp.5720-5725)参照。
【0025】
そこで、上述のように、ソース電極5、ドレイン電極6及びゲート電極7をGa面領域に設け、ホール引き抜き電極8をN面領域に設けている。
次に、本実施形態にかかる半導体装置(GaN−HEMT)の製造方法について、図1〜図3を参照しながら説明する。
本半導体装置の製造方法では、図1に示すように、まず、基板1の上方に、Ga面形成層、即ち、(0001)面形成層(ここではAlN核形成層)2を部分的に形成する。次に、基板1及び(0001)面形成層2の上方に(0001)面及び(000−1)面を有する窒化物半導体層(ここではGaN層3及びAlGaN層4)を形成する。そして、(0001)面を有する窒化物半導体層(ここではAlGaN層4)上にソース電極5、ドレイン電極6及びゲート電極7を形成するとともに、(000−1)面を有する窒化物半導体層(ここではAlGaN層4)上にホール引き抜き電極8を形成する。
【0026】
以下、具体的に説明する。
まず、図2(A)に示すように、例えば、プラズマアシスト分子線エピタキシー(PAMBE;Plasma-Assisted Molecular Beam Epitaxy)によって、C面サファイア基板1上に、基板温度720℃で、25nm厚のAlN核形成層2を成長(堆積)させる。
次いで、図2(B)に示すように、Ga面を有する窒化物半導体層(ここではGaN層3及びAlGaN層4)を成長させる領域(Ga面領域)に、フォトレジスト(PR)9を残すようにパターニングを行なう。
【0027】
次に、図2(C)に示すように、レジストパターンを用いて、N面を有する窒化物半導体層(ここではGaN層3及びAlGaN層4)を成長させる領域のAlN核形成層2を、例えばKOHによるウェットエッチング、塩素系ドライエッチング、アルゴンイオンミリング等によって除去する。
その後、図2(D)に示すように、レジスト9を剥離する。これにより、C面サファイア基板1上に部分的にAlN核形成層2が形成される。
【0028】
次いで、図2(E)に示すように、このようにして作製したウェハ上に、例えば、PAMBEによって、基板温度720℃で、GaN層3(厚さ1μm)、Al組成20%程度のAlGaN層4(厚さ25nm)を順に成長させる。
この場合、C面サファイア基板1上に直接成長させた領域(AlN核形成層2が存在しない領域)は、N面を有するGaN層3及びN面を有するAlGaN層4となり、AlN核形成層2上に成長させた領域は、Ga面を有するGaN層3及びGa面を有するAlGaN層4となる。つまり、同一平面上にN面とGa面とを有する窒化物半導体層(ここではGaN層3及びAlGaN層4)が形成される。この場合、Ga面を有するGaN層3及びAlGaN層4が成長するGa面成長領域のAlGaN/GaN界面には2DEGが形成され、N面を有するGaN層3及びAlGaN層4が成長するN面成長領域のAlGaN/GaN界面には2DHGが形成されることになる。
【0029】
次に、このようにして作製したウェハにプロセスを施し、デバイスを形成する。
まず、図2(F)に示すように、例えば、フォトリソグラフィによって、素子分離領域を形成する領域以外の領域上、即ち、活性領域上にレジスト10を残すようにパターニングし、ボロン等をイオン注入して、素子分離領域11を形成する。なお、素子分離は、例えば塩素系ドライエッチングによってメサ構造を形成することによって行なっても良い。
【0030】
次に、図3(A)に示すように、レジスト10を剥離し、図3(B)に示すように、例えば、フォトリソグラフィ、及び、蒸着・リフトオフによって、Ti/Alからなるソース電極5及びドレイン電極6を、Ga面を有するAlGaN層4上に形成する。そして、オーミックコンタクトを取るために、例えば600℃でラピッドサーマルアニール(RTA)を行なう。
【0031】
次に、図3(C)に示すように、例えば、フォトリソグラフィによるパターニングを行なった後、蒸着・リフトオフによって、Ni/Auからなるゲート電極7を、Ga面を有するAlGaN層4上に、Ni/Auからなるホール引き抜き電極8を、N面を有するAlGaN層4上に、同時に形成する。
ここで、仕事関数の大きいNi(5.15eV)は、Ga面を有するAlGaN層4に対してはショットキー障壁を形成し、N面を有するAlGaN層4に対してはオーミック特性を示す。ここでは、これを利用して、ゲート電極7とホール引き抜き電極8とを同じ材料によって同時に形成するようにしている。なお、オーミック特性をより改善するために、例えば、400℃、5min程度のアニールを行なっても良い。また、ホール引き抜き電極8には、ホールに対してオーミック特性が得られやすい金属を用いれば良く、例えばITOなどを用いても良い。
【0032】
最後に、図3(D)に示すように、例えば、プラズマCVD(Chemical Vapor Deposition)等で形成されるSiN膜(絶縁膜)12でパッシベーションを行なう。そして、図3(E)、図3(F)に示すように、コンタクト領域のSiN膜12をドライエッチングによって除去した後、Auめっきからなる配線(ソース配線)13によってソース電極5とホール引き抜き電極8とを接続する。なお、図3(E)は、図3(F)のA−A′線に沿う断面図である。
【0033】
なお、ここでは、ホール引き抜き電極8をソース電極5に接続するようにしているが、これに限られるものではなく、例えば、ソース電極5を介さずに接地しても良い。また、ソース配線13を形成するのと同時にドレイン配線14及びゲート配線15もAuめっきによって形成される。
これにより、インパクトイオン化によって生じ、チャネルからN面成長領域に拡散し、N面成長AlGaN/GaN界面に溜まっているホールを、ソース電極5に接続されたホール引き抜き電極8を介してグランドに効率良く排出することができる。
【0034】
このようにして、本実施形態にかかる半導体装置(GaN−HEMT)を作製することができる。
したがって、本実施形態にかかる半導体装置及びその製造方法によれば、高耐圧で高速動作可能な半導体装置において、導電性バッファ層を用いることなく、煩雑なプロセスも必要なく、非常に高い深さ精度のドライエッチングも必要なく、また、結晶性を劣化させずに、インパクトイオン化で生じるホールを効率良く引き抜くことができるという利点がある。
【0035】
また、本実施形態にかかるホール引き抜き電極構造を有する半導体装置を用いたミリ波帯レーダシステム、無線通信基地局用システム、サーバシステム等のシステムを、より信頼度の高いシステムとして構築することが可能となる。
なお、上述の実施形態では、N面を有する窒化物半導体層が成長する基板(C面サファイア基板)1上にAlN核形成層2を設けることで、同一基板1上にGa面及びN面を有する窒化物半導体層3,4を形成しているが、これに限られるものではない。本発明は、同一基板上に形成され、Ga面及びN面を有する窒化物半導体層を備える半導体装置に広く適用することができる。
【0036】
例えば、図4に示すように、基板1Aと、基板1A上の全体に形成されたAlN核形成層16と、AlN核形成層16上の全体に形成されたGaN層17(N面成長されたGaN層)とを備える、いわゆるテンプレート基板19を用いて、同一基板1A上にGa面及びN面を有する窒化物半導体層3,4を形成することもできる。
このようなテンプレート基板19では、元の基板1Aとして、カーボン(C)面SiC基板、N面GaN基板、N面AlN基板などが用いられる。このうち、SiC基板やAlN基板は、サファイアよりも格子定数がGaNに近いため、格子欠陥等の少ない窒化物半導体結晶を作製でき、さらに熱伝導率が一桁高いため、放熱性に優れている。一方、格子定数が同じGaN基板は、熱伝導率はSiC,AlNに及ばないものの、さらに格子欠陥を低減することができる。
【0037】
そして、このようなテンプレート基板19を用いる場合、N面成長されたGaN層17(N面を有するGaN層)上に部分的にMgを堆積(照射)させてMg層18を形成し、部分的にN面からGa面に極性を切り替えるようにすれば良い。例えば参考文献5(M. H. Wong et al., “Polarity inversion of N-face GaN by plasma-assisted molecular beam epitaxy”, JOURNAL OF APPLIED PHYSICS, Vol. 104, 093710, (2008))参照。
【0038】
この場合、テンプレート基板19と、テンプレート基板19(即ち、N面成長されたGaN層17)上に部分的に形成されたMg層18と、N面成長されたGaN層17及びMg層18上の全体に形成されたGaN層3と、GaN層3上の全体に形成されたAlGaN層4とを備えるデバイス構造になる。なお、その他の構成の詳細は上述の実施形態の場合と同様にすれば良い。
【0039】
このようなデバイス構造では、Mg層18の有無によって、その上に形成される窒化物半導体層3,4の表面がGa面又はN面になる。ここでは、N面成長されたGaN層17上に直接成長させたGaN層3の表面はN面となり、Mg層18上に成長させたGaN層3の表面はGa面となる。つまり、同一平面上にN面とGa面とを有するGaN層3を成長させることができる。また、N面を有するGaN層3上に成長させたAlGaN層4の表面はN面となり、Ga面を有するGaN層3上に成長させたAlGaN層4の表面はGa面となる。つまり、同一平面上にN面とGa面とを有するAlGaN層4を成長させることができる。
【0040】
なお、上述のように、Mg層18は、基板1A上に成長させる窒化物半導体層(GaN系半導体層)3,4の表面に(0001)面(Ga面)を形成するための層であるため、(0001)面形成層(Ga面形成層)ともいう。なお、(0001)面形成層(Ga面形成層)18は、基板1Aと窒化物半導体層(GaN系半導体層)3,4との間に部分的に設けられていれば良い。つまり、(0001)面形成層(Ga面形成層)18は、基板1と窒化物半導体層3,4との間に設けられており、窒化物半導体層(GaN系半導体層)3,4が形成される領域よりも狭い領域に形成されていれば良い。
【0041】
このように、本実施形態にかかる半導体装置に用いる基板は、サファイア基板、炭化シリコン基板、窒化ガリウム基板、窒化アルミニウム基板のいずれかであれば良い。なお、基板としては、絶縁性基板を用いても良いし、テンプレート基板でN面成長されたGaN層を厚くして導電性基板を用いても良い。
[第2実施形態]
第2実施形態にかかる半導体装置及びその製造方法について、図5、図6を参照しながら説明する。
【0042】
本実施形態では、Al組成の高いAlGaN層(バリア層)を持つGaN−HEMTに、本発明を適用した場合を例に挙げて説明する。
例えば、ミリ波帯域アンプ用GaN−HEMT(高周波増幅器)では、Al組成30%程度で、厚み20nm程度のAlGaNバリア層を用い、ピエゾ分極によって誘発される2DEG濃度を増加させ、電流密度を増加させる。
【0043】
一方で、バンド不連続が大きくなり、トンネル効果が低減するため、オーミック特性が低下する。特に、ホールは電子に比べて有効質量が重いため、より顕著となる。
そこで、ホール引き抜き電極をN面成長AlGaN/GaN界面に近づけるために、ホール引き抜き電極を形成する領域にリセスを形成し、このリセスにホール引き抜き電極を形成する。
【0044】
このため、本実施形態では、上述の第1実施形態(図1参照)のものに対し、図5(F)に示すように、Al組成の高いAlGaN層(バリア層)4Aを備える点、及び、ホール引き抜き電極8を形成する領域にリセス20が形成されており、このリセス20にホール引き抜き電極8が形成されている点で異なる。なお、図5では、上述の第1実施形態(例えば図1参照)と同一のものには同一の符号を付している。
【0045】
本実施形態では、N面、即ち、(000−1)面を有する窒化物半導体層(ここではAlGaN層)を一部掘り込んだ領域(リセス)に、ホール引き抜き電極が設けられている。この場合も、ホール引き抜き電極は、N面、即ち、(000−1)面を有する窒化物半導体層(ここではAlGaN層)上に設けられていることになる。
なお、その他の構成の詳細は、上述の第1実施形態の場合と同様であるため、ここではその説明を省略する。
【0046】
次に、本実施形態にかかる半導体装置(GaN−HEMT)の製造方法について、図5、図6を参照しながら説明する。
まず、上述の第1実施形態[図2(A)〜(F),図3(A)参照]と同様のプロセスを行なった後、上述の第1実施形態[図3(B)参照]と同様に、図5(A)に示すように、ソース電極5及びドレイン電極6を形成する。
【0047】
次に、図5(B)に示すように、レジスト(PR)21を塗布した後、ホール引き抜き電極8を形成する領域を、例えばフォトリソグラフィによって開口する。
次いで、図5(C)に示すように、レジスト21の開口した領域を通して、例えば塩素系ドライエッチングによって、AlGaN層4Aを所定の深さまで掘り込んでリセス20を形成する。
【0048】
次に、レジスト21を剥離した後、図5(D)に示すように、再度、レジスト22を塗布し、ゲート電極7とホール引き抜き電極8を形成する領域を、例えばフォトリソグラフィによって開口する。
そして、図5(E)に示すように、蒸着・リフトオフによって、Ni/Auからなるゲート電極7及びホール引き抜き電極8を形成する。ここでは、ホール引き抜き電極8は、AlGaN層4Aに形成されたリセス20に形成される。
【0049】
最後に、例えばプラズマCVD等で形成されるSiN膜(絶縁膜)12でパッシベーションを行ない、コンタクト領域のSiN膜12のドライエッチングを行なった後、Auめっきからなる配線(ソース配線)13によって、ソース電極5とホール引き抜き電極8とを接続する。
このようにして、本実施形態にかかる半導体装置(GaN−HEMT)を作製することができる。
【0050】
なお、その他の製造方法の詳細は、上述の第1実施形態の場合と同様であるため、ここではその説明を省略する。
したがって、本実施形態にかかる半導体装置及びその製造方法によれば、高耐圧で高速動作可能な半導体装置において、導電性バッファ層を用いることなく、煩雑なプロセスも必要なく、非常に高い深さ精度のドライエッチングも必要なく、また、結晶性を劣化させずに、インパクトイオン化で生じるホールを効率良く引き抜くことができるという利点がある。
【0051】
特に、本実施形態では、ホール引き抜き電極8は、AlGaN層4Aの厚さが薄くなっている部分(リセス20)に形成されており、N面成長AlGaN/GaN界面に、より近づけられている。このため、高Al組成AlGaNバリア層4Aを有するGaN−HEMT構造においても、インパクトイオン化で生じるホールを効率良く引き抜くことができる。
【0052】
また、本実施形態にかかるホール引き抜き電極構造を有する半導体装置を用いたミリ波帯レーダシステム等を、より信頼度の高いシステムとして構築することが可能となる。
なお、上述の実施形態では、N面、即ち、(000−1)面を有する窒化物半導体層(AlGaN層4A)を一部掘り込んでリセス20を形成し、このリセス20にホール引き抜き電極8を形成しているが、これに限られるものではない。
【0053】
例えば、図6に示すように、ホール引き抜き電極8Aを形成する領域を、AlGaN/GaN界面よりも深くまで、例えばサファイア基板1との界面まで掘り込んで溝23(エッチング溝)を形成し、この溝23にホール引き抜き電極8Aを形成しても良い。例えば少なくとも溝23の側面にNi/Auからなるホール引き抜き電極8Aを形成すれば良い。なお、図6では、上述の実施形態[例えば図5(F)参照]と同一のものには同一の符号を付している。
【0054】
この場合、(000−1)面を有する第1窒化物半導体層(AlGaN層4A)上に設けられるホール引き抜き電極8Aは、第1窒化物半導体層4Aの表面から第1窒化物半導体層4Aと第2窒化物半導体層(GaN層3)との界面よりも深い位置まで、例えばサファイア基板1まで延びることになる。
これにより、AlGaNバリア層4Aを介さず、直接、ホール引き抜き電極8Aを2DHGに接続することができるため、オーミック特性が改善され、ホールを効率良く引き抜くことが可能となる。
【0055】
このようなデバイス構造は、Al組成のより高い、例えば、Al組成が40%を超えるようなAlGaNバリア層4Aを持つGaN−HEMTにおいて有用である。
ところで、上述の実施形態のものにおいて、デバイス特性の向上のためには、トランスコンダクタンスを増加し、オン抵抗を低減することが有効である。
しかしながら、AlGaNバリア層4Aの厚さの観点から見ると、これらは相反する傾向にある。つまり、トランスコンダクタンスを増加するためにはAlGaNバリア層4Aの厚さを薄くする必要があるのに対し、オン抵抗、即ち、エピタキシャル層のシート抵抗を低減するためには、AlGaNバリア層4Aの厚さを厚くする必要がある。
【0056】
そこで、例えば、図7に示すように、ホール引き抜き電極形成領域にリセス20を形成するのと同時にゲート電極形成領域にリセス(ゲートリセス)24を形成し、このゲートリセス24(エッチング面)にNi/Auからなるゲート電極7を形成するようにしても良い。なお、図7では、上述の実施形態[例えば図5(F)参照]と同一のものには同一の符号を付している。
【0057】
つまり、Ga面、即ち、(0001)面を有する窒化物半導体層(AlGaN層4A)を一部掘り込んだ領域(ゲートリセス24)にゲート電極7を形成するようにしても良い。この場合も、ゲート電極7は、Ga面、即ち、(0001)面を有する窒化物半導体層(ここではAlGaN層4A)上に設けられていることになる。
これにより、トランスコンダクタンス、ON抵抗を改善し、かつ、ホールを効率良く引き抜くことができる。また、ゲートリセス24とホール引き抜き電極形成領域のリセス20とをエッチングによって同時に形成するため、プロセス工数も増加しない。
【0058】
なお、上述の実施形態は、第1実施形態(図1参照)の変形例に適用した場合として説明しているが、本実施形態は、第1実施形態の変形例(図4参照)に適用することもできる。
また、上述の実施形態では、Al組成の高いAlGaN層(バリア層)4Aを備えるGaN−HEMTに、本発明を適用した場合を例に挙げて説明しているが、これに限られるものではない。例えば、上述の第1実施形態のようなデバイス構造、即ち、Al組成が限定されていないAlGaN層4を備えるGaN−HEMTに、上述の実施形態の構成を適用することもできる。
[第3実施形態]
第3実施形態にかかる半導体装置及びその製造方法について、図8、図9を参照しながら説明する。
【0059】
本実施形態では、AlGaN層(バリア層)上にGaNキャップ層を持つGaN−HEMTに、本発明を適用した場合を例に挙げて説明する。
例えば、無線通信基地局等に用いられるGaN−HEMT(高出力デバイス;高出力増幅器)では、電流コラプスを低減するためにn型導電性のGaN層(キャップ層)を用いる。
【0060】
また、例えば、サーバ等のスイッチング電源デバイス等に用いられるGaN−HEMT(電力デバイス)では、待機時に電流が流れないノーマリオフ動作を実現するために、p型導電性のGaN層(キャップ層)等を用いる。
これらの場合、Ga面成長GaNキャップ層/AlGaNバリア層の界面に誘発される負の固定電荷により、電子に対するショットキーバリア性が高くなる。
【0061】
そこで、ソース電極形成領域及びドレイン電極形成領域において、GaNキャップ層を除去し、リセスを形成する。
同様に、N面成長GaNキャップ層/AlGaNバリア層の界面に誘発される正の固定電荷により、ホールに対するショットキーバリア性が高くなる。
そこで、ホール引き抜き電極形成領域においても、GaNキャップ層を除去し、リセスを形成する。
【0062】
このため、本実施形態では、上述の第1実施形態(図1参照)のものに対し、図9(B)に示すように、AlGaN層(バリア層)4上にGaNキャップ層25を備える点、及び、ソース電極形成領域、ドレイン電極形成領域、及び、ホール引き抜き電極形成領域にリセス26,27,28が形成されている点が異なる。なお、図9では、上述の第1実施形態(例えば図1参照)と同一のものには同一の符号を付している。
【0063】
本実施形態では、図9(B)に示すように、基板1と、AlN核形成層2と、GaN層3と、AlGaN層4と、AlGaN層5上の全体に形成されたGaNキャップ層25とを備えるデバイス構造になっている。
ここで、GaN層3、AlGaN層4、GaNキャップ層25は、それぞれ、同一平面上に(0001)面及び(000−1)面を有することになる。つまり、AlGaN層4は、同一基板1上に形成され、(0001)面及び(000−1)面を有する窒化物半導体層(第1窒化物半導体層;GaN系半導体層)である。また、AlGaN層4の下側に接するGaN層3も、同一基板1上に形成され、(0001)面及び(000−1)面を有する窒化物半導体層(第2窒化物半導体層;GaN系半導体層)である。さらに、AlGaN層4の上側に接するGaNキャップ層25も、同一基板1上に形成され、(0001)面及び(000−1)面を有する窒化物半導体層(第3窒化物半導体層;GaN系半導体層)である。
【0064】
そして、Ga面、即ち、(0001)面を有する窒化物半導体層を一部掘り込んだ領域(リセス26,27)に、ソース電極5及びドレイン電極6が設けられている。ここでは、ソース電極形成領域及びドレイン電極形成領域において、Ga面、即ち、(0001)面を有するGaNキャップ層25を除去し、Ga面、即ち、(0001)面を有するAlGaN層4上にソース電極5及びドレイン電極6が設けられている。
【0065】
一方、ゲート電極7は、Ga面、即ち、(0001)面を有するGaNキャップ層25上に設けられている。
また、N面、即ち、(000−1)面を有する窒化物半導体層を一部掘り込んだ領域(リセス28)に、ホール引き抜き電極8が設けられている。ここでは、ホール電極形成領域において、N面、即ち、(000−1)面を有するGaNキャップ層25を除去し、N面、即ち、(000−1)面を有するAlGaN層4上にホール引き抜き電極8が設けられている。
【0066】
なお、その他の構成の詳細は、上述の第1実施形態の場合と同様であるため、ここではその説明を省略する。
次に、本実施形態にかかる半導体装置(GaN−HEMT)の製造方法について、図8、図9を参照しながら説明する。
まず、上述の第1実施形態[図2(A)〜(D)参照]と同様のプロセスを行なって、C面サファイア基板1上に部分的にAlN核形成層2を有するウェハを作製する。そして、このウェハ上に、図8(A)に示すように、例えば、PAMBEによって、基板温度720℃で、GaN層3(厚さ1μm)、Al組成20%程度のAlGaN層4(厚さ25nm)、GaNキャップ層25を順に成長させる。これにより、GaNキャップ層付きのGaN−HEMT結晶が作製される。なお、図8では、上述の第1実施形態(例えば図1参照)と同一のものには同一の符号を付している。
【0067】
この場合、C面サファイア基板1上に直接成長させた領域は、N面を有するGaN層3、N面を有するAlGaN層4及びN面を有するGaNキャップ層25となり、AlN核形成層2上に成長させた領域は、Ga面を有するGaN層3、Ga面を有するAlGaN層4及びGa面を有するGaNキャップ層25となる。つまり、同一平面上にN面とGa面とを有する窒化物半導体層(ここではGaN層3、AlGaN層4及びGaNキャップ層25)が形成される。
【0068】
次に、このようにして作製したウェハにプロセスを施し、デバイスを形成する。
まず、図8(B)に示すように、例えば、フォトリソグラフィによって、素子分離領域11を形成する領域以外の領域上、即ち、活性領域上にレジスト29を残すようにパターニングし、ボロン等をイオン注入して、素子分離領域11を形成する。なお、素子分離は、例えば塩素系ドライエッチングによってメサ構造を形成することによって行なっても良い。
【0069】
次に、レジスト29を剥離した後、図8(C)に示すように、再び、レジスト30を塗布し、例えば、フォトリソグラフィによって、ソース電極形成領域、ドレイン電極形成領域及びホール引き抜き電極形成領域のレジスト30を開口する。
次いで、図8(D)に示すように、レジスト30の開口を通して、例えば、塩素系ドライエッチングによって、ソース電極形成領域、ドレイン電極形成領域及びホール引き抜き電極形成領域のGaNキャップ層25を同時に除去する。これにより、ソース電極形成領域、ドレイン電極形成領域、及び、ホール引き抜き電極形成領域にリセス26,27,28が形成される。
【0070】
次に、レジスト30を剥離した後、図8(E)に示すように、再び、レジスト31を塗布し、例えば、フォトリソグラフィによって、ソース電極形成領域及びドレイン電極形成領域のレジスト31を開口する。
そして、図8(F)に示すように、例えば、蒸着・リフトオフによって、Ti/Alからなるソース電極5及びドレイン電極6を、Ga面を有するAlGaN層4上に形成する。そして、オーミックコンタクトを取るために、例えば600℃でラピッドサーマルアニール(RTA)を行なう。
【0071】
次に、レジスト31を剥離した後、図9(A)に示すように、再び、レジスト32を塗布し、例えば、フォトリソグラフィによるパターニングを行なった後、蒸着・リフトオフによって、Ni/Auからなるゲート電極7を、Ga面を有するGaNキャップ層25上に、Ni/Auからなるホール引き抜き電極8を、N面を有するAlGaN層4上に、同時に形成する。
【0072】
最後に、図9(B)に示すように、例えば、プラズマCVD等で形成されるSiN膜(絶縁膜)12でパッシベーションを行なう。そして、コンタクト領域のSiN膜12をドライエッチングによって除去した後、Auめっきからなる配線(ソース配線)13によってソース電極5とホール引き抜き電極8とを接続する。
このようにして、本実施形態にかかる半導体装置(GaN−HEMT)を作製することができる。
【0073】
なお、その他の製造方法の詳細は、上述の第1実施形態の場合と同様であるため、ここではその説明を省略する。
したがって、本実施形態にかかる半導体装置及びその製造方法によれば、高耐圧で高速動作可能な半導体装置において、導電性バッファ層を用いることなく、煩雑なプロセスも必要なく、非常に高い深さ精度のドライエッチングも必要なく、また、結晶性を劣化させずに、インパクトイオン化で生じるホールを効率良く引き抜くことができるという利点がある。
【0074】
特に、GaNキャップ層25を有するGaN−HEMTにおいても、ホール引き抜き電極8は、上述の第1実施形態の場合と同様に、N面成長AlGaNバリア層4上に形成されるため、インパクトイオン化で生じるホールを効率よく引き抜くことができる。
また、ソース電極形成領域及びドレイン電極形成領域のリセス26,27と、ホール引き抜き電極形成領域のリセス28とをエッチングによって同時に形成するため、プロセス工数も増加しない。
【0075】
また、本実施形態にかかるホール引き抜き電極構造を有する半導体装置を用いた無線通信基地局用システム、サーバシステム等を、より信頼度の高いシステムとして構築することが可能となる。
なお、上述の実施形態では、AlGaN層4の表面上にソース電極5、ドレイン電極6及びホール引き抜き電極8が設けられており、GaNキャップ層25の表面上にゲート電極7が設けられているが、これに限られるものではない。例えば、AlGaN層4を一部掘り込んだ領域(リセス)に、ソース電極5、ドレイン電極6及びホール引き抜き電極8を設けても良い。また、例えば、GaNキャップ層25を一部掘り込んだ領域(リセス)に、ゲート電極7を設けても良い。
【0076】
また、上述の第2実施形態の変形例(図6参照)のように、ホール引き抜き電極を形成する領域を、AlGaN/GaN界面よりも深くまで、例えばサファイア基板1との界面まで掘り込んで溝(エッチング溝)を形成し、この溝にホール引き抜き電極を形成しても良い。
また、上述の実施形態は、第1実施形態(図1参照)の変形例に適用した場合として説明しているが、本実施形態は、第1実施形態の変形例(図4参照)に適用することもできる。
[第4実施形態]
第4実施形態にかかる半導体装置及びその製造方法について、図10を参照しながら説明する。
【0077】
本実施形態では、ビアホール及びビア配線を有するGaN−HEMTに、本発明を適用した場合を例に挙げて説明する。
例えば、ミリ波帯域GaN−HEMT MMIC(Monolithic Microwave Integrate Circuit;モノリシックマイクロ波集積回路)アンプ(高周波増幅器)では、ソースインダクタンスを低減するためにビア配線は必須である。
【0078】
このため、本実施形態では、上述の第1実施形態(図1参照)のものに対し、ビアホール及びビア配線を有する点が異なる。
つまり、本半導体装置は、図10(C),(D)に示すように、上述の第1実施形態のデバイス構造を備え、さらに、ビアホール33と、ホール引き抜き電極8に接続されたビア配線34とを備える。なお、図10では、上述の第1実施形態(例えば図1、図3参照)と同一のものには同一の符号を付している。
【0079】
ここでは、ビアホール33は、ソース電極5及びホール引き抜き電極8に電気的に接続されている配線(パッド)13が存在する領域(不活性領域;素子分離領域11)に形成されており、各電極5〜8が設けられている表面側から基板裏面側まで延びている。そして、このビアホール33に形成されたビア配線34は、ソース電極5及びホール引き抜き電極8に接続された配線(パッド)13に接続されており、基板裏面上まで延びている。
【0080】
なお、ここでは、AlN核形成層2上に成長させたGa面を有する窒化物半導体層3、4にボロン等をイオン注入して素子分離領域11を形成しているため、Ga面を有する窒化物半導体層3、4にビアホール33及びビア配線34を形成しているが、これに限られるものではない。例えば、AlN核形成層2が形成されていない領域上に成長させたN面を有する窒化物半導体層3、4にボロン等をイオン注入して素子分離領域11を形成し、この素子分離領域11にビアホール33及びビア配線34を形成しても良い。
【0081】
なお、その他の構成の詳細は、上述の第1実施形態の場合と同様であるため、ここではその説明を省略する。
次に、本実施形態にかかる半導体装置(GaN−HEMT)の製造方法について、図10を参照しながら説明する。
まず、上述の第1実施形態[図2(A)〜(F),図3(A)〜(F)参照]と同様のプロセスを行なって、図10(A)に示すようなデバイスを作製する。
【0082】
その後、図10(B)に示すように、ソース電極5及びホール引き抜き電極8に電気的に接続されている配線(パッド)13が存在する領域(不活性領域;素子分離領域11)にビアホール加工を行なう。
サファイア基板1は非常に硬く、酸などの化学物質に対して高い耐性を有する材料であるため、ビアホール33は高出力レーザドリルを用いて加工する。この場合、ビアホール33はスルー(貫通)ビアホールとなる。つまり、各電極5〜8が設けられている表面側から基板裏面側へ延びるビアホール33が形成される。
【0083】
最後に、図10(C),(D)に示すように、例えば、無電解Auめっき、あるいは、シードメタルスパッタを行なった後、電解Auめっきを行ない、ビア配線34を形成する。つまり、ソース電極5及びホール引き抜き電極8に接続された配線(パッド)13に接続されており、基板裏面側まで延びているビア配線34を形成する。
なお、その他の製造方法の詳細は、上述の第1実施形態の場合と同様であるため、ここではその説明を省略する。
【0084】
したがって、本実施形態にかかる半導体装置及びその製造方法によれば、高耐圧で高速動作可能な半導体装置において、導電性バッファ層を用いることなく、煩雑なプロセスも必要なく、非常に高い深さ精度のドライエッチングも必要なく、また、結晶性を劣化させずに、インパクトイオン化で生じるホールを効率良く引き抜くことができるという利点がある。
【0085】
特に、インパクトイオン化によって生成されたホールは、ビア配線34に接続されたホール引き抜き電極8を介してグランドに効率良く排出することができる。さらに、ソースインダクタンスも低減できるため、高周波特性を向上させることもできる。
また、本実施形態にかかるホール引き抜き電極構造を有する半導体装置を用いたミリ波帯レーダシステム等を、より信頼度の高いシステムとして構築することが可能となる。
【0086】
ところで、より効率良くホールを引き抜くためにはビア配線34とホール引き抜き電極8との間の距離を縮めることが有効と考えられる。
この場合、ホール引き抜き電極8が設けられている、N面成長領域、即ち、(000−1)面を有する窒化物半導体層領域にビアホール33を設けることが考えられる。
一方、上述の実施形態のようにビアホール加工にレーザドリルを用いる場合、結晶をアブレーションし、ビアホール33を加工することになるため、ビアホール33の側壁の窒化物半導体層3、4が溶解してダメージを受けることが考えられる。この場合、N面成長AlGaN/GaNヘテロ界面がダメージを受け、効率良くホールを引き抜けなくなる可能性がある。
【0087】
そこで、上述の第2実施形態の変形例(図6参照)のデバイス構造、即ち、AlGaN/GaN界面よりも深くまで、例えばサファイア基板1との界面まで延びるホール引き抜き電極8Aを備えるデバイス構造を利用する。
そして、図11(A),(B)に示すように、このホール引き抜き電極8Aの中央にレーザドリルでビアホール33を加工する。つまり、N面成長領域、即ち、(000−1)面を有する窒化物半導体層領域に、各電極5〜8が設けられている表面側から基板裏面側へ延びるビアホール33を形成する。この場合、窒化物半導体結晶層3、4A(4)は、ホール引き抜き電極8Aを構成する金属によってダメージから保護される。なお、図11では、上述の第2実施形態の変形例[例えば図6、図3(F)参照]と同一のものには同一の符号を付している。
【0088】
最後に、図11(C),(D)に示すように、例えば、無電解Auめっき、あるいは、シードメタルスパッタを行なった後、電解Auめっきを行ない、ビア配線34を形成する。このようにしてビアホール33に形成されたビア配線34は、ホール引き抜き電極8Aに接続されており、基板裏面上まで延びている。
このようにしてビアホール33及びビア配線34を形成することで、ホール引き抜き電極8Aとビア配線34との間の距離が縮まるため、インパクトイオン化により生成されたホールをより効率良く排出することができる。
【0089】
ところで、SiC基板、GaN基板、AlN基板を用いる場合には、ビアホール33を一つずつ開けるレーザドリルではなく、ドライエッチングによってビアホール33を加工することもできる。
この場合、ドライエッチングによって同時に多数のビアホール加工が可能となるため、プロセスを簡略化できる。また、ドライエッチングの場合、レーザドリルに比べれば、窒化物半導体層を溶解等するようなダメージが入ることはない。
【0090】
特に、上述の第1実施形態の変形例のようなデバイス構造(図4参照)では、図12に示すように、ドライエッチングでビアホール加工を行なうことができる。例えば、ホール引き抜き電極8が形成されている領域の下方領域の基板1A及び各窒化物半導体層16、17、3、4を、ドライエッチングによって除去し、基板裏面側からホール引き抜き電極8の下面まで延びるビアホール33Aを形成すれば良い。この場合、ホール引き抜き電極8に用いられるNi/Auがエッチングストッパとして有効に機能することになる。
【0091】
また、このビアホール33Aに形成されるビア配線34Aは、ホール引き抜き電極8に接続されており、基板裏面上まで延びている。特に、ビア配線34Aを無電解めっき等によるNi/Au構造にすれば、N面成長AlGaN/GaN界面の側壁からもホールを引き抜くことが可能となる。この場合、製造歩留まりも向上する。なお、ビア配線34AはTi/Au構造でも良いが、この場合には、N面成長AlGaN/GaN界面の側壁からホールを引き抜くことはできない。
【0092】
また、上述の第2実施形態の変形例のようなデバイス構造(図6、図4参照)では、図13に示すように、ドライエッチングでビアホール加工を行なうことができる。例えば、ホール引き抜き電極8Aが形成されている領域の下方領域の基板1Aを、ドライエッチングによって除去し、ホール引き抜き電極8Aの下面から基板裏面側まで延びるビアホール33Bを形成すれば良い。また、このビアホール33Bに形成されるビア配線34Bは、ホール引き抜き電極8Aに接続されており、基板裏面上まで延びている。この場合、Ni/Auからなるホール引き抜き電極8AがN面成長AlGaN/GaN界面よりも深い位置まで設けられているため、エッチングストッパとして有効に機能するとともに、インパクトイオン化により生成されたホールをN面成長AlGaN/GaN界面の側壁から効率良く引き抜くことができる。この場合、ホール引き抜き電極8AがNi/Au構造になっているため、製造歩留まりも向上する。
【0093】
特に、GaN基板やAlN基板を用いる場合には、塩素系ドライエッチングを用いることで高速にエッチングを行なうことができる。一方、SiC基板を用いる場合には、SF6/O2ドライエッチングを用いることで高速にエッチングを行なうことができる。
また、上述の実施形態では、AlGaN層4の表面上にソース電極5、ドレイン電極6、ゲート電極7及びホール引き抜き電極8が設けられているが、これに限られるものではない。例えば、上述の第2実施形態の変形例(図7参照)のように、AlGaN層4A(4)を一部掘り込んだ領域(リセス)に、ホール引き抜き電極8やゲート電極7を設けても良い。
【0094】
また、上述の実施形態は、第1実施形態(図1参照)の変形例に適用した場合として説明しているが、本実施形態は、第1実施形態の変形例(図4参照)に適用することもできる。
[その他]
なお、本発明は、上述した各実施形態及び変形例に記載した構成に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変形することが可能である。
【0095】
例えば、上述の各実施形態及び変形例では、窒化物半導体層にAlGaN、GaNを用いた場合を例に挙げて説明しているが、これに限られるものではなく、例えば、InGaN,InAlN,InAlGaNなどを用いても良く、この場合にも同様な効果が得られる。
【符号の説明】
【0096】
1,1A 基板
2 AlN核形成層[(0001)面形成層;Ga面形成層]
3 GaN層
4,4A AlGaN層
5 ソース電極
6 ドレイン電極
7 ゲート電極
8,8A ホール引き抜き電極
9,10 レジスト
11 素子分離領域
12 SiN膜(絶縁膜)
13 ソース配線
14 ドレイン配線
15 ゲート配線
16 AlN核形成層
17 N面成長されたGaN層
18 Mg層
19 テンプレート基板
20 リセス
21,22 レジスト
23 溝
24 ゲートリセス
25 GaNキャップ層
26,27,28 リセス
29,30,31,32 レジスト
33,33A,33B ビアホール
34,34A,34B ビア配線
【特許請求の範囲】
【請求項1】
同一基板上に形成され、(0001)面及び(000−1)面を有する窒化物半導体層と、
前記基板と前記窒化物半導体層との間に部分的に設けられた(0001)面形成層と、
前記(0001)面を有する窒化物半導体層上に設けられたソース電極、ドレイン電極及びゲート電極と、
前記(000−1)面を有する窒化物半導体層上に設けられたホール引き抜き電極とを備えることを特徴とする半導体装置。
【請求項2】
前記窒化物半導体層は、(0001)面及び(000−1)面を有する第1窒化物半導体層、及び、前記第1窒化物半導体層の下側に接し、(0001)面及び(000−1)面を有する第2窒化物半導体層であり、
前記ソース電極、前記ドレイン電極及び前記ゲート電極が、前記(0001)面を有する第1窒化物半導体層上に設けられており、
前記ホール引き抜き電極が、前記(000−1)面を有する第1窒化物半導体層上に設けられており、前記第1窒化物半導体層の表面から前記第1窒化物半導体層と前記第2窒化物半導体層との界面よりも深い位置まで延びていることを特徴とする、請求項1記載の半導体装置。
【請求項3】
前記窒化物半導体層は、(0001)面及び(000−1)面を有する第1窒化物半導体層、及び、前記第1窒化物半導体層の上側に接し、(0001)面及び(000−1)面を有する第3窒化物半導体層を備え、
前記ソース電極及び前記ドレイン電極が、前記(0001)面を有する第1窒化物半導体層上に設けられており、
前記ホール引き抜き電極が、前記(000−1)面を有する第1窒化物半導体層上に設けられており、
前記ゲート電極が、前記(0001)面を有する第3窒化物半導体層上に設けられていることを特徴とする、請求項1又は2記載の半導体装置。
【請求項4】
ビアホールと、
前記ビアホールに設けられ、前記ホール引き抜き電極に接続されたビア配線とを備えることを特徴とする、請求項1〜3のいずれか1項に記載の半導体装置。
【請求項5】
前記基板が、サファイア基板、炭化シリコン基板、窒化ガリウム基板、窒化アルミニウム基板のいずれかであることを特徴とする、請求項1〜4のいずれか1項に記載の半導体装置。
【請求項6】
基板の上方に(0001)面形成層を部分的に形成し、
前記基板及び前記(0001)面形成層の上方に(0001)面及び(000−1)面を有する窒化物半導体層を形成し、
前記(0001)面を有する窒化物半導体層上にソース電極、ドレイン電極及びゲート電極を形成するとともに、前記(000−1)面を有する窒化物半導体層上にホール引き抜き電極を形成することを特徴とする半導体装置の製造方法。
【請求項1】
同一基板上に形成され、(0001)面及び(000−1)面を有する窒化物半導体層と、
前記基板と前記窒化物半導体層との間に部分的に設けられた(0001)面形成層と、
前記(0001)面を有する窒化物半導体層上に設けられたソース電極、ドレイン電極及びゲート電極と、
前記(000−1)面を有する窒化物半導体層上に設けられたホール引き抜き電極とを備えることを特徴とする半導体装置。
【請求項2】
前記窒化物半導体層は、(0001)面及び(000−1)面を有する第1窒化物半導体層、及び、前記第1窒化物半導体層の下側に接し、(0001)面及び(000−1)面を有する第2窒化物半導体層であり、
前記ソース電極、前記ドレイン電極及び前記ゲート電極が、前記(0001)面を有する第1窒化物半導体層上に設けられており、
前記ホール引き抜き電極が、前記(000−1)面を有する第1窒化物半導体層上に設けられており、前記第1窒化物半導体層の表面から前記第1窒化物半導体層と前記第2窒化物半導体層との界面よりも深い位置まで延びていることを特徴とする、請求項1記載の半導体装置。
【請求項3】
前記窒化物半導体層は、(0001)面及び(000−1)面を有する第1窒化物半導体層、及び、前記第1窒化物半導体層の上側に接し、(0001)面及び(000−1)面を有する第3窒化物半導体層を備え、
前記ソース電極及び前記ドレイン電極が、前記(0001)面を有する第1窒化物半導体層上に設けられており、
前記ホール引き抜き電極が、前記(000−1)面を有する第1窒化物半導体層上に設けられており、
前記ゲート電極が、前記(0001)面を有する第3窒化物半導体層上に設けられていることを特徴とする、請求項1又は2記載の半導体装置。
【請求項4】
ビアホールと、
前記ビアホールに設けられ、前記ホール引き抜き電極に接続されたビア配線とを備えることを特徴とする、請求項1〜3のいずれか1項に記載の半導体装置。
【請求項5】
前記基板が、サファイア基板、炭化シリコン基板、窒化ガリウム基板、窒化アルミニウム基板のいずれかであることを特徴とする、請求項1〜4のいずれか1項に記載の半導体装置。
【請求項6】
基板の上方に(0001)面形成層を部分的に形成し、
前記基板及び前記(0001)面形成層の上方に(0001)面及び(000−1)面を有する窒化物半導体層を形成し、
前記(0001)面を有する窒化物半導体層上にソース電極、ドレイン電極及びゲート電極を形成するとともに、前記(000−1)面を有する窒化物半導体層上にホール引き抜き電極を形成することを特徴とする半導体装置の製造方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【公開番号】特開2011−3652(P2011−3652A)
【公開日】平成23年1月6日(2011.1.6)
【国際特許分類】
【出願番号】特願2009−144323(P2009−144323)
【出願日】平成21年6月17日(2009.6.17)
【国等の委託研究の成果に係る記載事項】(出願人による申告)平成20年度、総務省、「無線アクセス用ミリ波帯無線伝送システムの実現のための基盤技術の研究開発」のうち、「高出力GaN系HEMTの超高周波化技術」委託研究、産業技術力強化法第19条の適用を受ける特許出願
【出願人】(000005223)富士通株式会社 (25,993)
【Fターム(参考)】
【公開日】平成23年1月6日(2011.1.6)
【国際特許分類】
【出願日】平成21年6月17日(2009.6.17)
【国等の委託研究の成果に係る記載事項】(出願人による申告)平成20年度、総務省、「無線アクセス用ミリ波帯無線伝送システムの実現のための基盤技術の研究開発」のうち、「高出力GaN系HEMTの超高周波化技術」委託研究、産業技術力強化法第19条の適用を受ける特許出願
【出願人】(000005223)富士通株式会社 (25,993)
【Fターム(参考)】
[ Back to top ]