【課題】ＦＥＴのソース領域にショットキー電極を形成し、内部にオミックパターン電極を備え、ゲート電極をソース電極の一部領域と窒化物半導体領域の一部に形成することによって、ノーマリ−オフ動作すると共に高耐圧及び高電流で動作可能な、半導体素子及び製造方法を提供する。
【解決手段】内部に２次元電子ガス（２ＤＥＧ）チャネルを形成する窒化物半導体層３０と、窒化物半導体層３０にオーミック接合されたドレイン電極５０と、ドレイン電極５０と離間され、窒化物半導体層３０にショットキー接合されるソース電極６０と、ドレイン電極５０とソース電極６０との間の窒化物半導体層３０上及びソース電極６０の少なくとも一部上にかけて形成された誘電層４０と、ドレイン電極５０と離間されるように誘電層４０上に配設され、一部が誘電層４０を挟んでソース電極６０のドレイン方向のエッジ部分上部に形成されたゲート電極７０とを含む。 （もっと読む）

【課題】ＦＥＴのソース領域にショットキー電極を形成し、ゲート電極をソース電極の一部領域と窒化物半導体領域の一部に形成し、ドレイン電極と該ソース電極との間にフローティングガードリングを設けることによって、ノーマリ−オフで動作する半導体素子を提供する。
【解決手段】内部に２次元電子ガス（２ＤＥＧ）チャネルを形成する窒化物半導体層３０と、窒化物半導体層３０にオーミック接合されたドレイン電極５０と、ショットキー接合されたソース電極６０と、ドレイン電極５０とソース電極６０との間で窒化物半導体層３０にショットキー接合されたフローティングガードリング７５と、ドレイン電極５０とソース電極６０との間及びソース電極６０の少なくとも一部上にかけて形成された誘電層４０と、誘電層４０上に形成され、一部が、誘電層４０を挟んでソース電極６０のドレイン方向のエッジ部分上に形成されたゲート電極７０とを含む。 （もっと読む）

【課題】オン抵抗が低く、かつ、Ｖｔｈが高い半導体装置を提供する。
【解決手段】基板１０２の上方に、ＩＩＩ−Ｖ族化合物半導体で形成されたバックバリア層１０６と、バックバリア層１０６上に、バックバリア層１０６よりバンドギャップエネルギーが小さいＩＩＩ−Ｖ族化合物半導体で形成され、バックバリア層１０６の上方の少なくとも一部に設けられたリセス部１２２において、他の部分より膜厚が薄いチャネル層１０８と、チャネル層１０８にオーミック接合された第１の電極１１６，１１８と、少なくともリセス部においてチャネル層の上方に形成された第２の電極１２０と、を備える半導体装置を提供する。 （もっと読む）

【課題】電流コラプスが抑制され、耐圧の高い半導体装置を提供する。
【解決手段】基板１１０と、基板１１０の上方に形成された窒化物系化合物半導体からなるバッファ層１２０と、バッファ層１２０上に形成された窒化物系化合物半導体からなるチャネル層１３０と、チャネル層１３０の上方に形成された窒化物系化合物半導体からなる電子供給層１３２と、電子供給層１３２の上方に形成された第１の電極１３６と、電子供給層１３２の上方に形成された第２の電極１３８と、を備え、第２の電極１３８の電位に対して、基板１１０の電位および第１の電極１３６の電位が同じ側であり、第２の電極１３８の下の領域のバッファ層１２０の厚さおよびチャネル層１３０の厚さの合計が、第１の電極１３６の下の領域のバッファ層１２０の厚さおよびチャネル層１３０の厚さの合計より、大きい半導体装置。 （もっと読む）

【課題】半導体素子、例えばＦＥＴのソース領域にショットキー電極を形成し、ゲート電極をソース電極の一部領域と窒化物半導体領域の一部に形成することによって、ノーマリ−オフまたはエンハンスメントモード動作する半導体素子及び製造方法を提供する。
【解決手段】基板１０上に配設され、内部に２次元電子ガス（２ＤＥＧ）チャネルを形成する窒化物半導体層３０と、該窒化物半導体層３０にオミック接合されたドレイン電極５０と、該ドレイン電極５０と離間して配設され、該窒化物半導体層３０にショットキー接合されたソース電極６０と、該ドレイン電極５０と該ソース電極６０との間の窒化物半導体層３０上及び該ソース電極６０の少なくとも一部上にかけて形成された誘電層４０と、該ドレイン電極５０と離間して誘電層４０上に配設され、一部が誘電層４０を挟んでソース電極６０のドレイン方向のエッジ部分上に形成されたゲート電極７０とを含む。 （もっと読む）

【課題】横方向からのノイズに対するトランジスタ動作の影響を抑制する。
【解決手段】ＧａＮを用いたＨＥＭＴが形成されたチップ３０と、前記チップを搭載する導電性のステージ１１と、前記ステージと前記ＨＥＭＴのソースとに電気的に接続されたソースリード１２と、前記ＨＥＭＴのゲートに電気的に接続されたゲートリード１４と、前記ＨＥＭＴのドレインに電気的に接続されたドレインリード１３と、を具備し、前記ソースリード、前記ドレインリードおよび前記ゲートリードの順に配列されている半導体装置。 （もっと読む）

【課題】基板の反りを抑制しつつ、バッファ層及び化合物半導体の厚さを稼ぐことができ、素子耐圧を向上することができる半導体装置を提供する。
【解決手段】半導体装置は、基板２と、バッファ層３と、窒化物系化合物半導体４とを備える。バッファ層３は、ＡｌＮ層とＧａＮ層とを積層した第１のバッファ領域３２１，３３１と、ＧａＮ層を有する第２のバッファ領域３２２，３３２とを交互に積層して構成される。バッファ層３において窒化物系化合物半導体４側の第１のバッファ領域３３１とそれに隣接する第２のバッファ領域３３２との１組の全体のＡｌ組成は基板側の１組のＡｌ組成に対して大きく設定されている。 （もっと読む）

【課題】 エッチングによるダメージを抑制しながら、ヘテロ接合面の近傍に負イオンを導入する技術を提供する。
【解決手段】 導入領域８上に保護膜３０を形成する保護膜形成工程と、保護膜形成工程の後に、導入領域８を負イオンを含むプラズマに曝すプラズマ工程を備えている。保護膜３０は、プラズマに対するエッチング速度が導入領域８よりも小さい。保護膜３０には、負イオンを通過させることが可能な材料が用いられている。プラズマ中の負イオンは、保護膜３０を通過し、導入領域８に導入される。 （もっと読む）

【課題】エアブリッジの強度を向上させる。
【解決手段】半導体層上に設けられ、互いに並列に配置された複数のソースフィンガー１０と、半導体層上に設けられ、複数のソースフィンガー１０と交互に配置された複数のドレインフィンガー１２と、半導体層上に設けられ、ソースフィンガー１０とドレインフィンガー１２との間にそれぞれ配置された複数のゲートフィンガー１４と、複数のゲートフィンガー１４同士、複数のソースフィンガー１０同士、および複数のドレインフィンガー１２同士のいずれかを共通に接続するバスラインと、複数のソースフィンガー１０、複数のドレインフィンガー１２、および複数のゲートフィンガー１４のいずれかに設けられ、バスライン上を跨ぐ複数の第１エアブリッジ２４と、複数の第１エアブリッジ２４同士の間を接続し、半導体層との間に空隙を有する第２エアブリッジ２６と、を備える半導体装置。 （もっと読む）

【課題】良好なオン特性を維持したまま、逆方向バイアスに対するリーク電流を低減した半導体デバイスを得る。
【解決手段】窒化物系化合物半導体からなるチャネル形成層と、チャネル形成層上に設けられ、第１の窒化物系化合物半導体からなる第１の半導体層、および、第２の窒化物系化合物半導体からなる第２の半導体層を有する疑似混晶からなる疑似混晶層と、疑似混晶層上に設けられ、窒化物系化合物半導体からなり、チャネル形成層の多数キャリアと反対の導電型を有する導電半導体層と、導電半導体層に接する第１の電極と、チャネル形成層に電気的に接続された第２の電極と、を備える半導体デバイスを提供する。 （もっと読む）

【課題】窒化物半導体を用いた半導体装置のオン抵抗を低減できるようにする。
【解決手段】半導体装置は、アンドープのＡｌＧａＮ層１０４と、該ＡｌＧａＮ層１０４の上に形成され、ＡｌＧａＮ層１０４とオーミック接触するソース電極１０７及びドレイン電極１０８とを有している。ＡｌＧａＮ層１０４の上部における少なくとも各電極１０７、１０８と接触する部分には、不純物拡散層１１０が形成されている。不純物拡散層１１０は、ＡｌＧａＮ層１０４に対しアクセプタ性を示す不純物が拡散し、且つ、ＡｌＧａＮ層１０４における窒素空孔と不純物とが結合してなる不純物準位が、ＡｌＧａＮ層１０４の伝導帯端の近傍に形成される。 （もっと読む）

【課題】内部に横型トランジスタが形成されたシリコン又はＩＶ族アクティブダイの上面に、ＩＩＩ−Ｖ族アクティブダイが積層された積層複合デバイスを製作する。
【解決手段】積層複合デバイスはＩＶ族横型トランジスタ１２０と、ＩＶ族横型トランジスタの上に積層されたＩＩＩ−Ｖ族トランジスタ１１０とを備える。ＩＶ族横型トランジスタのドレインがＩＩＩ−Ｖ族トランジスタのソースと接触され、IV族横型トランジスタのソースがＩＩＩ−Ｖ族トランジスタのゲート１１６に結合されて前記複合デバイスパッケージの上面の複合ソース１０２を与え、ＩＩＩ−Ｖ族トランジスタのドレインが複合デバイスパッケージの上面の複合ドレイン１０４を与える。ＩＶ族横型トランジスタのゲート１２６が積層複合デバイスの上面の複合ゲート１０６を与え、ＩＶ族横型トランジスタの基板が積層複合デバイスの底面にある。 （もっと読む）

【課題】従来の共通基板上へのデバイスの並置構成は、電流通路の寄生のインダクタンス、抵抗、及びパッケージの放熱要件を増大し、製造コストも増大するため、III−窒化物又は他のIII−V族トランジスタをIV族ダイオードと一体化するコンパクトでコストエフェクティブなパッケージングを提供する。
【解決手段】積層複合デバイスはIV族縦型トランジスタ１２０と該IV族縦型トランジスタの上に積層されたIII−Ｖ族トランジスタ１１０とを備える。IV族縦型トランジスタのドレインがIII−Ｖ族トランジスタのソースと接触され、IV族縦型トランジスタのソースが前記積層複合デバイスの底面の複合ソースを与えるためにIII−Ｖ族トランジスタのゲートに結合され、III−Ｖ族トランジスタのドレインが積層複合デバイスの上面の複合ドレインを与える。IV族縦型トランジスタのゲートが前記積層複合デバイスの上面の複合ゲートを与える。 （もっと読む）

【課題】光照射に適合した、少なくとも１つの電位障壁、又は表面障壁を持つ半導体デバイスの製造または処理に関し、高い絶縁破壊電圧と、大電流で低いキヤリア密度を有するデバイスの製造方法を提供する。
【解決手段】ａ）基板１を用意するステップと、ｂ）第１エピタキシャル半導体層３を基板１の上に設けるステップと、ｃ）１次元または２次元の繰り返しパターンを形成するステップと、を含み、パターンの各部分が、０．１〜５０の範囲のアスペクト比を有するようにした方法を開示する。対応する半導体デバイス、電子回路および装置も開示している。 （もっと読む）

【課題】高電力で高性能なデバイスによって生成される熱応力に耐えることができる金属相互接続システムを提供する。
【解決手段】半導体デバイス構造であって、炭化ケイ素およびＩＩＩ族窒化物からなる群から選択される広バンドギャップの半導体部分と、該半導体部分に対する相互接続構造であって、それぞれ２つの高導電性層と互い違いに、少なくとも２つの拡散バリア層を含む、相互接続構造とを備え、該拡散バリア層は、該高導電性層とは異なる熱膨張係数を有し、該高導電性層よりも低い熱膨張係数を有し、該それぞれの熱膨張係数の差異は、該高導電性層の膨張を抑えるために十分な大きさであるが、層間の接着強度を超える歪みを隣接層間に生じさせる差異よりも小さい、半導体デバイス構造。 （もっと読む）

【課題】製造された結晶にある欠陥総数を低減するために、種結晶を用いた昇華システムにおいて形成された結晶の１ｃらせん転位欠陥レベルが低く、より大きく、高品質の炭化珪素バルク単結晶を製造する方法を提供する。
【解決手段】３Ｃ、４Ｈ、６Ｈ、２Ｈ、および１５Ｒポリタイプからなる群から選択されるポリタイプであって、少なくとも７５ｍｍ（３インチ）の直径と、約２０００ｃｍ^−２未満の１ｃらせん転位密度とを有する高品質のＳｉＣ単結晶ウェハ。 （もっと読む）

【課題】製造効率の向上、コストダウン、信頼性の向上を実現する。
【解決手段】第１導電型の第１電界効果トランジスタを第１基板に設ける。そして、第１導電型と異なる第２導電型の第２電界効果トランジスタを第２基板に設ける。そして、第１基板と第２基板とのそれぞれを対面させて貼り合わせる。そして、第１電界効果トランジスタと第２電界効果トランジスタとの間を電気的に接続させる。 （もっと読む）

【課題】低電圧デバイス保護付き高電圧複合半導体デバイスを提供する。
【解決手段】電圧保護されたデバイスを含複合半導体デバイスの１つの好適な実現では、ノーマリオフ複合半導体デバイス３００が、第１出力キャパシタンス３１８を有するノーマリオンIII-窒化物パワートランジスタ３１０と、このノーマリオンIII-窒化物パワートランジスタとカスコード接続された低電圧（ＬＶ）デバイス３２０を具えて、このノーマリオフ複合半導体デバイスを形成し、このＬＶデバイスは第２出力キャパシタンス３４８を有する。第１出力キャパシタンス対第２出力キャパシタンスの比率を、ノーマリオンIII-窒化物パワートランジスタのドレイン電圧対ＬＶデバイスの降伏電圧の比率に基づいて設定して、ＬＶデバイスの電圧保護を行う。 （もっと読む）

【課題】 高周波特性を確保し、サイズを小型化し、かつ製造が容易な、正孔の蓄積を解消できる、耐圧性に優れた、半導体装置等を提供する。
【解決手段】 ヘテロ接合電界効果トランジスタ（ＨＦＥＴ：Hetero-junction Field Effect Transistor）であって、非導電性基板１上に位置する、チャネルとなる二次元電子ガス（２ＤＥＧ：2 Dimensional Electron Gas）を形成する再成長層７（５，６）と、再成長層に接して位置する、ソース電極１１、ゲート電極１３およびドレイン電極１５を備え、ソース電極１１が、ゲート電極１３に比べて、非導電性基板１から遠い位置に位置することを特徴とする。 （もっと読む）

【課題】平坦性が向上した半導体基板を基礎として、特性の高性能化された半導体発光素子を提供する。
【解決手段】ｐ型電極３２と、ｎ型電極３１と、ｐ型電極３２に接続され、複数のｐ型窒化物系III−Ｖ族化合物半導体からなるｐ型積層構造（１６〜２０）と、ｎ型電極３１に接続され、複数のｎ型窒化物系III−Ｖ族化合物半導体であるｎ型積層構造（１１〜１４）と、ｐ型積層構造（１６〜２０）とｎ型積層構造（１１〜１４）との間に形成されたＩｎＧａＮからなる多重井戸構造を備える活性層１５とを備え、ｎ型積層構造が、ＧａＮ層１１と、ＧａＮ層１１上に形成されたドープ層１０と、ドープ層１０上に設けられた窒化物系III−Ｖ族化合物半導体層１２と、窒化物系III−Ｖ族化合物半導体層１２よりも活性層１５側に設けられた超格子層１３とを含む。 （もっと読む）