導電性のフィールドプレートをIII-族窒化物半導体の各セルにおけるドレイン電極とゲートとの間に形成し、このフィールドプレートをソース電極に接続して、ゲートとドレインとの間における電界を低減する。これら電極はＮ+のIII-族窒化物のパッド層に支持し、またゲートはショットキーゲートまたは絶縁ゲートとする。
（もっと読む）

【課題】リーク電流の増大、及び電流コラプス現象によるオン抵抗の増大を抑制できる窒化物系化合物半導体装置を提供する。
【解決手段】窒化物系化合物半導体からなるキャリア走行層３を有する半導体層１０と、半導体層１０の主面１００上に配置され、キャリア走行層３を流れる主電流の電流経路の端部である第１の主電極２１及び第２の主電極２２と、第１の主電極２１及び第２の主電極２２を囲むように主面１００上に配置され、主面１００直下及びその近傍の半導体層１０内の電荷を制御する外周電極３０とを備える。 （もっと読む）

【課題】
素子領域周辺をエッチングして素子分離を行ない、かつ優れた特性を有する化合物半導体装置とその製造方法を提供する。
【解決手段】
化合物半導体装置は、ＩｎＰ基板と、ＩｎＰ基板上方にエピタキシャル積層で形成されたメサであって、チャネル層、チャネル層上方のキャリア供給層、キャリア供給層上方のコンタクト用キャップ層を含むメサと、キャップ層上に形成された一対のオーミック電極である、ソース電極とドレイン電極と、一対のオーミック電極の間でキャップ層を除去して形成され、キャリア供給層を露出するリセスと、リセスから離れる方向にキャップ層のエッジから後退して、キャップ層上に形成された絶縁膜と、リセスのキャリア供給層上からメサ外に延在するゲート電極と、チャネル層のゲート電極と対向する側部を除去して形成されたエアギャップと、を有する。 （もっと読む）

【課題】良好なトランジスタ特性を保ちつつ衝突イオン化により生成した正孔を外部に放出することができる半導体装置を提供する。
【解決手段】基板１００と、基板１００上に設けられたＩＩＩ族窒化物半導体多層膜と、ＩＩＩ族窒化物半導体多層膜の上部に設けられた、ゲート電極１１２、ソース電極１１０およびドレイン電極１１４とを備え、ＩＩＩ族窒化物半導体多層膜は、正孔走行層１０４、電子走行層１０６および電子供給層１０８を含み、正孔走行層１０４とゲート電極１１２とが導電体により電気的に接続されている。 （もっと読む）

【課題】高アバランシェ耐量を有する半導体装置を提供する。
【解決手段】第１導電型の第１のシリコン層と、第１のシリコン層の上に設けられ第１のシリコン層よりも高抵抗な第２のシリコン層と、第２のシリコン層の上に設けられた第２導電型の第３のシリコン層と、第３のシリコン層の上に設けられた第１の窒化物半導体層と、第１の窒化物半導体層の上に設けられ第１の窒化物半導体層よりもバンドギャップが大きい第１導電型の第２の窒化物半導体層と、第２の窒化物半導体層の表面に接し且つ第３のシリコン層に接続された第１の主電極と、第２の窒化物半導体層の表面に接し且つ前記第１のシリコン層に接続された第２の主電極と、第２の窒化物半導体層の上における第１の主電極と第２の主電極との間の部分に設けられた制御電極とを備えている。 （もっと読む）

【課題】高電圧スイッチング動作においても、電流コラプスを抑制することができるＧａＮ系半導体素子を提供する。
【解決手段】ＧａＮ系半導体素子２０は、サファイア（０００１）基板１上に形成されたバッファ層２と、アンドープＧａＮ層から成るチャネル層３と、アンドープＡｌＧａＮから成る電子供給層４とを備える。バッファ層２はｎ型の導電性を有するn-GaN層から成る。n-GaN層から成るバッファ層２の電位を制御できる構造として、ソース電極６が、バッファ層２とオーミック接触するように、バッファ層３上に形成されるエピタキシャル層（チャネル層３と電子供給層４）に埋め込まれてバッファ層２に達する深さまで延びている構成が採られている。ソース電極６がバッファ層２とオーミック接触しているので、n-GaN層から成るバッファ層２をソース電極６と同電位にすることができる。 （もっと読む）

【課題】ノーマリオフ型HEMTを得ることが困難であった。
【解決手段】本発明に従うHEMTは、溝２０を有する電子走行層３と、この上を覆う電子供給層４と、電子供給層４の一方の主面上に形成されたソース電極５、ドレイン電極６及びゲート電極７とを有している。ゲート電極７は溝２０の上に配置されている。電子走行層３の溝２０の両側面は他よりも薄い電子供給層４で覆われている。溝２０の両側面の角度及びこの両側面の電子供給層４の厚みはノーマル状態で２ＤＥＧ層１７を分断するように決定される。 （もっと読む）

【課題】電流コラプス現象が抑制された半導体装置及びその製造方法を提供する。
【解決手段】ＨＥＭＴ１１１として機能する半導体装置は、上面に、ゲート電極１５３とドレイン電極１５５とを結ぶ方向に長軸方向が揃えられた棒状分子１６３から構成される電流コラプス抑制膜を備える。かかる配向制御は、絶縁膜１２５の上に溝１６１を形成することにより可能となる。前記電流コラプス抑制膜の作用により、高電圧印加後に表面準位１３３にトラップされた電子の存在に起因する電流コラプス現象が抑制される。 （もっと読む）

【課題】半導体層内部に発生する電界を低減し、耐圧を向上できる窒化物半導体装置を提供する。
【解決手段】チャネル層を形成する第１の窒化物半導体層３、及びそれより禁制帯幅が広く窒化物半導体層３に対し障壁層となる層を含む第２の窒化物半導体層４を含む半導体層と、この半導体層３，４上に互いに間隔を隔てて形成されたソース電極５及びドレイン電極６と、半導体層３，４上のソース電極５とドレイン電極６との間の領域に形成されたゲート電極７とを備え、少なくともゲート電極７とドレイン電極６との間に存在する半導体層３，４にはフッ素を含む少なくとも１つのフッ素導入領域９が備えられている。 （もっと読む）

【課題】ソース抵抗やドレイン電流の劣化を伴わない、埋め込みゲート型エンハンスモードのＨＥＭＴを提供する。
【解決手段】ＧａＮ−ＨＥＭＴは、ＧａＮチャネル層２２と、ＧａＮチャネル層２２上にヘテロ接合されたＡｌＧａＮバリア層２４と、ＡｌＧａＮバリア層２４の上面のゲート領域に形成された所定の深さのリセス部２６と、リセス部２６に対して選択的に再成長されてリセス部２６の内壁面に被着されたｉ−ＧａＮ選択再成長層２７と、ｉ−ＧａＮ選択再成長層２７を介してリセス部２６を埋め込むゲート電極４０と、ゲート電極の両側に所定距離隔てて形成されたソース電極４１及びドレイン電極４２とを有している。 （もっと読む）

【課題】 ノーマリオフで動作するMIS構造を有するHEMTを提供すること。
【解決手段】 HEMT１０は、ドレイン電極に電気的に接続するドレイン領域３２と、ソース電極に電気的に接続するソース領域３４と、ドレイン領域３２とソース領域３４の間に形成されている第１半導体領域２２と、第１半導体領域２２の表面の一部にゲート絶縁膜４２を介して対向しているゲート電極４２を有するMIS構造４０と、第１半導体領域２２の表面の残部に接しているとともに第１半導体領域２２のバンドギャップよりも広いバンドギャップを有する第２半導体領域２４を有するヘテロ構造を備えている。ドレイン領域３２とソース領域３４は、MIS構造４０とヘテロ構造を直列に配置した構造で接続されている。 （もっと読む）

【課題】電極形成工程を複雑化することなく、ＢｅＯ膜を除去し優れた接合性を有するｐ側電極を形成することが可能な半導体素子の製造方法を提供することを目的とする。
【解決手段】本発明の半導体素子の製造方法によれば、ＡｕＢｅ層５を有するｐ側電極１８、１８ａ、１８ｂの表面にオーミック特性付与時の熱により生成されるＢｅＯをエッチングにより除去するため、電極形成工程を複雑化することなく、優れた接合性を有するｐ側電極１８、１８ａ、１８ｂを形成することができる。 （もっと読む）

【課題】より高い破壊電圧およびより低いオン抵抗を含み、高周波数において十分に機能するパワースイッチングデバイスを提供する。
【解決手段】多重フィールドプレートトランジスタが、活性領域、ならびにソース、ドレイン、およびゲートを含む。第１のスペーサ層が、活性領域の上方でソースとゲートの間にあり、第２のスペーサ層が、活性領域の上方でドレインとゲートの間にある。第１のスペーサ層上の第１のフィールドプレート、及び第２のスペーサ層上の第２のフィールドプレートが、ゲートに接続される。第３のスペーサ層が、第１のスペーサ層、第２のスペーサ層、第１のフィールドプレート、ゲート、および第２のフィールドプレート上にあり、第３のフィールドプレートが、第３のスペーサ層上にあり、ソースに接続される。 （もっと読む）

【課題】オフ時の静電容量が低い電界効果トランジスタ、およびその製造方法を提供する。
【解決手段】半絶縁性の基板１０と、基板１０上に配置されたチャネル層１３と、チャネル層１３に電界を印加するためのゲート電極２１と、ゲート電極２１を挟むように配置されたソース電極１９およびドレイン電極２０とを含む。半絶縁性の基板１０のうち、ソース電極１９とドレイン電極２０との間の領域に対応する位置には凹部１０ａが形成されている。凹部１０ａ内は、基板１０よりも比誘電率が小さい物質で満たされている。ゲート電極２１から凹部１０ａまでの最短距離ｄは、１０μｍ以下である。 （もっと読む）

【課題】リーク電流や耐圧低下の防止された、トレンチ構造またはメサ構造を有するIII 族窒化物半導体装置。
【解決手段】Ｃ面サファイア基板１上にＧａＮ層２を成長させ、ＧａＮ層２上にＴ字型のＵＳＧ膜３を、ＵＳＧ膜３の側面がＧａＮ層２のＡ面とＭ面に平行となるように作製した。その後、ＵＳＧ膜３をマスクとしてＧａＮ層２をドライエッチングした。図２ａ、ｂのように、Ａ面よりもＭ面の方が荒れが少ないことが分かる。次に、ＴＭＡＨ水溶液でウェットエッチングした。図２ｃ、ｄのように、Ａ面、Ｍ面ともに荒れが解消されていて、特にＭ面は鏡面状になっている。したがって、トレンチ溝側面またはメサエッチング側面をＭ面とすれば、III 族窒化物半導体装置のリーク電流や耐圧低下を防止できる。 （もっと読む）

【課題】
低消費電力、低費用化が実現可能で、マイクロ波電力応用に適合したガリウムナイトライドを基盤とする高電子移動度トランジスタを提供する。
【解決手段】
高電子移動度トランジスタ1は、ガリウムナイトライド(GaN)バッファ層10、該バッファ層10上のアルミニウムガリウムナイトライド(GaAlN)バリア層20、該バリア層20上に位置す
るソース電極30、前記バリア層20上に前記ソース電極30と離隔して位置するドレイン電極40、前記バリア層20の上面に前記ソース電極30及びドレイン電極40と離隔して位置するゲート電極50、前記バリア層20上面に蒸着された誘電体層60、前記ゲート電極50の上方で誘電体層60上に形成される電界電極70、及び前記誘電体層60内部に前記ゲート電極50及びドレイン電極40間に離隔するように形成される内部電界電極80を含む。このように、高電子移動度トランジスタのゲート電極50とドレイン電極40間に内部電界電極80を挿入することで、上記課題が達成される。 （もっと読む）

複数のエピタキシャル層を有し、動作時（Ｅ）界がかかっている半導体デバイスであり、具体的には、高電子移動度トランジスタ（ＨＥＭＴ）である。エピタキシャル層の中には、動作時（Ｅ）界を打ち消すための負イオン領域がある。半導体デバイスを製造するための１つの方法は、基板を設けるステップと、基板の上にエピタキシャルを成長させるステップとを備える。半導体デバイスの中の動作時電（Ｅ）界を打ち消すために、負イオンがエピタキシャル層の中に導入され、負イオン領域を形成する。コンタクトは、負イオン領域形成の前か後に、エピタキシャル層の上に堆積させることができる。
（もっと読む）

【課題】電極の位置を面方向のみならず深さ方向にも高精度に制御し、耐圧、オン抵抗などの特性変動を抑えることが可能な化合物半導体装置の製造方法を提供する。
【解決手段】化合物半導体基板１上に、第1のパターン１１ｄ及び第２のパターン１１ｆを形成する工程と、第１のパターン１１ｄと第２のパターン１１ｆ間に、第１の層間絶縁膜１２を形成する工程と、第１のパターン１１ｄを選択的に除去し、第１の開口部を形成する工程と、第１の開口部内に、第１の電極を形成する工程と、第２のパターン１１ｆを選択的に除去し、第２の開口部を形成する工程と、少なくとも第２の開口部内に、第２の層間絶縁膜を形成する工程と、第２の層間絶縁膜上に第２の電極を形成する工程を備える。 （もっと読む）

【課題】HEMTとダイオードとから成る複合半導体装置の小型化が要求されている。
【解決手段】本発明に従うHEMTとダイオードとから成る複合半導体装置は、電子走行層３と電子供給層４とを含む半導体領域５と、この一方の主面上に形成されたソース電極７及びドレイン電極８とゲート電極１２とを有し、更に、半導体領域５の一方の主面上におけるゲート電極１２とドレイン電極８との間にショットキー電極６０を有する。ショットキー電極６０は導体６０ａによってソース電極７に接続されている。ショットキー電極６０と半導体領域５とで形成されたショットキーダイオードは、帰還又は回生又は保護ダイオードとして機能する。このショットキーダイオードの電流はゲート電極１２に基づく空乏層に妨害されない。 （もっと読む）

【課題】ソース電極近傍における２次元電子ガス層の生成不足を解消すること。
【解決手段】第１非ｐ型層１０４の膜厚は、凸部（中央部１０３ａ）の形成によって不均一になっている。即ち、ｐ型半導体結晶層１０３と第１非ｐ型層１０４とのｐｎ接合界面がゲート電極Ｇの下において他の部位よりも高く盛り上がっているために、第１非ｐ型層１０４の膜厚はゲート電極Ｇの下では他の部位よりも薄くなっている。また、第１非ｐ型層１０４の厚膜部の端部は、ゲート絶縁膜１０６の周縁部の直下にまで潜り込む様に延びている。そして、これらの構造によって、ｐｎ接合界面を内包する空乏層の上端面αは、各導通用電極Ｓ，Ｄの近傍においては第１非ｐ型層１０４と第２非ｐ型層１０５との界面に到達していない。また、ゲート電極Ｇの下においては空乏層の上端面αは、第２非ｐ型層１０５の内部にまで入り込んでいる。 （もっと読む）