【課題】コンタクト抵抗が小さいオーミック電極を備えたIII−Ｖ族窒化物半導体を用いた半導体装置を実現できるようにする。
【解決手段】半導体装置は、基板１１の上に順次形成された、第１のIII−Ｖ族窒化物半導体層１２及び第１のIII−Ｖ族窒化物半導体１２と比べてバンドギャップが大きい第２のIII−Ｖ族窒化物半導体層１３と、ｐ型の導電型を有する第３のIII−Ｖ族窒化物半導体層２１と、第１のオーミック電極１４とを備えている。第１のオーミック電極１４は、下部が第２のIII−Ｖ族窒化物半導体層１３及び第３のIII−Ｖ族窒化物半導体層２１を貫通し且つ第１のIII−Ｖ族窒化物半導体層１２における２次元電子ガス層よりも下側の領域に達するように形成されている。 （もっと読む）

【課題】電界集中を緩和し、高い耐圧を得ることが可能な半導体装置を提供する。
【解決手段】
半導体層上において、第１フィールドプレートＦＡは、第１絶縁膜上に、第１電極１０２と第２電極１０３との間に相互に間隔を置いて配置され、第２フィールドプレートＦＢは、第２絶縁膜上に、第１電極１０２上方から第２電極１０３上方までの間に相互に間隔を置いて配置され、
第１電極および第２電極側末端のＦＢは、第１電極または第２電極およびそれに隣り合うＦＡに重なり、
前記第１電極および第２電極側末端ＦＢ以外の一方のＦＡまたはＦＢは、第１電極から第２電極への方向と垂直方向に隣り合う複数の他方のＦＡまたはＦＢに重なり合い、前記第１電極および第２電極側末端ＦＢ以外の他方のＦＡまたはＦＢは、第１電極から第２電極への方向に隣り合う２つの前記一方のＦＡまたはＦＢに重なり合う半導体装置。 （もっと読む）

【課題】製造が容易で、かつ高い耐圧を確保しながら低損失化を図ることができる半導体装置を提供すること、およびその半導体装置を製造するための製造方法を提供する。
【解決手段】半導体装置としてのショットキーダイオード１０は、半導体からなる基板１１と、基板１１上に形成されたｎ型層１２とを備えている。ｎ型層１２は基板１１側の表面である第１の面１２Ａとは反対側の表面である第２の面１２Ｂから第１の面１２Ａに向けて延びるように形成された溝１３を有している。溝１３の底部である底壁１３Ａに接触する位置には絶縁体としての酸化物層１４が配置されており、かつ溝１３の側壁１３Ｂに接触するようにｎ型層１２とショットキー接触可能な金属膜１５が溝１３を埋めるように形成されている。さらに、ｎ型層１２の第２の面１２Ｂに接触するようにアノード電極１６が配置されている。 （もっと読む）

【課題】テラヘルツ波を効率よく受信し、信号／雑音比を向上したテラヘルツ波受信素子を提供する。
【解決手段】第１の波長λ₁のテラヘルツ波を受信するテラヘルツ波受信素子１００であ
って、２以上の半導体層（バッファ層１０２ａおよび電子供給層１０４ａ）のヘテロ接合により形成される２次元電子チャネル層１０３ａ、ゲート幅方向にλ₁／２の長さを有するゲート電極１１１ａ、ドレイン電極１１３ａおよびソース電極１１２ａを有する第１のＦＥＴ１００ａと、第１のＦＥＴ１００ａのゲート電極１１１ａのゲート幅方向における中央部と接続され、かつ、ゲート電極１１１ａと直交するように配置されたゲート配線１１４ａとを備える。 （もっと読む）

【課題】ＧａＮ系ＨＥＭＴ及びＭＩＭキャパシタを同一基板上に設ける場合でも小型化することができる半導体装置及びその製造方法を提供する。
【解決手段】基板１の表面上に下部電極１１を形成し、下部電極１１上に誘電体膜１２を形成し、誘電体膜１２上に基板１の表面に接する上部電極１４ａを形成する。また、基板１の裏面から基板１をエッチングすることにより、上部電極１４ａの基板１の表面に接する部分に達するビアホール１ａを基板１に形成し、基板１の裏面上にビアホール１ａを介して上部電極１４ａに接するビア配線３６を形成する。 （もっと読む）

【課題】ノーマリオフ型の炭化珪素接合ＦＥＴはゲートの特性が、使い勝手が悪いという問題がある。これは、ノーマリオフを実現するためにゲート電圧が0Vでオフしていなければならず、かつ、ゲート・ソース間のpn接合に電流が流れないようにオン状態としてはゲート電圧を2.5V程度に抑える必要があるため、実質的にゲート電圧を0Vから2.5Vの間で制御しなければならないためである。従って、閾値電圧からオン状態のゲート電圧までが1Vから2V程度しかなく、ドレイン電流がゲート電圧の変化に非常に敏感であるため、ゲートの制御が難しい。
【解決手段】本願発明は、ノーマリオフ型の炭化珪素接合ＦＥＴのゲートに、接合ＦＥＴのゲート容量と同等か少し小さな容量を持つ素子を接続したものである。 （もっと読む）

【課題】小型かつ高性能な半導体装置を提供すること。
【解決手段】第１のＧａＡｓ層１１、およびこのＧａＡｓ層１１に対して水平方向が長手方向となるように形成された四角柱状の第２のＧａＡｓ層１２と、第１、第２のＧａＡｓ層１１、１２の表面に形成されたＡｌＧａＡｓ層１３と、第１のＧａＡｓ層１１の裏面に形成されたドレインパッド１４と、第２のＧａＡｓ層１２上のＡｌＧａＡｓ層１３の表面に形成された帯状のソースパッド１６と、第１のＧａＡｓ層１１上のＡｌＧａＡｓ層１３上のうち、第２のＧａＡｓ層１２の両側に形成された帯状のゲートパッド１５と、を具備し、第１のＧａＡｓ層１１の厚さは、第２のＧａＡｓ層１２のうち、両側にゲートパッド１５が形成された領域（ゲート領域１８）を除く部分の厚さよりも厚く形成される。 （もっと読む）

【課題】簡便に半導体集積回路を小領域に電気的に分離する。
【解決手段】厚さが１５０〜６００μｍ程度のＩｎＰ基板、ＧａＡｓ基板等の化合物半導体基板１の表面に半導体集積回路２を形成し、化合物半導体基板１の裏面（半導体集積回路２が形成された表面とは反対側の面）に、直角に交わっている複数の切込溝３を設け、半導体集積回路２の表面から切込溝３の底面までの距離を５０〜１５０μｍとし、切込溝３内にＡｕ等の金属４を埋め込み、金属４を化合物半導体基板１の裏面全面にも設ける。 （もっと読む）

【課題】外部回路接続に棒はんだを用いる、複数の相互接続金属層およびはんだ濡れ性の前面金属部構造を備えるＨＥＭＴを含むＩＩＩ族窒化物パワーデバイスの、いくつかの典型的な実施形態を提供する。
【解決手段】はんだ濡れ性の前面金属部１４０ａおよび１４０ｂの構成は、ＴｉＮｉＡｇのようなトリメタルからなり、ＨＥＭＴのソースおよびドレインコンタクトを交互の細長いデジットまたはバーとして露出するように設けられる。また、単一のパッケージは、前面金属部構造１４０ａおよび１４０ｂが交互の相互嵌合したソースおよびドレインコンタクトを露出する、こうしたＨＥＭＴを多数集積し、これはＩＩＩ族窒化物デバイスを用いるＤＣ‐ＤＣパワー変換回路設計に有利となり得る。外部回路接続に棒はんだを用いることにより、横方向の導電が可能となり、これによりデバイスのオン抵抗Ｒｄｓｏｎを低減する。 （もっと読む）

【課題】製造工程において高温で短時間のアニールを可能にすることにより、イオン注入の工程が不要なＡｌ_ｘＧａ_１−ｘＮ／Ａｌ_ｙＧａ_１−ｙＮヘテロ接合のオーミック電極を備える電子デバイスを提供する。
【解決手段】
電子デバイスは、ワイドバンドギャップ化合物半導体層と、前記ワイドバンドギャップ化合物半導体層上に形成されるオーミック電極とを含む電子デバイスであって、前記ワイドバンドギャップ化合物半導体層は、Ｉｎ_ｉＡｌ_ｊＧａ_ｋＮ（ｉ＋ｊ＋ｋ＝１，０≦ｉ≦１，０＜ｊ≦１，０≦ｋ＜１）からなる化合物半導体バリア層とＡｌ_ｙＧａ_１−ｙＮ（０＜ｙ≦１）からなる化合物半導体チャネル層からなり、前記オーミック電極は、前記化合物半導体バリア層上に密着層が積層され、前記密着層上にオーミック層が積層されて形成された電極であり、前記密着層はＺｒからなるようにする。 （もっと読む）

【課題】ＨＦＥＴの種々の特性を改善する。
【解決手段】ヘテロ接合型電界効果トランジスタでは、サファイア基板の上面上において第１の金属層（２）とヘテロ接合を含む窒化物半導体層（５、６）とがこの順に形成されており、窒化物半導体層上にはソース電極（７）、ゲート電極（８）およびドレイン電極（９）が配置されており、第１の金属層は開口部（４）を含むようにパターン化されており、窒化物半導体層は第１の金属層の開口部で露出されたサファイア基板の上面から結晶成長しており、第１の金属層はソース電極へ電気的に接続されていることを特徴としている。 （もっと読む）

【課題】化合物半導体装置のソース電極、ドレイン電極及びゲート電極を形成するいずれの領域においても、残渣のない良好な半導体／金属界面が得られるようにする。
【解決手段】化合物半導体装置の製造方法を、基板１上に化合物半導体積層構造４を形成する工程と、化合物半導体積層構造上に金属膜５Ａ〜５Ｃを形成する工程と、金属膜上にソース電極７及びドレイン電極８を形成する工程と、金属膜の一部を酸化又は窒化して、金属酸化物膜又は金属窒化物膜５ＣＸを形成する工程と、金属酸化物膜又は金属窒化物膜上にゲート電極９を形成する工程とを含むものとする。 （もっと読む）

【課題】デバイス特性を維持し、ゲートリーク電流を低減できる電界効果トランジスタ及びその製造方法を提供する。
【解決手段】本発明に係る電界効果トランジスタ１００は、III−Ｖ族窒化物半導体層構造と、半導体層構造上に離間して形成されたソース電極１０５及びドレイン電極１０６と、ソース電極１０５及びドレイン電極１０６の間に形成されたゲート電極１０８と、ソース電極１０５上及びドレイン電極１０６上に形成された電極保護膜１０７と、半導体層構造上に、ソース電極１０５、ドレイン電極１０６、ゲート電極１０８及び電極保護膜１０７の上面の少なくとも一部を覆うように形成され、半導体層構造を保護する第１のパッシベーション膜１０９を備え、第１のパッシベーション膜１０９は、所定の材料に対して化学的に活性であり、電極保護膜１０７は、所定の材料に対して化学的に不活性な金属である。 （もっと読む）

【課題】電流コラプスが抑制された窒化物半導体を用いた電界効果トランジスタを容易に実現できるようにする。
【解決手段】電界効果トランジスタは、基板１００の上に形成され、第１の窒化物半導体層１２２及び第２の窒化物半導体層１２３を有する半導体層積層体１０２を備えている。半導体層積層体１０２の上には、互いに間隔をおいてソース電極１３１及びドレイン電極１３２が形成されている。ソース電極１３１とドレイン電極１３２との間には、ソース電極１３１及びドレイン電極１３２と間隔をおいてゲート電極１３３が形成されている。ドレイン電極１３２の近傍には正孔注入部１４１が形成されている。正孔注入部１４１は、ｐ型の第３の窒化物半導体層１４２及び第３の窒化物半導体層１４２の上に形成された正孔注入電極１４３を有している。ドレイン電極１３２と正孔注入電極１４２とは、電位が実質的に等しい。 （もっと読む）

【課題】最大発振周波数ｆ_ｍａｘを高くしてダイヤモンド電界効果トランジスタの特性を大きく向上させ、かつ電圧降下を小さく抑えることにより実用レベルに到達させること。
【解決手段】「ソース・ゲート電極間隔ｄ_ＳＧ、ゲート・ドレイン電極間隔ｄ_ＧＤを狭くすること」と「ソース電極の厚さｔ_Ｓ、ドレイン電極の厚さｔ_Ｄを厚くすること」とを両立させるために、ソース電極およびドレイン電極を、エッチング溶液を用いてエッチングする層とレジストを用いてリフトオフする層とに分けて形成する。これにより電極の逆メサ部を小さくすることができるため、ソース電極とゲート電極との間隔を小さくして最大発振周波数ｆ_ｍａｘを上げ、かつソース電極およびドレイン電極の厚みを厚くして電圧降下を小さく抑えることができる。 （もっと読む）

【課題】ダイヤモンド薄膜内に存在する結晶欠陥、不純物等を減少させ、高品質なダイヤモンド薄膜を作製可能なダイヤモンド薄膜作製方法を提供すること。
【解決手段】ダイヤモンドが安定な高圧力下でアニールを行う。これにより、結晶中に含まれる格子欠陥等が回復、除去され、ダイヤモンド結晶薄膜を高品質化する事ができる。「（ダイヤモンドが）安定な、安定に」とは、ダイヤモンドがグラファイト化せずにダイヤモンドの状態を保つ状態を指す。ダイヤモンドが安定にアニール出来る領域内でアニールを行う温度（アニール温度、とも呼ぶ）Ｔおよびアニールを行う圧力（アニール圧力、とも呼ぶ）Ｐが決定される。この領域は、図２１に示される、Ｐ＞０．７１＋０．００２７ＴまたはＰ＝０．７１＋０．００２７Ｔを満たし、なおかつＰ≧１．５ＧＰａの領域である。このような領域は、図２１中の斜線部分である。 （もっと読む）

【課題】ノーマリオフ特性が安定的に得られる窒化物半導体装置を提供すること。

【解決手段】基板１と、基板１上に形成され、且つ、ヘテロ接合界面２２ａを有する窒化物半導体層２と、窒化物半導体層２に形成されたリセス３と、を備える窒化物半導体装置であって、
窒化物半導体層２は、基板１上に形成されたＡｌｘ１Ｉｎｘ２Ｇａ１−ｘ１−ｘ２Ｎ（０≦ｘ１＜１、０≦ｘ２≦１、０≦（ｘ１＋ｘ２）≦１）からなるキャリア走行層２２と、キャリア走行層２２上に形成されたＡｌｙＧａ１−ｙＮ（０＜ｙ≦１、ｘ１＜ｙ）からなる第１の層２３１、第１の層２３１上に形成されたＧａＮからなる第２の層２３２、及び、第２の層上に形成されたＡｌｚＧａ１−ｚＮ（０＜ｚ≦１、ｘ１＜ｚ）からなる第３の層２３３を有するキャリア供給層２３と、を備え、
凹部３は、第３の層２３３を貫通し、凹部底面３１において第２の層２３２の主面が露出するように形成される。 （もっと読む）

【課題】工程増を最小限とした簡便な手法で、基板に反りを生ぜしめることなく、また基板上方の化合物半導体層の結晶性を損なうことなく確実な素子分離を実現し、信頼性の高い装置構成を得る。
【解決手段】ＳｉＣ基板１上の素子分離領域に相当する部位にマスク２を形成し、マスク２を覆うようにＳｉＣ基板１上に緩衝層３を第１の温度で形成し、第１の温度より高い第２の温度で加熱処理して緩衝層３のうちＳｉＣ基板１上の部位を結晶化し、緩衝層３の上方に化合物半導体層１０を形成して、化合物半導体層１０のマスク２の上方に相当する部位を素子分離領域とする。 （もっと読む）

【課題】ダイシング工程における半導体装置の歩留低下が抑制できる半導体ウェハ及び半導体装置を安価に提供することを目的とする。

【解決手段】基板１と、前記基板１上に形成され且つ素子形成領域２を有する化合物半導体層３と、前記素子形成領域２に形成された少なくとも１つの半導体素子と、を備える半導体装置であって、前記化合物半導体層３が、前記基板１上において選択的に形成された低結晶膜３１と、前記基板１上に隣接して形成され且つ前記素子形成領域２を有する第１の化合物成長層３２と、平面的に見て前記素子形成領域２を包囲するように前記低結晶膜３１上に隣接して形成され且つ前記第１の化合物成長層３２よりも低い結晶性を有する第２の化合物成長層３３と、を備えることを特徴とする。 （もっと読む）

【課題】炭化珪素基板を用いた接合型ＦＥＴにおいて、ゲート・ソース間のｐｎ接合領域において生じるリーク電流を低減する。
【解決手段】炭化珪素基板を用いたトレンチ型接合ＦＥＴにおいて、トレンチ５の側壁および底面に窒素を導入することにより、トレンチ５の表面にｎ型層８およびｎ^＋型層９を形成する。これによりｐ^＋型ゲート領域４とｎ^＋型ソース領域３との接合領域であるｐｎ接合領域はダメージの多いトレンチ５の側壁ではなく半導体基板２１の主面において露出し、また、その露出する領域は狭まるため、ｐｎ接合領域におけるリーク電流を低減することができる。 （もっと読む）