【課題】ＴＦＴのソース・ドレイン電極とオーム性コンタクトをとるためには、ソース・
ドレイン領域に十分高い濃度を有するドーパントを与えることが必要となる。従来は、ド
ーパントの導入方法としてフォスフィン処理等を用いて全面に不純物を導入していた。そ
のため、チャネル部にも不純物が導入されてしまうという問題があった。そこで、チャネ
ル部へのドーパントの侵入を抑えられるＴＦＴの製造方法を提供する。
【解決手段】ガラス基板１０１上に下地保護膜１０２、Ｍｏ電極１０３を形成した後ドー
パントを含んだ液体シリコン１０４を塗布、乾燥させる。次にソース・ドレイン領域１０
７の部分のみを残してエッチングする。続けて熱処理を行い液体シリコン１０４をポリシ
リコン化させることで、高い濃度を有するソース・ドレイン領域１０８ａを有するＴＦＴ
を形成する。 （もっと読む）

【課題】層間絶縁膜のコンタクトホールを介した画素電極とドレイン電極とのコンタクト抵抗値が、安定的に１０Ｅ４Ω以下にすることができるＴＦＴアレイの製造方法および液晶表示装置を提供する。
【解決手段】本発明の液晶表示装置用ＴＦＴの製造方法は、ＴＦＴを形成する工程と、前記透明絶縁性基板上に該ＴＦＴ領域に起因する段差部をなくすように表面が平坦化された層間絶縁膜を形成する工程と、該層間絶縁膜のドレイン電極の上部にコンタクトホールを設け、該コンタクトホールを介して下部のドレイン電極と電気的に接続されるように該層間絶縁膜上に画素電極を形成する工程と、前記層間絶縁膜にコンタクトホール部を形成したのち、該コンタクトホール部に露出した前記下部のドレイン電極の表面を含む基板表面を、コンタクト部表面を清浄化するために表面処理する工程を含んでなるものである。 （もっと読む）

【課題】断線不良の発生や実装時の接続不良の発生を抑制し、信頼性が高く高歩留まりで製造可能なアクティブマトリックス基板を提供する。
【解決手段】アクティブマトリックス基板１００は、絶縁性基板１上に、ゲート電極２ａを形成する第１の金属膜と、ゲート電極２ａを覆う第１の層間絶縁膜４と、半導体膜５と、ソース電極８、ドレイン電極９及びソース電極８に表示信号を供給するソース配線７を形成する第２の金属膜と、第２の層間絶縁膜１１と、第２の層間絶縁膜１１に形成されたコンタクトホール１２を介してソース電極８に接続される画素電極１３とを層状に形成した画素表示領域２７を少なくとも備える。さらに、表示信号入力を行うためにソース配線７を画素表示領域２７から引き出すソース引き出し配線１８を備え、ソース引き出し配線１８は、ゲート電極２ａを形成する前記第１の金属膜と同一の層に形成されている。 （もっと読む）

【課題】ゲート抵抗の低減化と、素子の高耐圧化とを同時に達成することを可能とした半導体装置を提供する。
【解決手段】半導体基板１上にゲート絶縁膜５を介してゲート電極６が形成される。またゲート電極６を挟むように半導体基板１の表面に拡散領域２、３が形成されている。拡散領域３に電気的に接続されるよう半導体基板１の表面に高抵抗層２１が形成され、さらにこの高抵抗層２１に電気的に接続されるように半導体基板１の表面に低抵抗層２２が形成され、この低抵抗層２２にドレイン電極２３が接続される。 （もっと読む）

【課題】特性の良好な金属酸化膜を提供し、電子デバイスの特性を向上させる。
【解決手段】電子デバイス（例えば、液晶表示装置のＴＦＴ部）の製造において、基板１００上に例えば透明導電性膜となる、金属アルコキシド塗布膜を形成し、水素及び酸素の混合ガスを燃料とするガスバーナーの火炎を熱源とした熱処理を施し、金属アルコキシド塗布膜を焼成するとともに、形成される透明導電性膜（金属酸化膜）の改質を行う。かかる熱処理によれば、火炎中もしくは火炎の周囲の水酸基ラジカル（ＯＨ^*）や酸素ラジカル（Ｏ^*）等により、加水分解や重縮合反応が促進され、未反応部が低減し、透明導電性膜（金属酸化膜）の膜質が向上する。 （もっと読む）

【課題】データ配線の構造の工夫により有機薄膜トランジスタの特性を向上させる表示装置、及びその簡単な製造方法を提供する。
【解決手段】本発明による表示装置は、ＩＴＯまたはＩＺＯから成るソース電極とドレイン電極との対とは別に、金属から成る低抵抗のデータ配線が備えられている。本発明による表示装置の製造方法は、ゲート絶縁膜の上に透明電極物質層とデータ配線物質層とを順番に積層し、同じ感光膜を利用して透明電極物質層とデータ配線物質層とを続けてパターニングする。 （もっと読む）

【課題】ＣＮＴＦＥＴの固有の両極性の性質を克服するＣＮＴ技術を提供して、安定なｐ型ＣＮＴＦＥＴおよびｎ型ＣＮＴＦＥＴを提供する。
【解決手段】ＣＮＴＦＥＴの両極性の性質を克服するために、ソース／ドレイン・ゲート１２５が、ソース／ドレイン電極１０５と反対の側のＣＮＴ１１０の下に導入される。ソース／ドレイン・ゲート１２５は、正電圧または負電圧のいずれかをＣＮＴ端部１１１に印加するために使用され、それにより、対応するＦＥＴをそれぞれｎ型またはｐ型ＣＮＴＦＥＴのいずれかに設定する。また、一方がｎ型ＣＮＴＦＥＴに、他方がｐ型ＣＮＴＦＥＴに設定された隣接する２つのＣＮＴＦＥＴにより、相補型ＣＮＴＦＥＴをデバイス内に組み込むことができる。 （もっと読む）

【課題】本発明の課題は、走査線の配線抵抗が小さく、ゲインが大きく、配線間のリークと配線容量が小さい、基板にプラスチックフィルムを用いた有機トランジスタおよびその製造方法を提供することである。
【解決手段】ゲート電極と走査線を別の層に形成することにより、ゲート電極の厚さを薄く、走査線の厚さを厚くした有機トランジスタの製造が可能となった。
これにより、配線抵抗が小さく、ゲインが大きい有機トランジスタを得る事が可能となった。 （もっと読む）

【課題】 配線、これを含む薄膜トランジスタ基板、及びその製造方法が開示される。
【解決手段】 本発明の一実施例による配線は、下部構造物上に形成されたバリア膜、前記バリア膜上に形成された銅又は銅合金を含む銅導電膜、前記銅導電膜上に形成された中間膜、及び前記中間膜上に形成されたキャッピング膜を含むか、又は下部構造物上に形成されたバリア膜、前記バリア膜上に形成された第１中間膜、前記第１中間膜上に形成された銅又は銅合金を含む銅導電膜、前記銅導電膜上に形成された第２中間膜、及び前記第２中間膜上に形成されたキャッピング膜を含む。 （もっと読む）

【課題】 ソース電極およびドレイン電極とゲート絶縁膜との密着性を改善し、ソース電極およびドレイン電極と電子材料層との接触抵抗が低い薄膜トランジスタを高い良品率で実現することを目的とする。
【解決手段】 薄膜トランジスタであって、基板１０と、前記基板の上に設けられたゲート電極１１と、前記ゲート電極の上に設けられたゲート絶縁膜１２と、前記ゲート絶縁膜の上に、前記ゲート絶縁膜に接して、所定の間隔を隔てて設けられたソース電極１５およびドレイン電極１４であって、前記ソース電極および前記ドレイン電極の少なくとも一方が、金属と金属酸化物２１とを含有する、ソース電極およびドレイン電極と、前記ゲート絶縁膜の上の、少なくとも前記ソース電極と前記ドレイン電極との間の間隔に設けられた電子材料層１３とを有する薄膜トランジスタが提供される。 （もっと読む）

【課題】自然酸化を防止して電気的な特性を向上させた薄膜トランジスタ基板とその製造方法、並びにこれを有する液晶表示パネル及び電界発光表示パネルを提供する。
【解決手段】薄膜トランジスタは、ゲート電極、アクティブ層、ソース電極、ドレイン電極、及びバッファ層を含む。ゲート電極はベース基板上に形成される。アクティブ層はゲート電極をカバーするようにゲート電極の上部に形成される。ソース電極及びドレイン電極はアクティブ層の上部に所定の間隔で離隔されて形成される。バッファ層は、アクティブ層とソース電極及びドレイン電極との間にそれぞれ形成され、厚さによって連続的に変動する含有量比を有する複数の物質からなる。ソース電極及びドレイン電極とアクティブ層との間にバッファ層が形成されることによって、酸化による接触抵抗が増加することを防止することができ、薄膜トランジスタの電気的な特性を向上させることができる。 （もっと読む）

【課題】 配線層それ自体の厚さの増加及びアンダーカットの生成に起因するステップカバレッジの低下と、生産性の低下、製造コストの上昇という難点を生じないで、透明導電層の腐食及びコンタクト抵抗の増加という問題を解消できる液晶表示装置と、その製造方法を提供する。
【解決手段】 絶縁性基板１上に形成されたＡｌ層またはＡｌ合金層からなる第１配線層２を、第１配線層２の一部を露出させるコンタクトホール３３を持つ第１絶縁層３で覆う。メッキ法で堆積した金属よりなる第１導電材９ｂをコンタクトホール３３中に配置し、第１配線層２の露出部分に接触させ且つその露出部分全体を覆う。第１導電材９ｂ上に第１透明導電層１０ｂを形成し、第１透明導電層１０ｂを第１導電材９ｂを介して第１配線層１に電気的に接続する。 （もっと読む）

【課題】ソース／ドレイン間でのリーク電流の発生が防止された半導体装置を提供する。
【解決手段】ゲート電極５およびサイドウォール絶縁膜６は、素子形成領域の上側の領域から素子分離酸化膜２の上側の領域まで延びており、かつ、チタンシリサイド膜は、少なくともサイドウォール酸化膜６および素子分離酸化膜２に隣接する領域であってサイドウォール酸化膜６の外側に位置する領域には形成されていない。 （もっと読む）

【課題】正スタガ構造において、ソース・ドレイン電極上の半導体膜もしくはゲート絶縁膜のステップカバレッジを向上させ、また、これらの膜の薄膜化を図り、半導体装置の特性を向上させる技術を提供する。
【解決手段】ガラス基板１０の上部に、ソース・ドレイン電極１２ａ、１２ｂをレジスト膜１４ａ、１４ｂをマスクにエッチングすることにより形成した後、例えば絶縁性の液体材料を塗布し、ソース・ドレイン電極１２ａ、１２ｂ間を絶縁膜１５ａで埋め込み、平坦化を図った後、その上部に半導体膜１６ａ、ゲート絶縁膜１７およびゲート電極１８（Ｇ）を形成する。 （もっと読む）

【課題】配線の電気抵抗を低減した半導体装置を提供する。
【解決手段】絶縁表面を有する基板上に形成された薄膜トランジスタと、前記基板上に形成された第１の配線と、前記薄膜トランジスタの結晶性珪素膜からなる活性層、ゲイト絶縁膜及びゲイト電極、並びに前記第１の配線上に形成された第１の絶縁膜と、前記第１の絶縁膜上に隣合って平行に形成された複数の第２の配線とを有し、前記第１の配線と前記第２の配線とは、前記第１の絶縁膜に設けられた複数のコンタクトホールを介して電気的に接続し、前記第１の配線は分断された構造であり、前記分断された第１の配線の間に、前記第２の配線と交差する配線が配置され、前記第２の配線は、周辺回路のクロック信号線又はビデオ信号線である。 （もっと読む）

【課題】 ゲート電極の膜厚を厚く形成することなく、ゲート電極の十分な遮光性と低抵抗化とを両立することができる電気光学装置を提供する。
【解決手段】 多結晶シリコン層５ａと、多結晶シリコン層５ａに積層する高融点金属の硅化物層５ｂと、硅化物層５ｂに積層する高融点金属層５ｃとを具備する多層構造の薄膜でＴＦＴ３０のゲート電極３ａを形成することにより、ゲート電極３ａの膜厚を厚く形成することなく、十分な遮光性と低抵抗化とを両立する。すなわち、多結晶シリコン層５ａの上層に積層された高融点金属の硅化物層５ｂ及び高融点金属層５ｃを積層によって、ゲート電極３ａの低抵抗化が実現され、同時に、硅化物層５ｂの上層に積層されたシリコン成分を含まない高融点金属層５ｃによって、ＴＦＴ基板１０にアニール処理が行われた場合等にも、薄い膜厚でゲート電極３ａの遮光性が十分に確保される。
（もっと読む）

【課題】より良好な電気的特性を有する化合物半導体を用いた薄膜トランジスタを有する半導体装置、及びその作製方法を提供することを目的とする。
【解決手段】半導体層として化合物半導体材料を用い、半導体層とソース電極層及びドレイン電極層との間に、それぞれ導電性の有機化合物及び無機化合物を含むバッファ層を形成する。バッファ層は有機化合物及び無機化合物を含む層として形成される。化合物半導体材料を用いた半導体層とソース電極層及びドレイン電極層との間に介在するバッファ層によって、半導体層とソース電極層及びドレイン電極層との導電性は向上し、電気的に良好な接続を行うことができる。 （もっと読む）

【課題】低オン抵抗と高耐圧を両立させるとともに、出力容量の小さな電界効果型トランジスタを提供する。
【解決手段】絶縁基板表面に設けられた第１導電型ベース層４と、前記ベース層に一部が接合するように設けられた第２導電型ソース層５と、前記ソース層および前記ベース層に一部が接合するように形成された高濃度の第１導電型コンタクト層６と、前記ベース層に対して前記ソース層と反対側に設けられた第２導電型ドレイン層７と、前記べース層と前記ドレイン層とで挾まれた領域に設けられたドリフト層１２，１３と、前記ベース層、前記ソース層および前記ドリフト層の上にゲート絶縁膜を介して形成されたゲート電極と、を備え、前記ソース層、前記ドレイン層および前記コンタクト層は、前記絶縁基板表面に接触していることを特徴とする電界効果型トランジスタ。 （もっと読む）

【課題】金属半導体化合物からなるゲート電極の抵抗ばらつきの発生を抑制できる半導体装置の製造方法を実現すること。
【解決手段】半導体装置の製造方法は、半導体基板２００上にゲート絶縁膜２０１を形成する工程と、前記ゲート絶縁膜上に、金属と半導体との化合物からなり、所定のゲート長を有するゲート電極２０６を形成する工程とを含む半導体装置の製造方法であって、前記ゲート電極２０６を形成する工程は、平均粒径が前記所定のゲート長に対応した所定値以下に制御され、かつ、シリコンおよびゲルマニウムの少なくとも一方を含む、多結晶の半導体膜２０５を形成する工程と、前記半導体膜２０５上に金属膜２０３を形成する工程と、熱処理により前記半導体膜２０５と前記金属膜２０３とを反応させ、前記半導体膜２０５の全体を金属半導体化合物層に変える工程とを含む。 （もっと読む）

【課題】コンタクト抵抗の低いトランジスタを提供する。
【解決手段】Ｐ型又はＮ型を付与する不純物元素を含む半導体膜と、その上に形成された絶縁膜と、少なくとも前記絶縁膜に形成されたコンタクトホールを介して前記半導体膜と電気的に接続された電極又は配線とを有し、前記半導体膜は、所定の深さよりも深い領域に含まれる前記不純物元素の濃度が第１の範囲（１×１０^２０／ｃｍ^３以下）であり、且つ前記所定の深さより浅い領域に含まれる前記不純物元素の濃度が第２の範囲（１×１０^２０／ｃｍ^３を超える）であり、前記半導体膜の、前記電極又は配線と接する部分よりも深い領域は、前記不純物元素の濃度が前記第１の範囲である。 （もっと読む）