【課題】 高い開口率を得ながら十分な保持容量（Ｃｓ）を確保し、また同時に容量配線の負荷(画素書き込み電流)を時間的に分散させて実効的に低減する事により、高い表示品質をもつ液晶表示装置を提供する。
【解決手段】 ゲート電極１０６と異なる層に走査線１０２を形成し、容量配線１０７が信号線１０９と平行になるよう配置する。各画素はそれぞれ独立した容量配線１０７に誘電体を介して接続されているため隣接画素の書き込み電流による容量配線電位の変動を回避でき、良好な表示画像を得る事ができる。 （もっと読む）

【課題】ポリメタルゲート構造とデュアルゲート構造とを採用するＣＭＯＳ ＬＳＩにおいて、ゲート電極の一部を構成する高融点金属膜の酸化と、ゲート電極の他の一部を構成するｐ型多結晶シリコン膜中のホウ素の拡散とを共に抑制することのできるライト酸化処理技術を提供する。
【解決手段】水素ガスおよび酸素ガスと水素ガスとから触媒により合成された水蒸気を含む混合ガスを半導体ウエハ１Ａの主面に供給し、エッチングによって削られたゲート電極の端部下のゲート絶縁膜のプロファイルを改善する熱処理を、ゲート電極の一部を構成する高融点金属膜が実質的に酸化されず、かつゲート電極の他の一部を構成するｐ型多結晶シリコン膜中のホウ素がゲート酸化膜を通って基板に拡散しない低熱負荷条件下で行う。 （もっと読む）

【課題】 良好な電気的特性のトランジスタが得られるようにし、これによって半導体装置の微細化や高密度化を可能にし、さらには３次元に積み重ねることをも可能にした、半導体装置の製造方法とこの製造方法によって得られる半導体装置を提供する。
【解決手段】 基体１上に形成された結晶性半導体膜３のうち第１の部分以外の少なくとも第２の部分及び第３の部分に不純物を注入する第１の工程と、第２の部分および第３の部分にそれぞれソース及びドレインを形成する第２の工程とを備える。第２の工程において、少なくとも第２の部分および第３の部分に対して加熱処理を施すことにより、第１の部分の少なくとも一部をシードとする第２の部分及び第３の部分の固相エピタキシー過程を誘起する。 （もっと読む）

【課題】低濃度のメタルを含有するインクを使用したインクジェット塗布による配線膜厚を厚く形成する。
【解決手段】２つのゲート配線１０１を隣接配置して形成するようにした光透過型感光性樹脂５２の開口部に、インクジェット塗布法によるインク１０１’を滴下し、インク１０１’の溶媒を蒸発・乾燥させ、捨て領域５２’を境界として、インク１０１’を分離させ、分離したインク１０１’’を乾燥・焼成させることで、従来の膜厚より２倍以上の膜厚のゲート配線１０１が形成される。 （もっと読む）

【課題】素子の高効率化およびコンパクト化が可能な，有機エレクトロルミネッセンス素子及びその製造方法を提供する。
【解決手段】基板３００上に半導体層３１０，ゲート電極３３０及びソース／ドレイン電極３５０，３５５を含む薄膜トランジスタ，及びソース／ドレイン電極３５０，３５５と接続される第１の電極３６０を同一層に形成し，第１の電極３６０上に積層され，少なくとも有機発光層を有する有機膜層３８０と，有機膜層３８０上に積層される第２の電極３９０とを含み，ソース／ドレイン電極及び第１の電極は，透明導電膜と，透明導電膜の下部に，０.１〜０.３原子％のＳｍ，０.１〜０.５原子％のＴｂ，０.１〜０.４原子％のＡｕ及び０.４〜１.０原子％のＣｕを含むＡｇ合金で形成される反射膜とを含んで形成される有機エレクトロルミネッセンス素子が提供される。 （もっと読む）

【課題】 安定な電気的特性を有する低抵抗の導電膜を液相法を用いて形成する方法を提供する。
【解決手段】 本発明の導電膜の形成方法は、基板Ｐ上に微粒子材料を含む液体材料１２を配置する工程と、前記基板Ｐ上の液体材料１２をフラッシュランプを用いた光照射により焼成して導電膜を形成する工程と、を含む。 （もっと読む）

【課題】薄膜トランジスタを用いた液晶表示装置及びその製造方法において、生産工程を簡素化すると共に、ソース配線とゲート配線の配線抵抗の増加を防ぐ。
【解決手段】絶縁基板１１上に形成された第１の光透過型感光性樹脂１２の開口部に、ゲート電極１３とソース配線２０１’と画素コンタクト層２１’とを形成する。これらの上にゲート絶縁膜１４と半導体層１５とオーミックコンタクト層（ｎ＋半導体層）１６と保護膜１７を形成する。さらに、第２の光透過型感光性樹脂１２’の開口部に、ソース電極１９とドレイン電極１９’と画素電極２１とを形成する。また、第２の光透過型感光性樹脂の開口部に形成されるクロス部接続配線は、ソース配線又はゲート配線と同じく、インクジェット塗布された銀微粒子を含有するインクが焼成されてできた焼成銀である。 （もっと読む）

【課題】配線幅が異なるパターンを接続した薄膜配線パターンにおける膜厚の段差を解消して上層に成膜する絶縁層のカバレッジ不良を低減し、信頼性の高い表示装置を提供する。
【解決手段】電極部８ａと絞り部８ｂの配線パターンの幅Ｗ０を同一の１０μｍとし、これを基準パターンとする。配線部８ｄは１０μｍの基準パターンをゲート配線の延在方向（図の横方向）に長手方向をもつ如く２本を並列にして実効的なパターン幅を２０μｍとする。端子部８ｃは、同じく５本の基準パターンをゲート配線の延在方向に長手方向をもつ如く並列に形成して実効的なパターン幅を５０μｍとする。そして、端子部８ｃと配線部８ｄとの接続部分、および絞り部８ｂと配線部８ｄとの接続部分は基準パターンを図の縦方向に配置する。端子部８ｃ、配線部８ｄ、電極部８ａ、絞り部８ｂ、およびそれらの接続部を同一幅Ｗ０のパターンとする。 （もっと読む）

【課題】引き出し抵抗の変化が少なく小型化できる薄膜トランジスタを提供する。
【解決手段】ソース領域12とドレイン領域13との間隔Ｂより小さな間隔Ａを介してコンタクトホール22,23を形成する。ＬＤＤ領域14,15とソース領域12およびドレイン領域13との境界部17,18をコンタクトホール22,23で露出する。コンタクトホール22,23内に積層したソース電極24およびドレイン電極25を境界部17,18上に積層する。コンタクトホール22,23形成時に合わせずれが生じても、ソース電極24およびドレイン電極25の引き出し抵抗がＬＤＤ領域14,15の抵抗値であるので変わらない。コンタクトホール22,23の間隔ＡがＬＤＤ領域14,15間の間隔Ｂより小さくなる。
（もっと読む）

【課題】検出器の電子雑音を低減する。
【解決手段】導電性材料の第一の層で形成された電極と、導電性材料の第二の層で形成された読み出し線と、読み出し線及び電極を電気的に接続するバイアとを備えた検出器（２２）である。一実施形態では、この検出器は、導電性材料の第一の層で形成されたソース電極（３８）及びドレイン電極（４０）と、導電性材料の第二の層で形成されたデータ線（４４）とを、ソース電極（３８）及びドレイン電極（４４）がデータ線（４４）から上下方向にオフセットして設けられるようにして含んでいる。代替的に、他の実施形態では、検出器は、導電性材料の第一の層で形成されたゲート電極（４６）と、導電性材料の第二の層で形成された走査線（５８）とを、ゲート電極（４６）が走査線（５８）から上下方向にオフセットして設けられるようにして含んでいる。 （もっと読む）

【課題】 ソース電極およびドレイン電極とポリシリコン層とのオーミックコンタクトを適切に形成することが可能な薄膜トランジスタ素子、およびその製造方法を提供すること。
【解決手段】 基板１と、基板１上に形成されており、かつチャネル領域２１とこれを挟むソース領域２２Ａおよびドレイン領域２２Ｂとを有するポリシリコン層２と、ポリシリコン層２の少なくとも一部を覆うゲート絶縁膜６と、ゲート絶縁膜６を挟んでチャネル領域２１と対向するゲート電極４と、ソース領域２２Ａおよびドレイン領域２２Ｂとそれぞれ導通するソース電極５Ａおよびドレイン電極５Ｂと、ポリシリコン層２、ゲート絶縁膜６、およびゲート電極４を覆う層間絶縁膜７と、を備える薄膜トランジスタ素子Ａ１であって、ソース電極５Ａおよびドレイン電極５Ｂと基板１との間には、導体層３Ａ，３Ｂがそれぞれ介在している。 （もっと読む）

【課題】ＬＤＤ領域を有する微細ＴＦＴを、工程数の少ないプロセスで作製し、各回路に応じた構造のＴＦＴを作り分けることを課題とする。また、ＬＤＤ領域を有する微細ＴＦＴであってもオン電流を確保することを課題とする。
【解決手段】ゲート電極を２層とし、下層のゲート電極のゲート長を上層のゲート電極のゲート長よりも長くし、ハットシェイプ型のゲート電極を形成する。この際に、レジストの後退幅を利用して上層のゲート電極のみをエッチングし、ハットシェイプ型のゲート電極を形成する。また、配線と半導体膜のコンタクト部をシリサイド化し、コンタクト抵抗を下げる。 （もっと読む）

【課題】 導電膜の修正において、修正箇所周辺における導電膜の連続性を確保する。
【解決手段】 下地層５の表面に形成された第１の導電膜６の端部を緩斜面状に整形する工程と、この緩斜面と下地層５の露出部とに渡って第２の導電膜１０を形成する工程とによって修正を行う。 （もっと読む）

【課題】 Ａｌを主成分とする主導体層をより低抵抗に維持すると同時に、一括のウェットエッチングでパターニングでき、主導体層の耐熱性、特にヒロック耐性が確保される新規の薄膜配線層を提供する。
【解決手段】 基板上にＮｉを主成分とする面心立方格子構造を有する下地層を、該下地層上に主成分が９９原子％以上のＡｌからなる主導体層を形成した薄膜配線層である。また、前記Ｎｉを主成分とする下地層の層厚が５ｎｍ以上１００ｎｍ以下である薄膜配線層である。また、前記Ｎｉを主成分とする下地層は、添加元素として（Ｔｉ、Ｚｒ、Ｈｆ、Ｖ、Ｎｂ、Ｔａ、Ｃｒ、Ｍｏ、Ｗ、Ｃｕ、Ｓｉ、Ｇｅ）から選択される１種または２種以上の元素を７〜３０原子％含有し、残部が不可避的不純物およびＮｉからなる薄膜配線層である。 （もっと読む）

【課題】 ゲート空乏化が抑制され、より簡易な工程で製造することができる半導体装置を提供する
【解決手段】 本発明の半導体装置は、
半導体層１０と、
前記半導体層１０に設けられた絶縁ゲート電界効果型トランジスタ２０と、を含み、
前記絶縁ゲート電界効果型トランジスタ２０は、
前記半導体層１０の上方に設けられたゲート絶縁層２２と、
前記ゲート絶縁層２２の上方に設けられ、ゲート電極となる電極層２４と、
前記半導体層１０に設けられ、ソース領域またはドレイン領域となる不純物領域２８と、を含み、
前記電極層２４の平均結晶粒径は、３０ｎｍ以上、５００ｎｍ以下であり、該電極層２４の全体に不純物が分散している （もっと読む）

【課題】 フィンＦＥＴにおけるフィン部分の寄生抵抗を低減するとともに、フィンＦＥＴのソース・チャネル間及びドレイン・チャネル間の抵抗のばらつきを低減することができる半導体装置を提供する。
【解決手段】 シリコン基板１０１の埋め込み絶縁膜１０２上に並置された複数のフィン１０３と、フィン１０３の中央部の両側面にゲート絶縁膜を介して設けられたゲート電極１０４と、このゲート電極１０４の両側に位置するフィン１０３部分の上面及び側面に結晶成長され、且つ隣接するフィン１０３部分間を相互接続する半導体層１０６を備える。そして、このゲート電極１０４の両側のフィン１０３部分及び半導体層１０６は、不純物が導入され、ソース／ドレイン層１０７を形成する。 （もっと読む）

【課題】Ｃｕ材料を用いる場合に生じる問題を回避するとともに、下層側の配線の段差に起因するディスクリネーション不良や上層側配線の断線不良の発生を抑制することができる配線構造を備えた液晶表示装置用基板及びその製造方法の提供。
【解決手段】下層配線（ゲート配線２）を、Ｃｕ層４の周囲をバリア金属膜３ａ、３ｂで被覆した構造とし、バリア金属膜３ａ、３ｂでＣｕとＳｉとの接触を防止し、耐薬品性、耐腐食性及び密着性を向上させる。また、予め透明絶縁基板１に溝１２を形成し、その中に上記構造の下層配線を埋設することにより、下層配線の段差に起因するディスクリネーション不良や上層配線の断線不良の発生を抑制する。これによりＡｌよりも抵抗の小さいＣｕを使用可能とし、下層配線を厚く形成できるため、大型、高密度かつ開口率の大きい液晶表示装置の表示品位を向上させることができる。 （もっと読む）

【課題】画素電極と直接接続でき、しかも、約２５０℃といった比較的低い熱処理温度を適用した場合でも充分に低い電気抵抗率と優れた耐熱性とを兼ね備えた配線材料を有する薄膜トランジスタ基板を提供する。
【解決手段】薄膜トランジスタと透明画素電極を有し、Ａｌ合金膜と酸化物導電膜が、高融点金属を介さずに直接接続しており、その接触界面にＡｌ合金成分の一部または全部が析出もしくは濃化して存在する薄膜トランジスタ基板であって、Ａｌ合金膜は、合金成分として、グループαに属する元素を０．１〜６原子％、およびグループＸに属する元素を０．１〜２．０原子％の範囲で含有するＡｌ−α−Ｘ合金からなり、グループαは、Ｎｉ，Ａｇ，Ｚｎ，Ｃｕ，Ｇｅの少なくとも一種、グループＸは、Ｍｇ，Ｃｒ，Ｍｎ，Ｒｕ，Ｒｈ，Ｐｄ，Ｉｒ，Ｐｔ，Ｌａ，Ｃｅ，Ｐｒ，Ｇｄ，Ｔｂ，Ｓｍ，Ｅｕ，Ｈｏ，Ｅｒ，Ｔｍ，Ｙｂ，Ｌｕ，Ｄｙの少なくとも一種である。 （もっと読む）

【課題】 浅いソース，ドレイン接合位置を保ちつつ接合リークを低く抑えることができ
、且つコンタクト抵抗も低く保つ。
【解決手段】
ＳＯＩ−ＭＯＳＦＥＴにおいて、絶縁膜１０２の上に形成され、チャネル領域を除いて
除去された第１のシリコン層１０３と、シリコン層１０３上にゲート絶縁膜２００を介し
て形成されたゲート電極３００と、シリコン層１０３のチャネル長方向の両側の絶縁膜１
０２に設けられた溝の底面及び側面に形成され、側面の一部でシリコン層１０３に接する
ように形成された第２のシリコン層６００と、第２のシリコン層６００からなるソース，
ドレイン領域６０１，６０２上に形成されたシリサイド層６３１，６３２と、シリコン層
１０３と接するシリコン層６００の側面部に位置するシリサイド層６３１，６３２に形成
された、ＡｓとＯを１０^１９ｃｍ^−３以上の濃度で含む拡散抑制領域とを備えた。 （もっと読む）

本発明は、銅配線または銅電極の表層に銀薄膜を形成して保護する銅配線または銅電極に関する。また、本発明は、上記銅配線または銅電極を用いる液晶表示装置に関する。基板に銅配線または銅電極を形成した後、上記銅配線または銅電極の表層に銀薄膜を形成する場合、上記銀薄膜が銅配線または銅電極を保護することで酸化またはその他、不要な反応に対する銅の抵抗性を強めることによって、銅電極及び配線の性能を良好に保持することができる。
（もっと読む）