表示装置とその製造方法
【課題】配線幅が異なるパターンを接続した薄膜配線パターンにおける膜厚の段差を解消して上層に成膜する絶縁層のカバレッジ不良を低減し、信頼性の高い表示装置を提供する。
【解決手段】電極部8aと絞り部8bの配線パターンの幅W0を同一の10μmとし、これを基準パターンとする。配線部8dは10μmの基準パターンをゲート配線の延在方向(図の横方向)に長手方向をもつ如く2本を並列にして実効的なパターン幅を20μmとする。端子部8cは、同じく5本の基準パターンをゲート配線の延在方向に長手方向をもつ如く並列に形成して実効的なパターン幅を50μmとする。そして、端子部8cと配線部8dとの接続部分、および絞り部8bと配線部8dとの接続部分は基準パターンを図の縦方向に配置する。端子部8c、配線部8d、電極部8a、絞り部8b、およびそれらの接続部を同一幅W0のパターンとする。
【解決手段】電極部8aと絞り部8bの配線パターンの幅W0を同一の10μmとし、これを基準パターンとする。配線部8dは10μmの基準パターンをゲート配線の延在方向(図の横方向)に長手方向をもつ如く2本を並列にして実効的なパターン幅を20μmとする。端子部8cは、同じく5本の基準パターンをゲート配線の延在方向に長手方向をもつ如く並列に形成して実効的なパターン幅を50μmとする。そして、端子部8cと配線部8dとの接続部分、および絞り部8bと配線部8dとの接続部分は基準パターンを図の縦方向に配置する。端子部8c、配線部8d、電極部8a、絞り部8b、およびそれらの接続部を同一幅W0のパターンとする。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、表示装置に係り、特にインクジェット法等の液体プロセスを用いて形成した薄膜配線を有する液晶パネル等の表示装置とその製造方法に関する。
【背景技術】
【0002】
画素ごとに点灯を制御する、所謂アクティブ・マトリクス方式のフラットパネル型表示装置では、薄膜トランジスタ等のスイッチング素子(以下、薄膜トランジスタで説明)とこの薄膜トランジスタで駆動される画素電極を有する多数の画素を一方の絶縁基板上に行および列にマトリクス状に配置して構成される。そして、マトリクス配置された多数の薄膜トランジスタを行毎に選択する走査信号を供給する複数のゲート配線(一方の薄膜配線パターン)と、選択されたゲート配線に接続した薄膜トランジスタに表示データを供給する複数のデータ配線(他方の薄膜配線パターン)とは、上記行および列に対応してマトリクス状に交差配置される。そして、この各薄膜配線パターン(ゲート配線パターンとデータ配線パターン)の交差領域のそれぞれに画素が配置されている。なお、表示装置によっては、ゲート配線とデータ配線の他に当該表示装置の表示方式に応じて必要な薄膜配線パターンを有するものがある。以下の説明は、このような薄膜配線にも同様に適用できる。
【0003】
上記のゲート配線パターンやデータ配線パターンは、ホトリソグラフィー(以下ホトリソと略記する)手法で形成するのが一般的であったが、近年、インクジェット法等の液体プロセスを用いた配線パターン形成方法が提案された。このインクジェットを用いた薄膜配線パターン形成技術は、例えば「非特許文献1」に記載されている。また、「特許文献1」には、絶縁基板にバンクで溝を形成し、この溝にインクジェット法で薄膜材料液を充填して薄膜を形成する成膜技術が開示されている。
【0004】
絶縁基板面にバンクで溝を形成し、この溝にインクジェット法で配線材料インク(薄膜材料液)を滴下し充填して薄膜を形成する成膜技術では、バンクはホトレジストの塗布とホトマスクを用いた露光・現像プロセスで形成される。このバンクの表面は撥液処理し、溝の底部は親液処理を施す。このようなバンクの形状、接触角からの配線材料インクの盛り込み量を算出する方法に関しては特許文献2に記載がある。
【非特許文献1】「日経エレクトロニクス」(2002.6.17発行、67頁から78頁)
【特許文献1】特開2000−353594号公報
【特許文献2】特開2002−131529号公報
【発明の開示】
【発明が解決しようとする課題】
【0005】
インクジェット法等の液体プロセスにおいては、薄膜配線パターンに塗布可能な配線材料インクの総量は溝幅(パターン幅)、バンク高さ、バンクに盛り込んだ配線材料インクの接触角により規定される。薄膜配線パターンの膜厚は、バンクに盛り込んだ配線材料インクの総量とインク内の導電微粒子含有率により一義的に定まる。通常、表示装置の絶縁基板に形成される薄膜配線パターン、例えばゲート配線パターンの幅は、端子部、配線部、電極部および絞り部で異なる。
【0006】
ゲート配線パターンは、外部回路から駆動信号を印加する端子部(所謂、パッド)と、印加された駆動信号を画素を構成する薄膜トランジスタに供給する配線部と、配線部から分岐してそれぞれの薄膜トランジスタを構成する電極部(ゲート電極)と、他方の薄膜配線であるデータ配線パターンとの交差領域に形成された絞り部とを接続したパターンを持つ。通常、端子部はもっとも幅広く、次に配線部の幅が広く、電極部あるいは絞り部の幅は比較的狭い。特に、絞り部は交差領域での容量を低減するために、電極幅を狭くしてある。
【0007】
そのため、幅の広狭に応じて盛り込まれる配線材料インクの盛り込み量が異なって、乾燥・焼成して得られる薄膜電極パターンの膜厚が端子部、配線部、電極部および絞り部で異なり、それぞれの境界部分でバンクの高さに対して段差が生じ、上層に成膜する絶縁層のカバレッジ不良が起こり易い。その結果、表示装置の信頼性を低下させてしまう。なお、このことは、ゲート配線に限るものでなく、データ配線、その他の配線や電極についても同様である。なお、ここでは配線や電極を纏めて配線と称することもある。
【0008】
本発明の目的は、配線幅が異なるパターンを接続した薄膜配線パターンにおける膜厚の段差を解消して上層に成膜する絶縁層のカバレッジ不良を低減し、信頼性の高い表示装置を提供することにある。
【課題を解決するための手段】
【0009】
本発明では、幅が同じなパターンを1又は複数用いることで、実質的に幅が異なる配線パターンあるいは電極パターンの接続で構成された薄膜配線パターンを得る。例えば、最小幅の配線パターンの幅を基準として、それよりも幅の広い配線パターンは最小幅の配線パターンの幅を有する配線パターンを2本またはそれ以上の複数本を平行に配置する。通常は、薄膜トランジスタのゲート電極となる配線パターンの幅を基準とする。
【0010】
すなわち、本発明の表示装置は、第1の絶縁基板と第2の絶縁基板を具備し、第1の絶縁基板上には薄膜トランジスタで構成した多数の画素と、配線材料インクの滴下塗布で形成されて画素を駆動するための一方の薄膜配線パターンおよび該一方の薄膜配線パターンと交差する他方の薄膜配線パターンを少なくとも有する。
【0011】
一方の薄膜配線パターンは、外部回路からの駆動信号を印加する端子部と、印加された駆動信号を複数の画素に供給する配線部と、該配線部から分岐してそれぞれの薄膜トランジスタを構成する電極部および他方の薄膜配線パターンとの交差領域に形成された絞り部とが接続された薄膜配線パターンを有する。
【0012】
そして、上記目的を達成するために、本発明は、前記端子部、配線部、電極部および絞り部の薄膜配線パターンとして、同一層で形成した薄膜配線パターンを、幅が同一の1又は複数の薄膜配線サブパターンで構成した。
【0013】
また、本発明は、前記端子部、配線部、電極部および絞り部の薄膜配線パターンとして、同一層で形成した薄膜配線パターンを、幅が同一の1又は複数の薄膜配線サブパターンで構成し、前記端子部における前記薄膜配線サブパターンの上に絶縁膜を介して積層された端子パターンを設け、前記端子パターンの幅を前記薄膜配線サブパターンの幅とは異ならせて、前記絶縁膜を貫通するスルーホールを通して前記薄膜配線サブパターンと電気的に接続した。
【0014】
また、本発明は、第1の絶縁基板上に形成した前記一方又は他方の薄膜配線パターンは、その薄膜配線サブパターンの各両側に沿って該薄膜配線サブパターンに接する側壁の間に、当該側壁の間隔で幅が規定された溝を形成するバンクを設け、前記バンクで形成された溝の幅に応じて前記薄膜配線サブパターン幅を規定することができる。
【0015】
また、本発明は、前記端子部、配線部、電極部および絞り部の薄膜配線パターンを、それらに必要とされる配線幅に応じて前記薄膜配線サブパターンの数を設定することができる。そして、前記薄膜配線パターンのうち、前記配線部の薄膜配線パターンを2以上の平行な薄膜配線サブパターンで構成することができる。
【0016】
本発明は、前記第1の絶縁基板の内面に有する前記一方の薄膜配線パターンはゲート配線、前記他方の薄膜配線パターンはデータ配線とし、該一方の薄膜配線パターンの端子部は外部回路からのゲート駆動信号を印加するゲート端子部、前記配線部は印加されたゲート駆動信号を複数の画素を構成する薄膜トランジスタのゲート電極に供給するゲート配線部、前記電極部は前記ゲート配線部から分岐してそれぞれの薄膜トランジスタを構成するゲート電極部、前記絞り部は前記他方の薄膜配線との交差領域でとすることができる。
【0017】
本発明の表示装置の製造方法は、第1の絶縁基板と第2の絶縁基板を具備し、第1の絶縁基板上には薄膜トランジスタで構成した多数の画素と、配線材料インクの滴下塗布で形成されて画素を駆動するための一方の薄膜配線パターンおよび該一方の薄膜配線パターンと交差する他方の薄膜配線パターンを少なくとも有し、一方の薄膜配線パターンは、外部回路から駆動信号を印加する端子部と、印加された駆動信号を前記画素を構成する薄膜トランジスタに供給する配線部と、配線部から分岐してそれぞれの薄膜トランジスタを構成する電極部と、他方の薄膜配線との交差領域に形成された絞り部とを接続したパターンを有し、端子部、配線部、電極部および絞り部の薄膜配線パターンを、幅が同一の1又は複数の薄膜配線サブパターンの接続で構成したものにおいて、以下の工程を備えた。
【0018】
すなわち、第1の絶縁基板上に前記一方の薄膜配線サブパターンの幅を規制する幅をもつ溝を形成するバンクを形成する工程と、
バンクの表面に撥液処理を施すと共に、当該バンクで形成される溝の底部に親液処理を施す工程と、
バンクで形成される溝に配線材料インクを滴下する工程と、
配線材料インクを滴下した第1の絶縁基板に乾燥・焼成を施して薄膜配線サブパターンを形成する工程を含む。
【0019】
上記本発明の製造方法において、薄膜配線パターンを構成する前記端子部、配線部、電極部および絞り部の薄膜配線サブパターンの数を、当該端子部、配線部、電極部および絞り部のそれぞれに必要とされる配線幅に応じて設定することができる。
【0020】
また、本発明は、薄膜配線パターンのうち、配線部の薄膜配線パターンは2以上の平行な溝に配線材料インクを滴下して薄膜配線サブパターンを形成することができる。
【0021】
そして、本発明は、第2の絶縁基板の内面に対向電極と複数色のカラーフィルタを形成し、第1の絶縁基板との間に液晶層を封入する工程により表示装置を製造する。
【発明の効果】
【0022】
本発明により、液体プロセスで形成した配線幅が異なるパターンを接続した薄膜電極パターンにおける膜厚の段差が解消されるので、その上層に成膜する絶縁層のカバレッジ不良が低減し、信頼性の高い表示装置を実現できる。
【発明を実施するための最良の形態】
【0023】
以下、本発明の表示装置およびその製造方法の実施形態について、図面を参照して詳細に説明する。
【0024】
先ず、本発明の配線形成の基本プロセスを説明する。図1は、本発明の配線形成の基本プロセスの流れと各プロセスにおける断面構造を示す図である。ここでは、絶縁基板1としてガラス基板を用い、その上にインクジェット装置を用いた配線材料インクの滴下塗布で薄膜配線を形成する。図1(a)は基本プロセスの流れを示し、図1(b)は図1(a)の各プロセスに対応する断面図である。
【0025】
図1において、(1)絶縁基板1に溝を形成するためのバンク2を形成する。このバンク2はホトレジストの塗布と露光・現像のホトリソグラフィプロセスで形成する。バンク2の高さ(膜厚)H1は、焼成後に得られる配線パターンの膜厚H2と同一もしくは略同一となるようにする。(2)既知の手段を用いて、形成したバンク2の表面に撥液性9Aを施し、溝の底面に新液性9Bを付与する。(3)形成したバンク2で形成された溝に銀の微粒子を分散した導電性インク3を滴下して盛り込む。盛り込み量は、溝の幅と接触角θで規定される最大盛り込み量とする。(4)これを乾燥・焼成して膜厚H2の薄膜配線パターン3Aを得る。
【0026】
バンク2の高さ(膜厚)H1と薄膜配線パターン3Aの膜厚H2を同一もしくは略同一とすることで、薄膜配線パターン3Aの上層に形成する絶縁層のカバレッジ特性が良好となる。したがって、さらに上層に形成される配線や電極等との間の絶縁性が確保され、また交差部での容量のばらつきなども低減され、高品質、高信頼性の表示装置を提供できる。
【0027】
図2は、薄膜配線パターンの一例としての表示装置のアクティブマトリクス基板に形成するゲート配線の要部平面図である。ゲート配線8の薄膜配線パターン(以下、ゲート配線パターン)は、外部回路(ゲート駆動回路)からの駆動信号を印加する端子部8cと、印加された駆動信号を画素を構成する薄膜トランジスタに供給する配線部8dと、配線部8dから分岐してそれぞれの薄膜トランジスタを構成する電極部8aと、他方の薄膜配線であるデータ配線(データ配線パターン)10との交差領域に形成される絞り部8bとを接続した構成となっている。
【0028】
そして、端子部8cの配線幅をW2、配線部8dの配線幅をW1、絞り部8bの配線幅をW4、電極部8aの配線幅をW3としたとき、W2>>W1≧W3≧W4となるのが一般的である。
【0029】
図3は、図2に示したゲート配線を従来のインクジェット法で形成した場合の端子部と絞り部との焼成後の膜厚を比較して模式的に示す断面図で、図3(a)は端子部8c、図3(b)は絞り部8bの断面を示す。端子部8cの配線幅W5が最大で、絞り部8bの配線幅W4が最小(基準幅)とする。前記したように、インクジェット法で滴下される導電性インク(配線材料インク)3の各溝での最大盛り込み量は溝の幅すなわち両側のバンク2の間隔と高さ(H1)およびバンクの縁における導電性インクの接触角で決まる。
【0030】
そのため、端子部8cには図3(a)に点線で示した如く盛り込まれ、絞り部8bには同じく点線で示した如く盛り込まれる。その後、この導電性インク3を乾燥し、焼成した配線3Aの膜厚は、端子部8cではH2−1の高さ、絞り部8bではH2−2の高さとなる。図3では、分かり易くするために、端子部8cでの高さH2−1がバンク2の高さH1より高く、絞り部8bでの高さH2−2はバンク2の高さH1より低く図示した。しかし、両方ともバンク2の高さH1より高くてその高さが異なる場合、両方ともバンク2の高さH1より低くてその高さが異なる場合もある。
【0031】
表1に図2に示したゲート配線を従来のインクジェット法で形成した場合の各部の配線パターン幅(溝幅)と焼成後の膜厚を一例として示した。表1では、バンク2の高さH1を0.42μm、パターン幅をW2>>W1>W3>W4とした。表1に示されたように、バンク2の高さH1を0.42μm、配線部8dのパターン幅(溝幅)を20μmとした場合に、焼成後に得られる当該配線部8dの膜厚はバンク2の高さ0.42μmとなる導電性インクを用いたとき、バンク2と配線部8dとの間に段差はない。しかし、端子部8cはバンク2から突出し、電極部8aと絞り部8bはバンク2の内部に落ち込んだ状態となって、ゲート配線全体での膜厚は各部分でことなり、上層に形成するSiN等の絶縁層のカバレッジは良好なものとはならない。
【表1】
【実施例1】
【0032】
図4は、本発明の実施例1を説明するゲート配線の配線パターンの要部平面図である。ゲート配線8の薄膜配線パターン(ゲート配線パターン)は、外部回路(ゲート駆動回路)からの駆動信号を印加する端子部8cと、印加された駆動信号を画素を構成する薄膜トランジスタに供給する配線部8dと、配線部8dから分岐してそれぞれの薄膜トランジスタを構成する電極部8aと、他方の薄膜配線であるデータ配線(データ配線パターン)10との交差領域に形成される絞り部8bとを接続した構成となっている。図4には1画素分付近のみを示してある。
【0033】
図4では、電極部8aと絞り部8bの配線パターンの幅W0を同一の10μmとし、これを基準パターンとした。配線部8dは10μmの基準パターンをゲート配線の延在方向(図4の横方向)に長手方向をもつ如く2本を並列にして実効的なパターン幅を20μmとした。端子部8cは、同じく5本の基準パターンをゲート配線の延在方向に長手方向をもつ如く並列に形成して実効的なパターン幅を50μmとした。そして、端子部8cと配線部8dとの接続部分、および絞り部8bと配線部8dとの接続部分は基準パターンを図4の縦方向に配置した。なお、パターン幅の数値は一例である。
【0034】
実施例1では、端子部8c、配線部8d、電極部8a、絞り部8b、およびそれらの接続部を同一幅W0のパターンとしている。そして、このパターンの溝に導電性インクを最大盛り込み量で盛り込んで焼成して得られる膜厚と同じ高さのバンクを形成することで、ゲート配線8の全域で同一膜厚の配線とすることができる。
【実施例2】
【0035】
図5は、本発明の実施例2を説明するゲート配線の配線パターンの要部平面図である。本実施例の構成は大略実施例1と同じであるが、並列する基準パターンが合流する部分の角部(複数あり)では実質的なパターン幅が基準パターンの幅より若干広くなる。実施例2では、図5に示したように、この角部の幅が基準パターンの幅と同じW0になるよう、当該角部に曲率を持たせた。なお、図5では、角部の外側にのみ曲率を持たせたが、その角部の内側にも対応する曲率を持たせ、あるいは適当な湾曲を持たせることでより細かな幅設定を実現できる。これにより、実施例1の効果に加えてゲート配線8の全域でさらに均一な膜厚の配線とすることができる。
【実施例3】
【0036】
図6は、本発明の実施例3を説明するゲート配線の配線パターンの要部平面図である。本実施例も前記実施例1、実施例2と同様に、電極部8aでは基準パターンを1本、配線部8dでは基準パターンを2本並列に、そして端子部8cでは基準パターンを5本並列に用いる。そして、絞り部8bでは2本の基準パターンを交差させ、配線部8dと端子部8cの接続には斜めの基準パターンを用いている。絞り部8bでは2本の基準パターンを交差させることで、交差部分のパターン幅は基準パターンの幅と同じW0となる。これにより、実施例1と同様の効果を得ることができる。なお、角部に対して、実施例2と同様の構成を加えることもできる。
【実施例4】
【0037】
図7は、本発明の実施例4を説明するゲート配線の配線パターンの要部平面図である。本実施例は端子部8cを除いて図6と同様である。すなわち、電極部8aでは基準パターンを1本、配線部8dでは基準パターンを2本並列に用い、絞り部8bでは2本の基準パターンを交差させ、配線部8dと端子部8cの接続には斜めの基準パターンを用いている。そして、本実施例では、端子部8cを図7の横方向、すなわち端子部8cの延在方向に沿って縦方向の基準パターンを複数本並列に配列した。複数本並列に配列した上下端は同じく基準パターンで共通に接続している。並列に配列する本数は、端子部8cの長さを基準パターンの幅で除した数となる。本実施例は、実施例6の効果に加え、端子部8cの長さが長い場合、あるいは端子部8cの幅が広い場合に
好適な構成である。なお、角部に対して、実施例2と同様の構成を加えることもできる。
【0038】
図8は、ゲート配線に外部回路を接続するためのフレキシブルプリント基板の端子とゲート配線の端子部の接続構造を説明する平面図である。このゲート配線のパターンは図7を例としているが、他の実施例のパターンのゲート配線でも同様である。また、図9は、図8のB―B’線に沿った断面図である。上記した各実施例で説明したゲート配線の端子部8cは、フレキシブルプリント基板の端子5を重ねて圧着接続して外部回路(ゲート配線駆動回路等)と電気的に接続される。
【0039】
このゲート配線8のパターンは、図7と同様に、電極部8aでは基準パターンを1本、配線部8dでは基準パターンを2本、絞り部8bでは2本の基準パターンを交差させ、配線部8dと端子部8cの接続には斜めの基準パターンを用いている。
【0040】
図9に示したように、外部回路にゲート配線を接続するフレキシブルプリント基板の端子5は、ゲート配線8の端子部8cを構成する基準パターン部8csの上に導電粒子4a、4bを含む粘着材4を介在させ、矢印Fのように加圧し、加熱するプロセスで接続される。このとき、フレキシブルプリント基板の端子5と端子部8cの基準パターン部8csとの間に介在された導電粒子4aが端子5と端子部8cの基準パターン部8csを電気的に接続する。しかし、端子部8cの基準パターン部8csの間に有するバンク2の上に位置した導電粒子4bは端子5と端子部8cの基準パターン部8csの電気的接続には寄与しない。
【0041】
導電粒子は原理的にはフレキシブルプリント基板の端子5とゲート配線の端子部8cの基準パターン部8csとの間で両者を点接触で接続するため、フレキシブルプリント基板の端子5がゲート配線の端子部8cとの接続はゲート配線の端子部8cの基準パターン部8csのパターン幅内で点接触する部分である。言い換えれば、フレキシブルプリント基板の端子5は実質的にゲート配線の端子部8cの基準パターン部8csの幅と等価なものとなる。したがって、この接続部分の接続のための両端子の実効面積は極めて小さくなり、接続部分の抵抗は無視できない。これを対策した実施例を以下で説明する。
【実施例5】
【0042】
図10は、本発明の実施例5を説明するゲート配線の配線パターンの要部平面図である。このゲート配線のパターンも図7を例としているが、他の実施例のパターンのゲート配線でも同様である。また、図11は、図10のA―A’線に沿った断面図である。なお、図10には、図11に示したフレキシブルプリント基板の端子5は図示を省略してある。図11において、ガラス基板1の表面にはバンク2の溝に形成された端子部8cの基準パターン部8csが配置されている。端子部8cの基準パターン部8csとバンク2を覆ってゲート絶縁膜20としてSiN膜が成膜され、さらに、この上に保護膜7が成膜されている。この保護膜7は既知のパッシベーション膜に相当し、後述する図13では画素電極形成用のバンクの上に成膜される絶縁層である。
【0043】
実施例5では、ゲート配線の端子部分を二層構造とした。二層構造の下層は図7の端子部を8cである。上記の保護膜7とゲート絶縁膜20を貫通するスルーホール6aを通して下層の基準パターン部8csに接続する上層の端子パターン6を成膜する。上層の端子パターン6はITOが好適であり、この場合は画素形成用バンク120(図13参照)を用いて画素電極と同じプロセスで形成される。
【0044】
実施例5における端子部を8cの上層の端子パターン6は下層の配線パターンと同一の幅とする必要はなく、自由に幅を設定できる。フレキシブルプリント基板の端子5は端子パターン6の上部に導電粒子4aを含む粘着材4を介在させ、図9と同様に加圧し、加熱するプロセスで接続される。このとき、フレキシブルプリント基板の端子5と端子部8cと接続する上層の端子パターン6との間に介在された導電粒子4aが端子5と端子パターン6を接続する。結果として、端子5と端子部8cの基準パターン部8csが電気的に接続される。
【0045】
実施例5の構成としたことにより、端子パターン6の幅を任意に設計でき、両端子部分を低抵抗で確実に接続することができ、信頼性の向上に資する。なお、基準パターンの角部に対して実施例2と同様の形状を加えることができる。また、実施例5の端子部の構造を前記した実施例1乃至4に適用して、実施例5と同様の効果を得ることができる。
【0046】
以上の各実施例はゲート配線を例としたが、本発明はデータ線、その他の配線の形成にも同様に適用できることは言うまでもない。
【0047】
図12は、本発明を適用する表示装置の一例としての液晶表示装置を構成する液晶パネルの1画素を説明する平面図である。図12は液晶パネルの一方の基板(薄膜トランジスタ基板、TFT基板とも言う)の部分平面図である。図12には、画素(ピクセル、フルカラー表示ではサブピクセル)の構成要素の中のゲート配線8(走査信号線または水平信号線とも称する)、データ配線10(映像信号線または垂直信号線とも称する)、透明な画素電極40、薄膜トランジスタ(TFT)12を示してある。薄膜トランジスタ12はゲート配線8から延びるゲート電極8a、データ配線10から延びるドレイン電極10a、画素電極40に接続するソース電極10bのみ示し、21は活性層である半導体層である。なお、ドレイン電極とソース電極は動作中に入れ替わるが、ここでは説明の都合上、上記のように固定して説明する。
【0048】
一つの画素は隣り合う各2本のゲート配線8,8と、データ配線10,10で囲まれた領域に形成される。選択されたゲート配線8に繋がる薄膜トランジスタ12に対してデータ配線10から表示データを供給することで、対応する薄膜トランジスタ12が導通してそのソース電極に接続した画素電極40に電位を与える。その結果、図示しない他方の基板(対向基板、カラーフィルタ基板(CF基板))に有する対向電極(共通電極)との間に電界が形成される。この電界により、二枚の基板の間に挟持された液晶層の液晶分子の配向方向が変更されて入射する外光の透過を制御する。この制御を二次元配列した複数の画素について行うことにより、画像を表示する。
【0049】
図13は、図12のH−H’に沿って切断した断面を他方の基板であるカラーフィルタ基板(第2の基板、CF基板)と共に示す断面図である。液晶表示装置を構成する液晶パネルは、TFT基板42とCF基板43を有する。TFT基板42は、ガラス基板1の内面に透明の絶縁材で形成したゲート配線用のバンク2、ゲート配線8、絶縁層である窒化シリコン(SiN)膜20、真性半導体21bとN型半導体21aからなる半導体層21、窒化シリコン(SiN)膜20上に絶縁材で形成したデータ配線用のバンク110、データ配線10、保護膜23、データ配線用バンク110及びデータ配線10上に形成した画素電極用バンク120、ITOを好適とする透明画素電極40、TFT基板側の配向膜24を有する。薄膜トランジスタ12はゲート配線8から延びるゲート電極8a、半導体層21、データ配線10から延びるドレイン電極10aおよびソース電極10bで構成される。
【0050】
CF基板43は、ガラス基板25の内面にブラックマトリクス27で区画したカラーフィルタ26を有し、その上層に保護膜(平滑層)28、透明な対向電極(共通電極)41、CF基板側の配向膜29を有する。そして、このCF基板43をTFT基板42に貼り合せ、その貼り合せ間隙に液晶層30を挟持し、TFT基板42の外面に偏光板31を積層し、CF基板43の外面に偏光板32を積層して構成される。
【0051】
ゲート配線8、データ配線10、ドレイン電極10aおよびソース電極10bはバンクで形成された溝にインクジェット法で配線材料インクを滴下して形成される。配線材料インクとしては、Agが多く用いられるが、Agの他にCu、Auやこれらの合金等を含有するものもある。インクジェットに用いるインクの形態も金属微粒子を溶媒に分散させたものや金属錯体としたもの、またそれらを組み合わせたものでも良い。また、NiやCo等の配線材料インクを前述のAgやCu配線のキャップメタルとして積層してゲート配線8を形成しても良い。
【0052】
ゲート配線8およびゲート電極8aを形成後、プラズマCVD装置にてゲート絶縁層20となるSiN膜を成膜し、その上に真性半導体(非晶質Si)21bとN型半導体(非晶質Si)21aからなる半導体層21を成膜する。例えば、ゲート絶縁層20の膜厚は350nm、真性半導体とN型半導体の膜厚はそれぞれ140nm、40nmとする。ここで、ホトリソグラフィ工程を用いて、半導体層21(真性半導体とN型半導体の積層)をエッチング(フッ素系ガス使用)でパターン加工する。
【0053】
続いて、データ配線10はゲート配線8と同じように、データ配線用バンク110をホトリソグラフィ工程で形成した後、配線材料インク3をインクジェット装置により滴下塗布し、ドレイン電極10aおよびソース電極10bを形成する。次に、形成したドレイン電極10aとソース電極10bのパターンをマスクとして、N型半導体21aをドライエッチングでパターン加工する。さらに、プラズマCVD装置を用いてSiNの保護膜23を350nmの厚さで成膜する。
【0054】
透明画素電極40も前記ゲート配線8、データ配線10と同様に、画素電極用バンク120を形成した後、スズ添加酸化インジウム(ITO)をインク材料化して、インクジェット装置により、画素電極用バンク120内に滴下塗布する。こうして、液晶表示装置のTFT基板が作製される。
【0055】
一方、対向基板であるCF基板43は、ガラス基板25上にスパッタ法によりCr膜を形成後、ホトリソグラフィ工程、エッチング工程を経てブラックマトリクス27を形成する。続いて赤の色料を分散したレジストをスピンコートで1.5μmの厚さで塗布し、ホトリソグラフィ工程によりカラーフィルタ26の赤を形成する。緑、青も同様の工程を繰り返すことで赤、緑、青3色のカラーフィルタ26を形成する。
【0056】
さらに、アクリル樹脂による保護膜28を厚さ2μmで形成後、ITO膜を厚さ150nmにスパッタ成膜することで共通透明電極41が形成される。こうして、対向基板が作製される。カラーフィルタの赤、緑、青はホトリソグラフィ工程によらず、インクジェット法や各種印刷法で形成しても良い。なお、上記の寸法は、あくまで一例である。
【0057】
以上の工程で作製したTFT基板42およびCF基板43にはさらに、配向膜24、配向膜29を塗布し、ラビング等による配向制御能付与、スペーサビーズの分散後、TFT基板42とCF基板43を貼り合わせ、液晶層30を封入する。そして、偏光板31、32の貼り付けといった工程を経て液晶パネルが完成する。この液晶パネルに周辺回路等を接続し、バックライトの設置、ケースによる一体化を行って液晶表示装置が組み立てられる。
【0058】
本発明により、幅が狭く膜厚が均一なゲート配線やデータ配線が形成でき、画素領域の高開口率化、ゲート配線8の低抵抗化、低容量化が実現でき、高開口率で低消費電力の液晶表示装置を提供できる。
【0059】
図14は、本発明を適用した液晶パネル用のTFT基板の配線と周辺回路を接続した液晶表示装置の構成例を説明するブロック図である。なお、図14にはバックライトの図示は省略してある。TFT基板42には、ゲート配線8、データ配線10がマトリクス状に設けられ、表示領域ARを構成している。図14には、カラーフィルタ基板(CF基板)側に形成する共通透明電極(対向電極)7も示してある。ゲート配線8はゲート配線駆動回路(走査信号線駆動回路)50で駆動される。また、データ配線10はデータ配線駆動回路(映像信号線駆動回路)60で駆動される。
【0060】
ゲート配線駆動回路50とデータ配線駆動回路60には、表示制御回路80からのタイミング信号、表示データ信号が供給されるとともに、電源回路70から所要の電圧が印加される。表示制御回路80は外部信号源90から表示信号を受けて上記のタイミング信号、表示データ信号を生成する。CF基板に有する共通透明電極7には、TFT基板42に設けた接続端子Vcomを介して共通電極電圧が供給される。
【0061】
以上説明した表示装置は、液晶パネル用のTFT基板の配線形成のみに適用されるものではなく、有機ELパネル、その他の同様な表示装置のパネルや他の電子装置の配線形成基板にも適用可能である。
【図面の簡単な説明】
【0062】
【図1】本発明の配線形成の基本プロセスの流れと各プロセスにおける断面構造を示す図である。
【図2】薄膜配線パターンの一例としての表示装置のアクティブマトリクス基板に形成するゲート配線の要部平面図である。
【図3】図2に示したゲート配線を従来のインクジェット法で形成した場合の端子部と絞り部との焼成後の膜厚を比較して模式的に示す断面図である。
【図4】本発明の実施例1を説明するゲート配線の配線パターンの要部平面図である。
【図5】本発明の実施例2を説明するゲート配線の配線パターンの要部平面図である。
【図6】本発明の実施例3を説明するゲート配線の配線パターンの要部平面図である。
【図7】本発明の実施例4を説明するゲート配線の配線パターンの要部平面図である。
【図8】ゲート配線に外部回路を接続するためのフレキシブルプリント基板の端子とゲート配線の端子部の接続構造を説明する平面図である。
【図9】図8のB―B’線に沿った断面図である。
【図10】本発明の実施例5を説明するゲート配線の配線パターンの要部平面図である。
【図11】図10のA―A’線に沿った断面図である。
【図12】液晶パネルの1画素の構成をより詳細に説明する平面図である。
【図13】図12のH−H’に沿って切断した断面を他方の基板であるカラーフィルタ基板と共に示す断面図である。
【図14】本発明を適用した液晶パネル用のTFT基板の配線と周辺回路を接続した液晶表示装置の構成例を説明するブロック図である。
【符号の説明】
【0063】
1・・・・絶縁基板(ガラス基板)、2・・・・バンク、3・・・・配線材料インク、4・・・・粘着材、4a,4b・・・・導電粒子、5・・・・フレキシブルプリント基板の端子、6・・・・上層の端子パターン、7・・・・保護膜、8・・・・ゲート配線(ゲート配線パターン)、8a・・・・電極部、8b・・・・絞り部、8c・・・・端子部、8d・・・・配線部、8cs・・・・端子部8cを構成する基準パターン部、9A・・・・撥液性、9B・・・・新液性、10・・・・データ配線、10a・・・・ドレイン電極、10b・・・・ソース電極、12・・・・薄膜トランジスタ(TFT)、20・・・・SiN膜、21・・・・半導体層、21a・・・・n型半導体、21b・・・・真性半導体、23・・・・保護膜、24・・・・配向膜、25・・・・ガラス基板、26・・・・カラーフィルタ、27・・・・ブラックマトリクス、28・・・・保護膜、29・・・・配向膜、30・・・・液晶層、31…偏光板、32・・・・偏光板、40・・・・画素電極、41・・・・共通電極(対向電極)、42・・・・TFT基板、43・・・・CF基板。
【技術分野】
【0001】
本発明は、表示装置に係り、特にインクジェット法等の液体プロセスを用いて形成した薄膜配線を有する液晶パネル等の表示装置とその製造方法に関する。
【背景技術】
【0002】
画素ごとに点灯を制御する、所謂アクティブ・マトリクス方式のフラットパネル型表示装置では、薄膜トランジスタ等のスイッチング素子(以下、薄膜トランジスタで説明)とこの薄膜トランジスタで駆動される画素電極を有する多数の画素を一方の絶縁基板上に行および列にマトリクス状に配置して構成される。そして、マトリクス配置された多数の薄膜トランジスタを行毎に選択する走査信号を供給する複数のゲート配線(一方の薄膜配線パターン)と、選択されたゲート配線に接続した薄膜トランジスタに表示データを供給する複数のデータ配線(他方の薄膜配線パターン)とは、上記行および列に対応してマトリクス状に交差配置される。そして、この各薄膜配線パターン(ゲート配線パターンとデータ配線パターン)の交差領域のそれぞれに画素が配置されている。なお、表示装置によっては、ゲート配線とデータ配線の他に当該表示装置の表示方式に応じて必要な薄膜配線パターンを有するものがある。以下の説明は、このような薄膜配線にも同様に適用できる。
【0003】
上記のゲート配線パターンやデータ配線パターンは、ホトリソグラフィー(以下ホトリソと略記する)手法で形成するのが一般的であったが、近年、インクジェット法等の液体プロセスを用いた配線パターン形成方法が提案された。このインクジェットを用いた薄膜配線パターン形成技術は、例えば「非特許文献1」に記載されている。また、「特許文献1」には、絶縁基板にバンクで溝を形成し、この溝にインクジェット法で薄膜材料液を充填して薄膜を形成する成膜技術が開示されている。
【0004】
絶縁基板面にバンクで溝を形成し、この溝にインクジェット法で配線材料インク(薄膜材料液)を滴下し充填して薄膜を形成する成膜技術では、バンクはホトレジストの塗布とホトマスクを用いた露光・現像プロセスで形成される。このバンクの表面は撥液処理し、溝の底部は親液処理を施す。このようなバンクの形状、接触角からの配線材料インクの盛り込み量を算出する方法に関しては特許文献2に記載がある。
【非特許文献1】「日経エレクトロニクス」(2002.6.17発行、67頁から78頁)
【特許文献1】特開2000−353594号公報
【特許文献2】特開2002−131529号公報
【発明の開示】
【発明が解決しようとする課題】
【0005】
インクジェット法等の液体プロセスにおいては、薄膜配線パターンに塗布可能な配線材料インクの総量は溝幅(パターン幅)、バンク高さ、バンクに盛り込んだ配線材料インクの接触角により規定される。薄膜配線パターンの膜厚は、バンクに盛り込んだ配線材料インクの総量とインク内の導電微粒子含有率により一義的に定まる。通常、表示装置の絶縁基板に形成される薄膜配線パターン、例えばゲート配線パターンの幅は、端子部、配線部、電極部および絞り部で異なる。
【0006】
ゲート配線パターンは、外部回路から駆動信号を印加する端子部(所謂、パッド)と、印加された駆動信号を画素を構成する薄膜トランジスタに供給する配線部と、配線部から分岐してそれぞれの薄膜トランジスタを構成する電極部(ゲート電極)と、他方の薄膜配線であるデータ配線パターンとの交差領域に形成された絞り部とを接続したパターンを持つ。通常、端子部はもっとも幅広く、次に配線部の幅が広く、電極部あるいは絞り部の幅は比較的狭い。特に、絞り部は交差領域での容量を低減するために、電極幅を狭くしてある。
【0007】
そのため、幅の広狭に応じて盛り込まれる配線材料インクの盛り込み量が異なって、乾燥・焼成して得られる薄膜電極パターンの膜厚が端子部、配線部、電極部および絞り部で異なり、それぞれの境界部分でバンクの高さに対して段差が生じ、上層に成膜する絶縁層のカバレッジ不良が起こり易い。その結果、表示装置の信頼性を低下させてしまう。なお、このことは、ゲート配線に限るものでなく、データ配線、その他の配線や電極についても同様である。なお、ここでは配線や電極を纏めて配線と称することもある。
【0008】
本発明の目的は、配線幅が異なるパターンを接続した薄膜配線パターンにおける膜厚の段差を解消して上層に成膜する絶縁層のカバレッジ不良を低減し、信頼性の高い表示装置を提供することにある。
【課題を解決するための手段】
【0009】
本発明では、幅が同じなパターンを1又は複数用いることで、実質的に幅が異なる配線パターンあるいは電極パターンの接続で構成された薄膜配線パターンを得る。例えば、最小幅の配線パターンの幅を基準として、それよりも幅の広い配線パターンは最小幅の配線パターンの幅を有する配線パターンを2本またはそれ以上の複数本を平行に配置する。通常は、薄膜トランジスタのゲート電極となる配線パターンの幅を基準とする。
【0010】
すなわち、本発明の表示装置は、第1の絶縁基板と第2の絶縁基板を具備し、第1の絶縁基板上には薄膜トランジスタで構成した多数の画素と、配線材料インクの滴下塗布で形成されて画素を駆動するための一方の薄膜配線パターンおよび該一方の薄膜配線パターンと交差する他方の薄膜配線パターンを少なくとも有する。
【0011】
一方の薄膜配線パターンは、外部回路からの駆動信号を印加する端子部と、印加された駆動信号を複数の画素に供給する配線部と、該配線部から分岐してそれぞれの薄膜トランジスタを構成する電極部および他方の薄膜配線パターンとの交差領域に形成された絞り部とが接続された薄膜配線パターンを有する。
【0012】
そして、上記目的を達成するために、本発明は、前記端子部、配線部、電極部および絞り部の薄膜配線パターンとして、同一層で形成した薄膜配線パターンを、幅が同一の1又は複数の薄膜配線サブパターンで構成した。
【0013】
また、本発明は、前記端子部、配線部、電極部および絞り部の薄膜配線パターンとして、同一層で形成した薄膜配線パターンを、幅が同一の1又は複数の薄膜配線サブパターンで構成し、前記端子部における前記薄膜配線サブパターンの上に絶縁膜を介して積層された端子パターンを設け、前記端子パターンの幅を前記薄膜配線サブパターンの幅とは異ならせて、前記絶縁膜を貫通するスルーホールを通して前記薄膜配線サブパターンと電気的に接続した。
【0014】
また、本発明は、第1の絶縁基板上に形成した前記一方又は他方の薄膜配線パターンは、その薄膜配線サブパターンの各両側に沿って該薄膜配線サブパターンに接する側壁の間に、当該側壁の間隔で幅が規定された溝を形成するバンクを設け、前記バンクで形成された溝の幅に応じて前記薄膜配線サブパターン幅を規定することができる。
【0015】
また、本発明は、前記端子部、配線部、電極部および絞り部の薄膜配線パターンを、それらに必要とされる配線幅に応じて前記薄膜配線サブパターンの数を設定することができる。そして、前記薄膜配線パターンのうち、前記配線部の薄膜配線パターンを2以上の平行な薄膜配線サブパターンで構成することができる。
【0016】
本発明は、前記第1の絶縁基板の内面に有する前記一方の薄膜配線パターンはゲート配線、前記他方の薄膜配線パターンはデータ配線とし、該一方の薄膜配線パターンの端子部は外部回路からのゲート駆動信号を印加するゲート端子部、前記配線部は印加されたゲート駆動信号を複数の画素を構成する薄膜トランジスタのゲート電極に供給するゲート配線部、前記電極部は前記ゲート配線部から分岐してそれぞれの薄膜トランジスタを構成するゲート電極部、前記絞り部は前記他方の薄膜配線との交差領域でとすることができる。
【0017】
本発明の表示装置の製造方法は、第1の絶縁基板と第2の絶縁基板を具備し、第1の絶縁基板上には薄膜トランジスタで構成した多数の画素と、配線材料インクの滴下塗布で形成されて画素を駆動するための一方の薄膜配線パターンおよび該一方の薄膜配線パターンと交差する他方の薄膜配線パターンを少なくとも有し、一方の薄膜配線パターンは、外部回路から駆動信号を印加する端子部と、印加された駆動信号を前記画素を構成する薄膜トランジスタに供給する配線部と、配線部から分岐してそれぞれの薄膜トランジスタを構成する電極部と、他方の薄膜配線との交差領域に形成された絞り部とを接続したパターンを有し、端子部、配線部、電極部および絞り部の薄膜配線パターンを、幅が同一の1又は複数の薄膜配線サブパターンの接続で構成したものにおいて、以下の工程を備えた。
【0018】
すなわち、第1の絶縁基板上に前記一方の薄膜配線サブパターンの幅を規制する幅をもつ溝を形成するバンクを形成する工程と、
バンクの表面に撥液処理を施すと共に、当該バンクで形成される溝の底部に親液処理を施す工程と、
バンクで形成される溝に配線材料インクを滴下する工程と、
配線材料インクを滴下した第1の絶縁基板に乾燥・焼成を施して薄膜配線サブパターンを形成する工程を含む。
【0019】
上記本発明の製造方法において、薄膜配線パターンを構成する前記端子部、配線部、電極部および絞り部の薄膜配線サブパターンの数を、当該端子部、配線部、電極部および絞り部のそれぞれに必要とされる配線幅に応じて設定することができる。
【0020】
また、本発明は、薄膜配線パターンのうち、配線部の薄膜配線パターンは2以上の平行な溝に配線材料インクを滴下して薄膜配線サブパターンを形成することができる。
【0021】
そして、本発明は、第2の絶縁基板の内面に対向電極と複数色のカラーフィルタを形成し、第1の絶縁基板との間に液晶層を封入する工程により表示装置を製造する。
【発明の効果】
【0022】
本発明により、液体プロセスで形成した配線幅が異なるパターンを接続した薄膜電極パターンにおける膜厚の段差が解消されるので、その上層に成膜する絶縁層のカバレッジ不良が低減し、信頼性の高い表示装置を実現できる。
【発明を実施するための最良の形態】
【0023】
以下、本発明の表示装置およびその製造方法の実施形態について、図面を参照して詳細に説明する。
【0024】
先ず、本発明の配線形成の基本プロセスを説明する。図1は、本発明の配線形成の基本プロセスの流れと各プロセスにおける断面構造を示す図である。ここでは、絶縁基板1としてガラス基板を用い、その上にインクジェット装置を用いた配線材料インクの滴下塗布で薄膜配線を形成する。図1(a)は基本プロセスの流れを示し、図1(b)は図1(a)の各プロセスに対応する断面図である。
【0025】
図1において、(1)絶縁基板1に溝を形成するためのバンク2を形成する。このバンク2はホトレジストの塗布と露光・現像のホトリソグラフィプロセスで形成する。バンク2の高さ(膜厚)H1は、焼成後に得られる配線パターンの膜厚H2と同一もしくは略同一となるようにする。(2)既知の手段を用いて、形成したバンク2の表面に撥液性9Aを施し、溝の底面に新液性9Bを付与する。(3)形成したバンク2で形成された溝に銀の微粒子を分散した導電性インク3を滴下して盛り込む。盛り込み量は、溝の幅と接触角θで規定される最大盛り込み量とする。(4)これを乾燥・焼成して膜厚H2の薄膜配線パターン3Aを得る。
【0026】
バンク2の高さ(膜厚)H1と薄膜配線パターン3Aの膜厚H2を同一もしくは略同一とすることで、薄膜配線パターン3Aの上層に形成する絶縁層のカバレッジ特性が良好となる。したがって、さらに上層に形成される配線や電極等との間の絶縁性が確保され、また交差部での容量のばらつきなども低減され、高品質、高信頼性の表示装置を提供できる。
【0027】
図2は、薄膜配線パターンの一例としての表示装置のアクティブマトリクス基板に形成するゲート配線の要部平面図である。ゲート配線8の薄膜配線パターン(以下、ゲート配線パターン)は、外部回路(ゲート駆動回路)からの駆動信号を印加する端子部8cと、印加された駆動信号を画素を構成する薄膜トランジスタに供給する配線部8dと、配線部8dから分岐してそれぞれの薄膜トランジスタを構成する電極部8aと、他方の薄膜配線であるデータ配線(データ配線パターン)10との交差領域に形成される絞り部8bとを接続した構成となっている。
【0028】
そして、端子部8cの配線幅をW2、配線部8dの配線幅をW1、絞り部8bの配線幅をW4、電極部8aの配線幅をW3としたとき、W2>>W1≧W3≧W4となるのが一般的である。
【0029】
図3は、図2に示したゲート配線を従来のインクジェット法で形成した場合の端子部と絞り部との焼成後の膜厚を比較して模式的に示す断面図で、図3(a)は端子部8c、図3(b)は絞り部8bの断面を示す。端子部8cの配線幅W5が最大で、絞り部8bの配線幅W4が最小(基準幅)とする。前記したように、インクジェット法で滴下される導電性インク(配線材料インク)3の各溝での最大盛り込み量は溝の幅すなわち両側のバンク2の間隔と高さ(H1)およびバンクの縁における導電性インクの接触角で決まる。
【0030】
そのため、端子部8cには図3(a)に点線で示した如く盛り込まれ、絞り部8bには同じく点線で示した如く盛り込まれる。その後、この導電性インク3を乾燥し、焼成した配線3Aの膜厚は、端子部8cではH2−1の高さ、絞り部8bではH2−2の高さとなる。図3では、分かり易くするために、端子部8cでの高さH2−1がバンク2の高さH1より高く、絞り部8bでの高さH2−2はバンク2の高さH1より低く図示した。しかし、両方ともバンク2の高さH1より高くてその高さが異なる場合、両方ともバンク2の高さH1より低くてその高さが異なる場合もある。
【0031】
表1に図2に示したゲート配線を従来のインクジェット法で形成した場合の各部の配線パターン幅(溝幅)と焼成後の膜厚を一例として示した。表1では、バンク2の高さH1を0.42μm、パターン幅をW2>>W1>W3>W4とした。表1に示されたように、バンク2の高さH1を0.42μm、配線部8dのパターン幅(溝幅)を20μmとした場合に、焼成後に得られる当該配線部8dの膜厚はバンク2の高さ0.42μmとなる導電性インクを用いたとき、バンク2と配線部8dとの間に段差はない。しかし、端子部8cはバンク2から突出し、電極部8aと絞り部8bはバンク2の内部に落ち込んだ状態となって、ゲート配線全体での膜厚は各部分でことなり、上層に形成するSiN等の絶縁層のカバレッジは良好なものとはならない。
【表1】
【実施例1】
【0032】
図4は、本発明の実施例1を説明するゲート配線の配線パターンの要部平面図である。ゲート配線8の薄膜配線パターン(ゲート配線パターン)は、外部回路(ゲート駆動回路)からの駆動信号を印加する端子部8cと、印加された駆動信号を画素を構成する薄膜トランジスタに供給する配線部8dと、配線部8dから分岐してそれぞれの薄膜トランジスタを構成する電極部8aと、他方の薄膜配線であるデータ配線(データ配線パターン)10との交差領域に形成される絞り部8bとを接続した構成となっている。図4には1画素分付近のみを示してある。
【0033】
図4では、電極部8aと絞り部8bの配線パターンの幅W0を同一の10μmとし、これを基準パターンとした。配線部8dは10μmの基準パターンをゲート配線の延在方向(図4の横方向)に長手方向をもつ如く2本を並列にして実効的なパターン幅を20μmとした。端子部8cは、同じく5本の基準パターンをゲート配線の延在方向に長手方向をもつ如く並列に形成して実効的なパターン幅を50μmとした。そして、端子部8cと配線部8dとの接続部分、および絞り部8bと配線部8dとの接続部分は基準パターンを図4の縦方向に配置した。なお、パターン幅の数値は一例である。
【0034】
実施例1では、端子部8c、配線部8d、電極部8a、絞り部8b、およびそれらの接続部を同一幅W0のパターンとしている。そして、このパターンの溝に導電性インクを最大盛り込み量で盛り込んで焼成して得られる膜厚と同じ高さのバンクを形成することで、ゲート配線8の全域で同一膜厚の配線とすることができる。
【実施例2】
【0035】
図5は、本発明の実施例2を説明するゲート配線の配線パターンの要部平面図である。本実施例の構成は大略実施例1と同じであるが、並列する基準パターンが合流する部分の角部(複数あり)では実質的なパターン幅が基準パターンの幅より若干広くなる。実施例2では、図5に示したように、この角部の幅が基準パターンの幅と同じW0になるよう、当該角部に曲率を持たせた。なお、図5では、角部の外側にのみ曲率を持たせたが、その角部の内側にも対応する曲率を持たせ、あるいは適当な湾曲を持たせることでより細かな幅設定を実現できる。これにより、実施例1の効果に加えてゲート配線8の全域でさらに均一な膜厚の配線とすることができる。
【実施例3】
【0036】
図6は、本発明の実施例3を説明するゲート配線の配線パターンの要部平面図である。本実施例も前記実施例1、実施例2と同様に、電極部8aでは基準パターンを1本、配線部8dでは基準パターンを2本並列に、そして端子部8cでは基準パターンを5本並列に用いる。そして、絞り部8bでは2本の基準パターンを交差させ、配線部8dと端子部8cの接続には斜めの基準パターンを用いている。絞り部8bでは2本の基準パターンを交差させることで、交差部分のパターン幅は基準パターンの幅と同じW0となる。これにより、実施例1と同様の効果を得ることができる。なお、角部に対して、実施例2と同様の構成を加えることもできる。
【実施例4】
【0037】
図7は、本発明の実施例4を説明するゲート配線の配線パターンの要部平面図である。本実施例は端子部8cを除いて図6と同様である。すなわち、電極部8aでは基準パターンを1本、配線部8dでは基準パターンを2本並列に用い、絞り部8bでは2本の基準パターンを交差させ、配線部8dと端子部8cの接続には斜めの基準パターンを用いている。そして、本実施例では、端子部8cを図7の横方向、すなわち端子部8cの延在方向に沿って縦方向の基準パターンを複数本並列に配列した。複数本並列に配列した上下端は同じく基準パターンで共通に接続している。並列に配列する本数は、端子部8cの長さを基準パターンの幅で除した数となる。本実施例は、実施例6の効果に加え、端子部8cの長さが長い場合、あるいは端子部8cの幅が広い場合に
好適な構成である。なお、角部に対して、実施例2と同様の構成を加えることもできる。
【0038】
図8は、ゲート配線に外部回路を接続するためのフレキシブルプリント基板の端子とゲート配線の端子部の接続構造を説明する平面図である。このゲート配線のパターンは図7を例としているが、他の実施例のパターンのゲート配線でも同様である。また、図9は、図8のB―B’線に沿った断面図である。上記した各実施例で説明したゲート配線の端子部8cは、フレキシブルプリント基板の端子5を重ねて圧着接続して外部回路(ゲート配線駆動回路等)と電気的に接続される。
【0039】
このゲート配線8のパターンは、図7と同様に、電極部8aでは基準パターンを1本、配線部8dでは基準パターンを2本、絞り部8bでは2本の基準パターンを交差させ、配線部8dと端子部8cの接続には斜めの基準パターンを用いている。
【0040】
図9に示したように、外部回路にゲート配線を接続するフレキシブルプリント基板の端子5は、ゲート配線8の端子部8cを構成する基準パターン部8csの上に導電粒子4a、4bを含む粘着材4を介在させ、矢印Fのように加圧し、加熱するプロセスで接続される。このとき、フレキシブルプリント基板の端子5と端子部8cの基準パターン部8csとの間に介在された導電粒子4aが端子5と端子部8cの基準パターン部8csを電気的に接続する。しかし、端子部8cの基準パターン部8csの間に有するバンク2の上に位置した導電粒子4bは端子5と端子部8cの基準パターン部8csの電気的接続には寄与しない。
【0041】
導電粒子は原理的にはフレキシブルプリント基板の端子5とゲート配線の端子部8cの基準パターン部8csとの間で両者を点接触で接続するため、フレキシブルプリント基板の端子5がゲート配線の端子部8cとの接続はゲート配線の端子部8cの基準パターン部8csのパターン幅内で点接触する部分である。言い換えれば、フレキシブルプリント基板の端子5は実質的にゲート配線の端子部8cの基準パターン部8csの幅と等価なものとなる。したがって、この接続部分の接続のための両端子の実効面積は極めて小さくなり、接続部分の抵抗は無視できない。これを対策した実施例を以下で説明する。
【実施例5】
【0042】
図10は、本発明の実施例5を説明するゲート配線の配線パターンの要部平面図である。このゲート配線のパターンも図7を例としているが、他の実施例のパターンのゲート配線でも同様である。また、図11は、図10のA―A’線に沿った断面図である。なお、図10には、図11に示したフレキシブルプリント基板の端子5は図示を省略してある。図11において、ガラス基板1の表面にはバンク2の溝に形成された端子部8cの基準パターン部8csが配置されている。端子部8cの基準パターン部8csとバンク2を覆ってゲート絶縁膜20としてSiN膜が成膜され、さらに、この上に保護膜7が成膜されている。この保護膜7は既知のパッシベーション膜に相当し、後述する図13では画素電極形成用のバンクの上に成膜される絶縁層である。
【0043】
実施例5では、ゲート配線の端子部分を二層構造とした。二層構造の下層は図7の端子部を8cである。上記の保護膜7とゲート絶縁膜20を貫通するスルーホール6aを通して下層の基準パターン部8csに接続する上層の端子パターン6を成膜する。上層の端子パターン6はITOが好適であり、この場合は画素形成用バンク120(図13参照)を用いて画素電極と同じプロセスで形成される。
【0044】
実施例5における端子部を8cの上層の端子パターン6は下層の配線パターンと同一の幅とする必要はなく、自由に幅を設定できる。フレキシブルプリント基板の端子5は端子パターン6の上部に導電粒子4aを含む粘着材4を介在させ、図9と同様に加圧し、加熱するプロセスで接続される。このとき、フレキシブルプリント基板の端子5と端子部8cと接続する上層の端子パターン6との間に介在された導電粒子4aが端子5と端子パターン6を接続する。結果として、端子5と端子部8cの基準パターン部8csが電気的に接続される。
【0045】
実施例5の構成としたことにより、端子パターン6の幅を任意に設計でき、両端子部分を低抵抗で確実に接続することができ、信頼性の向上に資する。なお、基準パターンの角部に対して実施例2と同様の形状を加えることができる。また、実施例5の端子部の構造を前記した実施例1乃至4に適用して、実施例5と同様の効果を得ることができる。
【0046】
以上の各実施例はゲート配線を例としたが、本発明はデータ線、その他の配線の形成にも同様に適用できることは言うまでもない。
【0047】
図12は、本発明を適用する表示装置の一例としての液晶表示装置を構成する液晶パネルの1画素を説明する平面図である。図12は液晶パネルの一方の基板(薄膜トランジスタ基板、TFT基板とも言う)の部分平面図である。図12には、画素(ピクセル、フルカラー表示ではサブピクセル)の構成要素の中のゲート配線8(走査信号線または水平信号線とも称する)、データ配線10(映像信号線または垂直信号線とも称する)、透明な画素電極40、薄膜トランジスタ(TFT)12を示してある。薄膜トランジスタ12はゲート配線8から延びるゲート電極8a、データ配線10から延びるドレイン電極10a、画素電極40に接続するソース電極10bのみ示し、21は活性層である半導体層である。なお、ドレイン電極とソース電極は動作中に入れ替わるが、ここでは説明の都合上、上記のように固定して説明する。
【0048】
一つの画素は隣り合う各2本のゲート配線8,8と、データ配線10,10で囲まれた領域に形成される。選択されたゲート配線8に繋がる薄膜トランジスタ12に対してデータ配線10から表示データを供給することで、対応する薄膜トランジスタ12が導通してそのソース電極に接続した画素電極40に電位を与える。その結果、図示しない他方の基板(対向基板、カラーフィルタ基板(CF基板))に有する対向電極(共通電極)との間に電界が形成される。この電界により、二枚の基板の間に挟持された液晶層の液晶分子の配向方向が変更されて入射する外光の透過を制御する。この制御を二次元配列した複数の画素について行うことにより、画像を表示する。
【0049】
図13は、図12のH−H’に沿って切断した断面を他方の基板であるカラーフィルタ基板(第2の基板、CF基板)と共に示す断面図である。液晶表示装置を構成する液晶パネルは、TFT基板42とCF基板43を有する。TFT基板42は、ガラス基板1の内面に透明の絶縁材で形成したゲート配線用のバンク2、ゲート配線8、絶縁層である窒化シリコン(SiN)膜20、真性半導体21bとN型半導体21aからなる半導体層21、窒化シリコン(SiN)膜20上に絶縁材で形成したデータ配線用のバンク110、データ配線10、保護膜23、データ配線用バンク110及びデータ配線10上に形成した画素電極用バンク120、ITOを好適とする透明画素電極40、TFT基板側の配向膜24を有する。薄膜トランジスタ12はゲート配線8から延びるゲート電極8a、半導体層21、データ配線10から延びるドレイン電極10aおよびソース電極10bで構成される。
【0050】
CF基板43は、ガラス基板25の内面にブラックマトリクス27で区画したカラーフィルタ26を有し、その上層に保護膜(平滑層)28、透明な対向電極(共通電極)41、CF基板側の配向膜29を有する。そして、このCF基板43をTFT基板42に貼り合せ、その貼り合せ間隙に液晶層30を挟持し、TFT基板42の外面に偏光板31を積層し、CF基板43の外面に偏光板32を積層して構成される。
【0051】
ゲート配線8、データ配線10、ドレイン電極10aおよびソース電極10bはバンクで形成された溝にインクジェット法で配線材料インクを滴下して形成される。配線材料インクとしては、Agが多く用いられるが、Agの他にCu、Auやこれらの合金等を含有するものもある。インクジェットに用いるインクの形態も金属微粒子を溶媒に分散させたものや金属錯体としたもの、またそれらを組み合わせたものでも良い。また、NiやCo等の配線材料インクを前述のAgやCu配線のキャップメタルとして積層してゲート配線8を形成しても良い。
【0052】
ゲート配線8およびゲート電極8aを形成後、プラズマCVD装置にてゲート絶縁層20となるSiN膜を成膜し、その上に真性半導体(非晶質Si)21bとN型半導体(非晶質Si)21aからなる半導体層21を成膜する。例えば、ゲート絶縁層20の膜厚は350nm、真性半導体とN型半導体の膜厚はそれぞれ140nm、40nmとする。ここで、ホトリソグラフィ工程を用いて、半導体層21(真性半導体とN型半導体の積層)をエッチング(フッ素系ガス使用)でパターン加工する。
【0053】
続いて、データ配線10はゲート配線8と同じように、データ配線用バンク110をホトリソグラフィ工程で形成した後、配線材料インク3をインクジェット装置により滴下塗布し、ドレイン電極10aおよびソース電極10bを形成する。次に、形成したドレイン電極10aとソース電極10bのパターンをマスクとして、N型半導体21aをドライエッチングでパターン加工する。さらに、プラズマCVD装置を用いてSiNの保護膜23を350nmの厚さで成膜する。
【0054】
透明画素電極40も前記ゲート配線8、データ配線10と同様に、画素電極用バンク120を形成した後、スズ添加酸化インジウム(ITO)をインク材料化して、インクジェット装置により、画素電極用バンク120内に滴下塗布する。こうして、液晶表示装置のTFT基板が作製される。
【0055】
一方、対向基板であるCF基板43は、ガラス基板25上にスパッタ法によりCr膜を形成後、ホトリソグラフィ工程、エッチング工程を経てブラックマトリクス27を形成する。続いて赤の色料を分散したレジストをスピンコートで1.5μmの厚さで塗布し、ホトリソグラフィ工程によりカラーフィルタ26の赤を形成する。緑、青も同様の工程を繰り返すことで赤、緑、青3色のカラーフィルタ26を形成する。
【0056】
さらに、アクリル樹脂による保護膜28を厚さ2μmで形成後、ITO膜を厚さ150nmにスパッタ成膜することで共通透明電極41が形成される。こうして、対向基板が作製される。カラーフィルタの赤、緑、青はホトリソグラフィ工程によらず、インクジェット法や各種印刷法で形成しても良い。なお、上記の寸法は、あくまで一例である。
【0057】
以上の工程で作製したTFT基板42およびCF基板43にはさらに、配向膜24、配向膜29を塗布し、ラビング等による配向制御能付与、スペーサビーズの分散後、TFT基板42とCF基板43を貼り合わせ、液晶層30を封入する。そして、偏光板31、32の貼り付けといった工程を経て液晶パネルが完成する。この液晶パネルに周辺回路等を接続し、バックライトの設置、ケースによる一体化を行って液晶表示装置が組み立てられる。
【0058】
本発明により、幅が狭く膜厚が均一なゲート配線やデータ配線が形成でき、画素領域の高開口率化、ゲート配線8の低抵抗化、低容量化が実現でき、高開口率で低消費電力の液晶表示装置を提供できる。
【0059】
図14は、本発明を適用した液晶パネル用のTFT基板の配線と周辺回路を接続した液晶表示装置の構成例を説明するブロック図である。なお、図14にはバックライトの図示は省略してある。TFT基板42には、ゲート配線8、データ配線10がマトリクス状に設けられ、表示領域ARを構成している。図14には、カラーフィルタ基板(CF基板)側に形成する共通透明電極(対向電極)7も示してある。ゲート配線8はゲート配線駆動回路(走査信号線駆動回路)50で駆動される。また、データ配線10はデータ配線駆動回路(映像信号線駆動回路)60で駆動される。
【0060】
ゲート配線駆動回路50とデータ配線駆動回路60には、表示制御回路80からのタイミング信号、表示データ信号が供給されるとともに、電源回路70から所要の電圧が印加される。表示制御回路80は外部信号源90から表示信号を受けて上記のタイミング信号、表示データ信号を生成する。CF基板に有する共通透明電極7には、TFT基板42に設けた接続端子Vcomを介して共通電極電圧が供給される。
【0061】
以上説明した表示装置は、液晶パネル用のTFT基板の配線形成のみに適用されるものではなく、有機ELパネル、その他の同様な表示装置のパネルや他の電子装置の配線形成基板にも適用可能である。
【図面の簡単な説明】
【0062】
【図1】本発明の配線形成の基本プロセスの流れと各プロセスにおける断面構造を示す図である。
【図2】薄膜配線パターンの一例としての表示装置のアクティブマトリクス基板に形成するゲート配線の要部平面図である。
【図3】図2に示したゲート配線を従来のインクジェット法で形成した場合の端子部と絞り部との焼成後の膜厚を比較して模式的に示す断面図である。
【図4】本発明の実施例1を説明するゲート配線の配線パターンの要部平面図である。
【図5】本発明の実施例2を説明するゲート配線の配線パターンの要部平面図である。
【図6】本発明の実施例3を説明するゲート配線の配線パターンの要部平面図である。
【図7】本発明の実施例4を説明するゲート配線の配線パターンの要部平面図である。
【図8】ゲート配線に外部回路を接続するためのフレキシブルプリント基板の端子とゲート配線の端子部の接続構造を説明する平面図である。
【図9】図8のB―B’線に沿った断面図である。
【図10】本発明の実施例5を説明するゲート配線の配線パターンの要部平面図である。
【図11】図10のA―A’線に沿った断面図である。
【図12】液晶パネルの1画素の構成をより詳細に説明する平面図である。
【図13】図12のH−H’に沿って切断した断面を他方の基板であるカラーフィルタ基板と共に示す断面図である。
【図14】本発明を適用した液晶パネル用のTFT基板の配線と周辺回路を接続した液晶表示装置の構成例を説明するブロック図である。
【符号の説明】
【0063】
1・・・・絶縁基板(ガラス基板)、2・・・・バンク、3・・・・配線材料インク、4・・・・粘着材、4a,4b・・・・導電粒子、5・・・・フレキシブルプリント基板の端子、6・・・・上層の端子パターン、7・・・・保護膜、8・・・・ゲート配線(ゲート配線パターン)、8a・・・・電極部、8b・・・・絞り部、8c・・・・端子部、8d・・・・配線部、8cs・・・・端子部8cを構成する基準パターン部、9A・・・・撥液性、9B・・・・新液性、10・・・・データ配線、10a・・・・ドレイン電極、10b・・・・ソース電極、12・・・・薄膜トランジスタ(TFT)、20・・・・SiN膜、21・・・・半導体層、21a・・・・n型半導体、21b・・・・真性半導体、23・・・・保護膜、24・・・・配向膜、25・・・・ガラス基板、26・・・・カラーフィルタ、27・・・・ブラックマトリクス、28・・・・保護膜、29・・・・配向膜、30・・・・液晶層、31…偏光板、32・・・・偏光板、40・・・・画素電極、41・・・・共通電極(対向電極)、42・・・・TFT基板、43・・・・CF基板。
【特許請求の範囲】
【請求項1】
第1の絶縁基板と第2の絶縁基板を具備し、
前記第1の絶縁基板上には薄膜トランジスタで構成した多数の画素と、配線材料インクの滴下塗布で形成されて前記画素を駆動するための一方の薄膜配線パターンおよび該一方の薄膜配線パターンと交差する他方の薄膜配線パターンを少なくとも有する表示装置であって、
前記一方の薄膜配線パターンは、外部回路からの駆動信号を印加する端子部と、印加された駆動信号を複数の画素に供給する配線部と、該配線部から分岐してそれぞれの薄膜トランジスタを構成する電極部および前記他方の薄膜配線パターンとの交差領域に形成された絞り部とが接続された薄膜配線パターンを有し、
前記端子部、配線部、電極部および絞り部の薄膜配線パターンにおいて、同一層で形成した薄膜配線パターンは、幅が同一の1又は複数の薄膜配線サブパターンで構成されていることを特徴とする表示装置。
【請求項2】
第1の絶縁基板と第2の絶縁基板を具備し、
前記第1の絶縁基板上には薄膜トランジスタで構成した多数の画素と、配線材料インクの滴下塗布で形成されて前記画素を駆動するための一方の薄膜配線パターンおよび該一方の薄膜配線パターンと交差する他方の薄膜配線パターンを少なくとも有する表示装置であって、
前記一方の薄膜配線パターンは、外部回路からの駆動信号を印加する端子部と、印加された駆動信号を複数の画素に供給する配線部と、該配線部から分岐してそれぞれの薄膜トランジスタを構成する電極部および前記他方の薄膜配線パターンとの交差領域に形成された絞り部とが接続された薄膜配線パターンを有し、
前記端子部、配線部、電極部および絞り部の薄膜配線パターンにおいて、同一層で形成した薄膜配線パターンは、幅が同一の1又は複数の薄膜配線サブパターンで構成されており、
前記端子部における前記薄膜配線サブパターンの上に絶縁膜を介して積層された端子パターンを有し、
前記端子パターンの幅は前記薄膜配線サブパターンの幅とは異なっており、前記絶縁膜を貫通するスルーホールを通して前記薄膜配線サブパターンと電気的に接続されていることを特徴とする請求項1に記載の表示装置。
【請求項3】
前記第1の絶縁基板上に形成した前記一方又は他方の薄膜配線パターンは、その薄膜配線サブパターンの各両側に沿って該薄膜配線サブパターンに接する側壁の間に、当該側壁の間隔で幅が規定された溝を形成するバンクを有し、
前記バンクで形成された溝の幅に応じて前記薄膜配線サブパターン幅が規定されていることを特徴とする請求項1又は2に記載の表示装置。
【請求項4】
前記端子部、配線部、電極部および絞り部の薄膜配線パターンは、それらに必要とされる配線幅に応じて前記薄膜配線サブパターンの数が設定されていることを特徴とする請求項1乃至3の何れかに記載の表示装置。
【請求項5】
前記薄膜配線パターンのうち、前記配線部の薄膜配線パターンは2以上の平行な薄膜配線サブパターンで構成されていることを特徴とする請求項3又は4に記載の表示装置。
【請求項6】
前記第1の絶縁基板の内面に有する前記一方の薄膜配線パターンはゲート配線、前記他方の薄膜配線パターンはデータ配線であり、該一方の薄膜配線パターンの端子部は外部回路からのゲート駆動信号を印加するゲート端子部、前記配線部は印加されたゲート駆動信号を複数の画素を構成する薄膜トランジスタのゲート電極に供給するゲート配線部、前記電極部は前記ゲート配線部から分岐してそれぞれの薄膜トランジスタを構成するゲート電極部、前記絞り部は前記他方の薄膜配線との交差領域であることを特徴とする請求項1乃至5の何れかに記載の表示装置。
【請求項7】
前記第2の絶縁基板の内面には対向電極と複数色のカラーフィルタを有し、前記第1の絶縁基板との間に液晶層を有することを特徴とする請求項1乃至6の何れかに記載の表示装置。
【請求項8】
第1の絶縁基板と第2の絶縁基板を具備し、
前記第1の絶縁基板上には薄膜トランジスタで構成した多数の画素と、配線材料インクの滴下塗布で形成されて前記画素を駆動するための一方の薄膜配線パターンおよび該一方の薄膜配線パターンと交差する他方の薄膜配線パターンを少なくとも有し、
前記一方の薄膜配線パターンは、外部回路から駆動信号を印加する端子部と、印加された駆動信号を前記画素を構成する薄膜トランジスタに供給する配線部と、配線部から分岐してそれぞれの薄膜トランジスタを構成する電極部と、前記他方の薄膜配線との交差領域に形成された絞り部とを接続したパターンを有し、
前記端子部、配線部、電極部および絞り部の薄膜配線パターンを、幅が同一の1又は複数の薄膜配線サブパターンの接続で構成し、
前記第1の絶縁基板上に前記一方の薄膜配線サブパターンの幅を規制する幅をもつ溝を形成するバンクを形成する工程と、
前記バンクの表面に撥液処理を施すと共に、当該バンクで形成される溝の底部に親液処理を施す工程と、
前記バンクで形成される溝に配線材料インクを滴下する工程と、
配線材料インクを滴下した前記第1の絶縁基板に乾燥・焼成を施して前記薄膜配線サブパターンを形成する工程を含むことを特徴とする表示装置の製造方法。
【請求項9】
前記薄膜配線パターンを構成する前記端子部、配線部、電極部および絞り部の薄膜配線サブパターンの数は、当該端子部、配線部、電極部および絞り部のそれぞれに必要とされる配線幅に応じて設定することを特徴とする請求項8に記載の表示装置の製造方法。
【請求項10】
前記薄膜配線パターンのうち、前記配線部の薄膜配線パターンは2以上の平行な溝に配線材料インクを滴下して薄膜配線サブパターンを形成することを特徴とする請求項9に記載の表示装置の製造方法。
【請求項11】
前記第2の絶縁基板の内面に対向電極と複数色のカラーフィルタを形成し、前記第1の絶縁基板との間に液晶層を封入する工程を含むことを特徴とする請求項8乃至10の何れかに記載の表示装置の製造方法。
【請求項1】
第1の絶縁基板と第2の絶縁基板を具備し、
前記第1の絶縁基板上には薄膜トランジスタで構成した多数の画素と、配線材料インクの滴下塗布で形成されて前記画素を駆動するための一方の薄膜配線パターンおよび該一方の薄膜配線パターンと交差する他方の薄膜配線パターンを少なくとも有する表示装置であって、
前記一方の薄膜配線パターンは、外部回路からの駆動信号を印加する端子部と、印加された駆動信号を複数の画素に供給する配線部と、該配線部から分岐してそれぞれの薄膜トランジスタを構成する電極部および前記他方の薄膜配線パターンとの交差領域に形成された絞り部とが接続された薄膜配線パターンを有し、
前記端子部、配線部、電極部および絞り部の薄膜配線パターンにおいて、同一層で形成した薄膜配線パターンは、幅が同一の1又は複数の薄膜配線サブパターンで構成されていることを特徴とする表示装置。
【請求項2】
第1の絶縁基板と第2の絶縁基板を具備し、
前記第1の絶縁基板上には薄膜トランジスタで構成した多数の画素と、配線材料インクの滴下塗布で形成されて前記画素を駆動するための一方の薄膜配線パターンおよび該一方の薄膜配線パターンと交差する他方の薄膜配線パターンを少なくとも有する表示装置であって、
前記一方の薄膜配線パターンは、外部回路からの駆動信号を印加する端子部と、印加された駆動信号を複数の画素に供給する配線部と、該配線部から分岐してそれぞれの薄膜トランジスタを構成する電極部および前記他方の薄膜配線パターンとの交差領域に形成された絞り部とが接続された薄膜配線パターンを有し、
前記端子部、配線部、電極部および絞り部の薄膜配線パターンにおいて、同一層で形成した薄膜配線パターンは、幅が同一の1又は複数の薄膜配線サブパターンで構成されており、
前記端子部における前記薄膜配線サブパターンの上に絶縁膜を介して積層された端子パターンを有し、
前記端子パターンの幅は前記薄膜配線サブパターンの幅とは異なっており、前記絶縁膜を貫通するスルーホールを通して前記薄膜配線サブパターンと電気的に接続されていることを特徴とする請求項1に記載の表示装置。
【請求項3】
前記第1の絶縁基板上に形成した前記一方又は他方の薄膜配線パターンは、その薄膜配線サブパターンの各両側に沿って該薄膜配線サブパターンに接する側壁の間に、当該側壁の間隔で幅が規定された溝を形成するバンクを有し、
前記バンクで形成された溝の幅に応じて前記薄膜配線サブパターン幅が規定されていることを特徴とする請求項1又は2に記載の表示装置。
【請求項4】
前記端子部、配線部、電極部および絞り部の薄膜配線パターンは、それらに必要とされる配線幅に応じて前記薄膜配線サブパターンの数が設定されていることを特徴とする請求項1乃至3の何れかに記載の表示装置。
【請求項5】
前記薄膜配線パターンのうち、前記配線部の薄膜配線パターンは2以上の平行な薄膜配線サブパターンで構成されていることを特徴とする請求項3又は4に記載の表示装置。
【請求項6】
前記第1の絶縁基板の内面に有する前記一方の薄膜配線パターンはゲート配線、前記他方の薄膜配線パターンはデータ配線であり、該一方の薄膜配線パターンの端子部は外部回路からのゲート駆動信号を印加するゲート端子部、前記配線部は印加されたゲート駆動信号を複数の画素を構成する薄膜トランジスタのゲート電極に供給するゲート配線部、前記電極部は前記ゲート配線部から分岐してそれぞれの薄膜トランジスタを構成するゲート電極部、前記絞り部は前記他方の薄膜配線との交差領域であることを特徴とする請求項1乃至5の何れかに記載の表示装置。
【請求項7】
前記第2の絶縁基板の内面には対向電極と複数色のカラーフィルタを有し、前記第1の絶縁基板との間に液晶層を有することを特徴とする請求項1乃至6の何れかに記載の表示装置。
【請求項8】
第1の絶縁基板と第2の絶縁基板を具備し、
前記第1の絶縁基板上には薄膜トランジスタで構成した多数の画素と、配線材料インクの滴下塗布で形成されて前記画素を駆動するための一方の薄膜配線パターンおよび該一方の薄膜配線パターンと交差する他方の薄膜配線パターンを少なくとも有し、
前記一方の薄膜配線パターンは、外部回路から駆動信号を印加する端子部と、印加された駆動信号を前記画素を構成する薄膜トランジスタに供給する配線部と、配線部から分岐してそれぞれの薄膜トランジスタを構成する電極部と、前記他方の薄膜配線との交差領域に形成された絞り部とを接続したパターンを有し、
前記端子部、配線部、電極部および絞り部の薄膜配線パターンを、幅が同一の1又は複数の薄膜配線サブパターンの接続で構成し、
前記第1の絶縁基板上に前記一方の薄膜配線サブパターンの幅を規制する幅をもつ溝を形成するバンクを形成する工程と、
前記バンクの表面に撥液処理を施すと共に、当該バンクで形成される溝の底部に親液処理を施す工程と、
前記バンクで形成される溝に配線材料インクを滴下する工程と、
配線材料インクを滴下した前記第1の絶縁基板に乾燥・焼成を施して前記薄膜配線サブパターンを形成する工程を含むことを特徴とする表示装置の製造方法。
【請求項9】
前記薄膜配線パターンを構成する前記端子部、配線部、電極部および絞り部の薄膜配線サブパターンの数は、当該端子部、配線部、電極部および絞り部のそれぞれに必要とされる配線幅に応じて設定することを特徴とする請求項8に記載の表示装置の製造方法。
【請求項10】
前記薄膜配線パターンのうち、前記配線部の薄膜配線パターンは2以上の平行な溝に配線材料インクを滴下して薄膜配線サブパターンを形成することを特徴とする請求項9に記載の表示装置の製造方法。
【請求項11】
前記第2の絶縁基板の内面に対向電極と複数色のカラーフィルタを形成し、前記第1の絶縁基板との間に液晶層を封入する工程を含むことを特徴とする請求項8乃至10の何れかに記載の表示装置の製造方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【公開番号】特開2006−293291(P2006−293291A)
【公開日】平成18年10月26日(2006.10.26)
【国際特許分類】
【出願番号】特願2005−340282(P2005−340282)
【出願日】平成17年11月25日(2005.11.25)
【出願人】(502266320)株式会社フューチャービジョン (73)
【Fターム(参考)】
【公開日】平成18年10月26日(2006.10.26)
【国際特許分類】
【出願日】平成17年11月25日(2005.11.25)
【出願人】(502266320)株式会社フューチャービジョン (73)
【Fターム(参考)】
[ Back to top ]