【課題】本発明は、薄膜トランジスタ及びそれを利用した圧力センサーに関する。
ものである。
【解決手段】本発明の薄膜トランジスタは、ソース電極と、ドレイン電極と、半導体層と、ゲート電極と、絶縁層と、を含む。前記ソース電極は、前記ドレイン電極と間隔をあけて設置される。前記半導体層は、前記ソース電極及び前記ドレイン電極にそれぞれ電気的に接続される。前記半導体層は、弾性率が０．１ＭＰａ〜１０ＭＰａである高分子複合材料層である。前記高分子複合材料層は、高分子基材及び該高分子基材に分散された複数のカーボンナノチューブからなる。前記ゲート電極は、前記絶縁層により、前記半導体層、前記ソース電極及び前記ドレイン電極と絶縁状態で設置される。 （もっと読む）

【課題】消費電力を抑えることができる記憶装置、当該記憶装置を用いた半導体装置の提
供を目的の一つとする。
【解決手段】記憶素子として機能するトランジスタに蓄積された電荷を保持するためのス
イッチング素子として、酸化物半導体膜を活性層として用いたトランジスタを、記憶装置
の各メモリセルに設ける。また、記憶素子として用いるトランジスタは、第１のゲート電
極と、第２のゲート電極と、第１のゲート電極と第２のゲート電極の間に位置する半導体
膜と、第１のゲート電極と半導体膜の間に位置する第１の絶縁膜と、第２のゲート電極と
半導体膜の間に位置する第２の絶縁膜と、半導体膜に接するソース電極及びドレイン電極
と、を有する。 （もっと読む）

【課題】放射線に起因する特性劣化を抑制して信頼性を向上させることが可能なトランジスタを提供する。
【解決手段】放射線撮像装置は、フォトダイオードとトランジスタとを含む画素回路を有する。トランジスタは、基板上の選択的な領域に配設されたゲート電極と、ゲート電極上に第２ゲート絶縁膜を介して設けられた半導体層と、半導体層上に第１ゲート絶縁膜を介して設けられると共にゲート電極に対向するゲート電極と、ゲート電極上に設けられた第１層間絶縁膜と、半導体層に電気的に接続されて設けられたソース電極およびドレイン電極と、一部がゲート電極の端部に対向して設けられたシールド電極層とを備える。第２ゲート絶縁膜、第１ゲート絶縁膜および第１層間絶縁膜のうちの少なくとも１つはシリコン酸化膜を含む。シールド電極層により、放射線の入射によって生じる正電荷の影響による閾値電圧のシフトが抑制される。 （もっと読む）

【課題】電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い、新たな構造の半導体装置を提供することを目的の一とする。
【解決手段】第１のトランジスタ上に設けられた第２のトランジスタと容量素子とを有し、第２のトランジスタの半導体層にはオフセット領域が設けられた半導体装置を提供する。第２のトランジスタを、オフセット領域を有する構造とすることで、第２のトランジスタのオフ電流を低減させることができ、長期に記憶を保持可能な半導体装置を提供することができる。 （もっと読む）

【課題】酸化物半導体を用いた整流特性の良い非線形素子（例えば、ダイオード）を提供
する。
【解決手段】水素濃度が５×１０^１９／ｃｍ^３以下である酸化物半導体を有する薄膜トラ
ンジスタにおいて、酸化物半導体に接するソース電極の仕事関数φｍｓと、酸化物半導体
に接するドレイン電極の仕事関数φｍｄと、酸化物半導体の電子親和力χが、φｍｓ≦χ
＜φｍｄの関係になるように構成する。また、薄膜トランジスタのゲート電極とドレイン
電極を電気的に接続することで、さらに整流特性の良い非線形素子を実現することができ
る。 （もっと読む）

【課題】ＳＯＩ型の半導体集積回路において電源遮断時の低消費電力及び電源供給時の動作性能向上に資することができる電源遮断制御を可能にする。
【解決手段】本発明に係る半導体集積回路は、第１電源スイッチと、前記第１電源スイッチに直列接続される論理回路を有する。前記論理回路は、順序回路（ＦＦ１，ＦＦ２）及び組み合わせ回路（ＬＯＧ１，ＬＯＧ２）を含み、前記第１電源スイッチと前記組み合わせ回路との間に第２電源スイッチが接続される。第１モードにおいて前記第１電源スイッチをオフ状態に制御し、前記順序回路及び前記組み合わせ回路を非通電状態にし、第２モードにおいて前記第１電源スイッチをオン状態に維持し且つ前記第２電源スイッチをオフ状態に制御し、前記順序回路を通電状態、前記組み合わせ回路を非通電状態にする電源スイッチ制御回路を有する。 （もっと読む）

【課題】単一基板上にソース・ドレインを同一工程で同時形成したＩＩＩ−Ｖ族半導体のｎＭＩＳＦＥＴおよびＩＶ族半導体のｐＭＩＳＦＥＴのソース・ドレイン領域抵抗または接触抵抗を小さくする。
【解決手段】第１半導体結晶層に形成された第１チャネル型の第１ＭＩＳＦＥＴの第１ソースおよび第１ドレインと、第２半導体結晶層に形成された第２チャネル型の第２ＭＩＳＦＥＴの第２ソースおよび第２ドレインが、同一の導電性物質からなり、当該導電性物質の仕事関数Φ_Ｍが、数１および数２の少なくとも一方の関係を満たす。
（数１） φ_１＜Φ_Ｍ＜φ_２＋Ｅ_ｇ２
（数２） ｜Φ_Ｍ−φ_１｜≦０．１ｅＶ、かつ、｜（φ_２＋Ｅ_ｇ２）−Φ_Ｍ｜≦０．１ｅＶ
ただし、φ_１は、Ｎ型半導体結晶層の電子親和力、φ_２およびＥ_ｇ２は、Ｐ型半導体結晶層の電子親和力および禁制帯幅。 （もっと読む）

【課題】半導体膜と電極又は配線との接触抵抗を低減し、かつ半導体膜と電極又は配線と
の被覆率を改善し、特性を向上させた半導体装置を得ることを課題とする。
【解決手段】基板上にゲート電極と、前記ゲート電極上にゲート絶縁膜と、前記ゲート絶
縁膜上に第１のソース電極又はドレイン電極と、前記第１のソース電極又はドレイン電極
上に島状半導体膜と、前記島状半導体膜及び前記第１のソース電極又はドレイン電極上に
第２のソース電極又はドレイン電極とを有し、前記第２のソース電極又はドレイン電極は
前記第１のソース電極又はドレイン電極と接触しており、前記第１のソース電極又はドレ
イン電極及び第２のソース電極又はドレイン電極が前記島状半導体膜を挟みこんでいる半
導体装置及びその作製方法に関するものである。 （もっと読む）

【課題】印刷法による少ない工程数のメリットを生かしつつ、より微細であり、絶縁性の低下がなく、導電部寸法精度の高い、配線部材および電子素子の製造方法を提供することを目的とする。また、配線部材、積層配線、電子素子、電子素子アレイ及び表示装置を提供することを目的とする
【解決手段】基板上にエネルギーの付与により臨界表面張力が変化する材料を含有する濡れ性変化層を形成する工程、紫外領域のレーザーを用いたレーザーアブレーション法により、濡れ性変化層に凹部を形成する工程、凹部に導電性インクを塗布して導電部を形成する工程、を含み、前記濡れ性変化層の凹部のパターン形成と同時に、前記臨界表面張力を変化させて高表面エネルギー領域のパターン形成が行われることを特徴とする配線部材の製造方法、電子素子の製造方法、及び、それにより得られた配線部材、電子素子を提供する。また、電子素子アレイ及び表示装置を提供する。 （もっと読む）

【課題】コストを増大させずとも、書き込みに高電圧を必要とせず、不良が発生しにくく
、書き込み時間が短く、データの書換えができない半導体記憶装置を提供する。
【解決手段】ダイオード接続した第１のトランジスタと、ダイオード接続した第１のトラ
ンジスタのソース電極及びドレイン電極の一方の端子にゲートが接続する第２のトランジ
スタと、ダイオード接続した第１のトランジスタのソース電極及びドレイン電極の一方の
端子及び第２のトランジスタのゲートに接続する容量素子を有するメモリ素子を含む半導
体記憶装置である。 （もっと読む）

【課題】Inversion型トランジスタやＩｎｔｒｉｎｓｉｃ型トランジスタ、及び半導体層の蓄積層電流制御型Accumulation型トランジスタでは不純物原子濃度の統計的ばらつきによってしきい値電圧のばらつきが微細化世代で大きくなってしまい、ＬＳＩの信頼性を保つことが困難であった。
【解決手段】空乏層の厚さが半導体層の膜厚よりも大きくなるように、半導体層の膜厚と不純物原子濃度を制御することによって形成されたバルク電流制御型Accumulation型トランジスタが得られる。例えば、半導体層の膜厚を１００ｎｍにすると共に不純物濃度２×１０^１７[ｃｍ^−３]より高くすることによって、しきい値のばらつきの標準偏差が電源電圧のばらつきよりも小さくすることができる。 （もっと読む）

【課題】電力供給がない状況で記憶保持が可能で、書き込み回数に制限が無い、新たな半導体装置を提供する。
【解決手段】チャネル領域と第１のゲート絶縁層と第１のゲート電極と第１のソース及びドレイン電極とを有する第１のトランジスタと、酸化物半導体層１４０と第２のソース電極１４２ａ及び第２のドレイン電極１４２ｂと第２のゲート絶縁層１４６と第２のゲート電極１４８ａとを有する第２のトランジスタ１６２と、第２のソース電極１４２ａまたは第２のドレイン電極１４２ｂの一方と第２のゲート絶縁層１４６と第２のゲート絶縁層１４６上に第２のソース電極１４２ａ又は第２のドレイン電極１４２ｂの一方と重なるように設けられた第３の電極１４８ｂとを有する容量素子１６４と、を有し、第１のゲート電極と第２のソース電極１４２ａ又は第２のドレイン電極１４２ｂの一方とは接続され、第３の電極１４８ｂは酸化物半導体層１４０と重なる領域を有する。 （もっと読む）

【課題】側壁スペーサを形成することなく、且つ、工程数を増やすことなく、自己整合的にＬＤＤ領域を少なくとも一つ備えたＴＦＴを提供する。また、同一基板上に、工程数を増やすことなく、様々なＴＦＴ、例えば、チャネル形成領域の片側にＬＤＤ領域を有するＴＦＴと、チャネル形成領域の両側にＬＤＤ領域を有するＴＦＴとを形成する作製方法を提供する。
【解決手段】回折格子パターン或いは半透膜からなる光強度低減機能を有する補助パターンを設置したフォトマスクまたはレチクルをゲート電極形成用のフォトリソグラフィ工程に適用して膜厚の厚い領域と、該領域より膜厚の薄い領域を片側側部に有する非対称のレジストパターンを形成し、段差を有するゲート電極を形成し、ゲート電極の膜厚の薄い領域を通過させて前記半導体層に不純物元素を注入して、自己整合的にＬＤＤ領域を形成す
る。 （もっと読む）

【課題】電源電圧の供給を停止しても論理回路の結線状態を保持可能なプログラマブルロジックデバイスにおける処理速度の向上及び低消費電力化を図ることを目的の一とする。
【解決手段】論理状態を切り替え可能な複数の演算回路と、演算回路の論理状態を切り替えるコンフィグレーション状態切り替え回路と、演算回路の電源電圧の供給または停止を切り替える電源制御回路と、複数の演算回路の論理状態及び電源電圧の状態を記憶する状態記憶回路と、状態記憶回路の記憶情報に応じて、コンフィグレーション状態切り替え回路及び電源制御回路の制御を行う演算状態制御回路と、を有し、演算回路とコンフィグレーション状態切り替え回路との間に、酸化物半導体層にチャネル形成領域が形成されるトランジスタが設け、電源制御回路からの電源電圧の停止時に該トランジスタの導通状態を保持する。 （もっと読む）

【課題】電流型アクティブマトリックスOLEDを改良すること。
【解決手段】電流型アクティブ・マトリックスOLEDデバイスの製造方法は、基板の上方に、半導体層と、導電層と、その半導体層と導電層の間に挟まれた絶縁層を設け；上記半導体層または上記導電層の上方に有機発光ダイオードを画素ごとに設け；第1の電流としてのデータ信号を受け取って対応する画素から出る光の明るさを調節するため、上記半導体層の中に形成されたチャネル領域と、上記導電層の中に形成されたゲートとを備える第1のトランジスタを画素ごとに形成する操作を含んでいる。この方法は、第1の電流に応答して上記有機発光ダイオードの中を流れる電流を調節するため、上記導電層の中に形成されたゲートと、上記半導体層の中に形成されたチャネル領域とを備える第2のトランジスタを画素ごとに形成し；パルス式レーザーを用いて半導体層の特定の領域をアニーリングする操作も含んでいる。 （もっと読む）

【課題】半導体集積回路における消費電力を低減する。また、半導体集積回路における動作の遅延を低減する。
【解決手段】記憶回路が有する複数の順序回路のそれぞれにおいて、酸化物半導体によってチャネル形成領域が構成されるトランジスタと、該トランジスタがオフ状態となることによって一方の電極が電気的に接続されたノードが浮遊状態となる容量素子とを設ける。なお、酸化物半導体によってトランジスタのチャネル形成領域が構成されることで、オフ電流（リーク電流）が極めて低いトランジスタを実現することができる。そのため、記憶回路に対して電源電圧が供給されない期間において当該トランジスタをオフ状態とすることで、当該期間における容量素子の一方の電極が電気的に接続されたノードの電位を一定又はほぼ一定に保持することが可能である。その結果、上述した課題を解決することが可能である。 （もっと読む）

【課題】信頼性の高いトリミング回路を提供する。書き換え可能なトリミング回路を提供する。信頼性の高いトリミング回路の駆動方法を提供する。書き換え可能なトリミング回路の駆動方法を提供する。
【解決手段】オフリーク電流が極めて小さいトランジスタのソース電極またはドレイン電極に接続された記憶ノードと、該記憶ノードにゲート電極が接続されたトランジスタを用いてトリミング回路を構成する。また、該オフリーク電流が極めて小さいトランジスタを用いて、該記憶ノードにゲート電極が接続されたトランジスタのソース電極とドレイン電極に対して並列に接続された素子または回路のトリミング状態を制御する。 （もっと読む）

【課題】作製コストが低減され、かつ歩留まりが向上された半導体装置、および消費電力が低減された半導体装置を提供することである。
【解決手段】第１のトランジスタおよび第２のトランジスタと、第１のトランジスタ群および第２のトランジスタ群を具備し、第１のトランジスタ群は、第３のトランジスタ、第４のトランジスタおよび４の端子を有しており、第２のトランジスタ群は、第５乃至第８のトランジスタおよび４の端子を有しており、第１のトランジスタ、第３のトランジスタ、第６のトランジスタ、第８のトランジスタはｎチャネル型トランジスタが用いられ、第２のトランジスタ、第４のトランジスタ、第５のトランジスタ、第７のトランジスタはｐチャネル型トランジスタが用いられる半導体装置である。 （もっと読む）

【課題】電源の供給を停止しても、記憶している論理状態が消えない記憶装置を提供する。また、該記憶装置を用いることで、電源供給停止により消費電力を抑えることができる信号処理回路を提供する。
【解決手段】第１乃至第４のノードを有する論理回路と、第１のノード、第２のノード、及び第３のノードと接続された第１の制御回路と、第１のノード、第２のノード、及び第４のノードと接続された第２の制御回路と、第１のノード、第１の制御回路、及び第２の制御回路に接続された第１の記憶回路と、第２のノード、第１の制御回路、及び第２の制御回路に接続された第２の記憶回路と、を有する記憶装置である。 （もっと読む）

【課題】酸化物半導体を用いたトランジスタにおいて、電気的特性の変動が小さく、信頼
性の高い半導体装置を作製することを課題とする。
【解決手段】チャネルを形成する酸化物半導体層に接する絶縁層に、シリコン過酸化ラジ
カルを含む絶縁層を用いる。絶縁層から酸素が放出されることにより、酸化物半導体層中
の酸素欠損及び絶縁層と酸化物半導体層の界面準位を低減することができ、電気的特性の
変動が小さく、信頼性の高い半導体装置を作製することができる。 （もっと読む）