【課題】シリコン・オン・インシュレータ技術を使用して形成した放射線検出器を提供すること。
【解決手段】この放射線検出器は、絶縁基板上に形成され、ＰＮＰＮ構造を有するシリコン層と、このＰＮＰＮ構造上に形成され、ＰＮゲートを有するゲート層とを備える。放射線検出器内の入射放射線に応答してのみ、ラッチアップが生じる。第２の態様は、シリコン・オン・インシュレータＰＮＰＮダイオード構造を備えており、放射線検出器内で入射放射線に応答してのみラッチアップが生じる、放射線検出器である。第３の態様は、絶縁基板上に形成されたシリコン層を備えており、このシリコン層が、ＰＮＰＮ構造とＰＮＰＮ構造の上に形成されたゲート層とを備え、このゲート層がＰＮゲートを備えており、放射線検出器内で入射放射線に応答してのみラッチアップが生じる、シリコン・オン・インシュレータ放射線検出器である。 （もっと読む）

ゲート電極と櫛形ドレイン及びソース電極を有し、櫛形ドレイン電極の複数の指が櫛形ソース電極の複数の指と互い違いに配置されており、ソース及びドレイン電極が多層（１１０，１２０，１３０，１４９）を有するＲＦ電界効果型トランジスタ。互い違いの量が各層で異なることにより、多層によりもたらされる低電流密度の効果のすべては失うことなく、最適化、特に、低寄生容量が可能となる。指を短くすることにより、ゲート電極から離間した層において互い違いが低減される。互い違いの低減は、最小容量のために急激な互い違いの低減、最小横方向電流密度のためにより緩やかな互い違いの低減により、最適化される。これが、より高温度又はより高入力バイアス電流においても動作を可能にし、一方、依然として、エレクトロマイグレーションの条件を満たす。
（もっと読む）

本発明は、特に、ＳＯＩ技術およびサリサイド技術により、ダブルゲート・トランジスタ（１０）として生成される、電界効果トランジスタ（１０）に関する。トランジスタ（１０）は、５ボルトよりも高いまたは９ボルトよりもさらに高いターンオン電圧に適し、非常に小さなチップ表面のみを必要とする。トランジスタ（１０）は基板領域（１４）を有する。基板領域（１４）は、２つの電極領域（１６、１８）と、２つの電気的に絶縁性の絶縁層（１００、１０２）であって、基板領域（１４）の対向する面に配置され、制御領域（２０、２２）に隣接する、絶縁層と、少なくとも１つの電気的に絶縁性の領域（１２、１１０）と、導電性の接続領域（２８）、または、１つの電極領域（１６）と該基板領域（１４）との間の導電性の接続領域の部分（２３０）とに囲まれる。
（もっと読む）

【課題】基板（１１０）から伸長するフィン（１１２、１１３、１１４）を覆う異なる厚さのゲート誘電体（５０２、５０４）を有するフィン型電界効果トランジスタ（ＦｉｎＦＥＴ）構造のための方法および構造を提供すること。
【解決手段】これらのフィンは、中央チャネル領域と、このチャネル領域の両側にソース領域（６０）およびドレイン領域（６２）とを有する。厚い方のゲート誘電体（５０４）は、複数層の誘電体（２００、５００）を含むことができ、薄い方のゲート誘電体（５０２）は、それよりも少ない層の誘電体（２００）を含むことができる。ゲート誘電体とは異なる材料を含むキャップ（１１６）を、フィンを覆うように配置することができる。 （もっと読む）

【課題】 トランジスタ本体として働く垂直方向のシリコン「フィン」を用いて、低い接触抵抗を持つ高密度の垂直型Ｆｉｎ−ＦＥＴデバイスを生成すること。
【解決手段】 低い接触抵抗を示す新しいクラスの高密度の垂直型Ｆｉｎ−ＦＥＴデバイスが説明される。これらの垂直型Ｆｉｎ−ＦＥＴデバイスは、トランジスタ本体として働く垂直方向のシリコン「フィン」（１２Ａ）を有する。ドープされたソース領域及びドレイン領域（２６Ａ、２８Ａ）が、それぞれフィン（１２Ａ）の下部及び上部内に形成される。ゲート（２４Ａ、２４Ｂ）が、フィンの側壁に沿って形成される。適切なバイアスがゲート（２４Ａ、２４Ｂ）に印加されると、電流は、ソース領域（２６Ａ）とドレイン領域（２８Ａ）との間で、フィン（１２Ａ）を通して垂直方向に流れる。ｐＦＥＴ、ｎＦＥＴ、マルチ・フィン、シングル・フィン、マルチ・ゲート、及びダブルゲートの垂直型Ｆｉｎ−ＦＥＴを同時に形成するための統合プロセスが説明される。 （もっと読む）

本発明は、複数のスラブを含むメサ型活性領域を有する半導体素子及びその製造方法を提供する。相互連結されている第１活性領域及び第２活性領域を備え、第１活性領域は基板上にライン・アンド・スペースパターン状に形成され、相互逆方向である第１側面、第２側面及び上面をそれぞれ有する複数のスラブから構成され、第２活性領域は第１活性領域とは同じであるか、または異なる物質からなり、複数のスラブを相互連結させるように、基板上でスラブの少なくとも一端部に接して延びている半導体素子である。該半導体素子を製造するために、まず、ライン・アンド・スペースパターン状の第１活性領域を基板上に形成した後、第２活性領域を形成する。
（もっと読む）

本発明は、第１半導体域と第２半導体域との間に配置されたフィールド電極および／またはフィールド領域を備えた、ＳＯＩ半導体素子に関するものである。電気的結合を、フィールド電極とフィールド領域との間で行うことができる。
（もっと読む）

フィン（２０５）を形成するステップと、このフィン（２０５）の一端上にソース領域（２１０）、このフィン（２０５）の他端上にドレイン領域（２１５）を形成するステップとを含む、フィン電界効果トランジスタを形成する方法である。この方法は、フィン（２０５）上に、第１パターンで、第１半導体材料のダミーゲート（５０５）を形成するステップと、このダミーゲート（５０５）の周りに絶縁層（６０５）を形成するステップをさらに含んでいる。この方法はまた、第１パターンに対応する絶縁層（６０５）中にトレンチ（７０５）を残すように、第１半導体材料を除去するステップと、トレンチ（７０５）内に露出したフィン（２０５）の部分を細型化するするステップと、トレンチ（７０５）内に金属ゲート（１００５）を形成するステップと、を含んでいる。
（もっと読む）

例示的実施形態はＦｉｎＦＥＴチャネル構造の形成法に関する。当該方法において、絶縁層（１３０）上に化合物半導体層（１４０）を提供し、化合物半導体層（１４０）上にトレンチ（１４２）を提供し、かつ、化合物半導体層（１４０）上およびトレンチ（１４２）内に歪み半導体層（１４４）を提供する。該方法において、さらに、化合物半導体層（１４０）上から歪み半導体層（１４４）を除去し、その結果、トレンチ（１４２）内に歪み半導体層（１４４）を残し、化合物半導体層（１４０）を除去して、歪み半導体層（１４４）を残し、かつ、フィン形のチャネル領域（１５２）を形成する。
（もっと読む）

有機物を含有する半導体層（１５）と、少なくとも互いに電気的に非接触である第一電極（１６）、第二電極（１２）及び第三電極（１４）を含む電界効果トランジスタであって、半導体層（１５）の上方に第一電極（１６）が配置され、半導体層（１５）の下方に第二電極（１２）が配置され、半導体層（１５）の側方に第三電極（１４）が配置され、半導体層（１５）は第一電極（１６）、第二電極（１２）及び第三電極（１４）から選ばれるいずれか２つの電極と電気的に接合され、各電極（１２，１４，１６）間には電気的絶縁体層（１３，１７）を介在させ、第一電極（１６）は半導体層（１５）の上方を半導体層（１５）の外周部より外側にはみ出して覆っている。これにより、有機半導体を用いた電界効果トランジスタであっても、空気や水に強く、かつ長寿命な電界効果トランジスタ及びそれを用いた表示装置を提供する。 （もっと読む）

本発明は、電界効果マイクロエレクトロニクスデバイスと、さらにその製造方法に関わる。このデバイスは、基板（７００）と、さらに１つ以上のトランジスタチャンネル(transistor channel)を形成することができる少なくとも１つの改善された構造（７０２）を含む。この構造は、基板上にスタックされた複数のバーによって形成され、電界効果トランジスタの集積化においてスペースを節約することを可能にし、さらにその性能を改善することを可能にする。
（もっと読む）

ソース／ドレイン領域の少なくともその幅が最も大きい部分では半導体領域の幅よりも大きく、かつソース／ドレイン領域の最上部側から基体側に向かって連続的に幅が大きくなっている傾斜部を有し、該傾斜部表面にシリサイド膜が形成されていることを特徴とする半導体装置とする。
（もっと読む）

電界効果型装置はキャパシタのプレートをそれぞれ形成する複数のセグメントを有する少なくとも１つのセグメント化されたフィールド・プレートを含んでおり、選択されたセグメントを動的に接続してゲート−ドレイン間容量及びドレイン−ソース間容量を選択的に設定する電子素子に電界効果型装置が接続されている。トランスデューサを送信モードスイッチング装置と、受信モードスイッチング装置との間でスイッチングするスイッチング装置に結合されたトランスデューサを超音波装置が含んでおり、このスイッチング装置は電界効果型装置を含んでいる。
（もっと読む）

回路欠陥解析及びプロセス問題識別を実行するための方法は、テスト信号を回路に印加するステップと、テスト信号に応答して生成された応答信号を得るステップと、応答信号を参照情報と比較するステップと、比較するステップの結果に基づいて回路内の欠陥を分類するステップと、欠陥分類に基づいて、欠陥を引き起こした製造プロセスにおける問題を識別するステップとを有している。参照情報は、製造プロセス中に発生する可能性がある予め定義されたタイプの欠陥に対応する１つ又は複数の信号プロフィルを含むことができる。欠陥の分類は、応答信号が、信号プロフィルのうちの１つ又は複数内に入るかどうか判定することによって実行されることが好ましい。応答信号が２つ以上の信号プロフィル内に入る場合には、各プロフィルについて確率を決定することができる。次いで、欠陥は、その信号プロフィルがより高い確率を有する欠陥タイプに対応するものとして分類することができる。処理システムは、同様の方法を使用して、欠陥の分類及びプロセス問題識別を実行する。 （もっと読む）

本発明は、半導体構成用の構造に関する。半導体を含む溶液の堆積を補助するレジスト構造は、直接、あるいは介在層を介して基板に結合される。このレジスト構造は、半導体を含む溶液（３０９）を堆積するくぼみ（３０１）と、くぼみ（３０９）の縁部の少なくとも一部に整列し、突出部（３０７）によってくぼみ（３０９）から分離した溝（３０５）とを備える。好ましくは、溝（３０５）は、くぼみ（３０９）を取り囲む。この溝により、半導体を含む溶液を固定する作用が得られ、それによって濡れ性が改善し、それにしたがって、より大きな体積の半導体を所与の区域に付着させることができる。
（もっと読む）