【課題】ｎ型半導体層上のｐウェル領域に形成された横型ＭＯＳＦＥＴにおいて、低オン抵抗（Ｒｏｎ・Ａ）を実現する。
【解決手段】ｎオフセット領域９とｎ⁺ソース領域４との間にｐウェル領域３を分離してｎウェル領域２の表面露出部を設け、ｎオフセット領域９からｎ⁺ソース領域４迄の表面上にゲート電極７を設ける。この場合、ｎオフセット９とｎウェル領域２の両方を電流経路とすることができる。 （もっと読む）

【課題】信頼性の高い半導体装置を歩留まり良く製造する技術を提供する。
【解決手段】基板上に設けられ、一対の不純物領域の間に設けられたチャネル形成領域を含む島状の半導体層と、半導体層の側面に接して設けられた第１絶縁層と、チャネル形成領域上に設けられ、半導体層を横断するように設けられたゲート電極と、チャネル形成領域及びゲート電極の間に設けられた第２絶縁層と、半導体層及び前記ゲート電極上に形成された第３絶縁層と、第３絶縁層を介して、不純物領域と電気的に接続される導電層と、を有する。不純物領域はチャネル形成領域と比較して膜厚が大きい領域を有し、且つ該膜厚が大きい領域で導電層が接続されている。第２絶縁層は、少なくともゲート電極が重畳する領域の半導体層の側面に設けられた第１絶縁層を覆う。 （もっと読む）

【課題】半導体装置の動作特性を向上させ、かつ、低消費電力化を図る。特に、オフ電流値が低く、バラツキの抑えられたＴＦＴを得ることを課題とする。
【解決手段】シリコンの結晶化を助長する金属元素を用いて結晶化された第１のシリコン膜の金属元素をゲッタリングするために、希ガスを含み且つ非晶質構造を有する第２のシリコン膜を使用する。また、雰囲気を変えて２回レーザー照射を行う。２回目のレーザー照射は照射領域が不活性気体雰囲気となるようにして行うと第１のシリコン膜の平坦性が向上される。 （もっと読む）

【課題】１回の不純物導入工程により、低濃度不純物領域および高濃度不純物領域を形成することのできる半導体装置の製造方法、電気光学装置の製造方法、およびこれらの製造方法に使用されるハーフトーンマスクを提供すること。
【解決手段】ＴＦＴを製造する際、ハーフトーンマスク３０およびポジ型のレジスト材料２００を用いてレジストマスク２０を形成した後、半導体膜１ａに対して高濃度不純物を導入し、ソース側高濃度不純物領域１ｃおよびドレイン側高濃度不純物領域１ｆを形成する。ハーフトーンマスク３０では、半透光膜３２が遮光膜３１の両側端部を覆うように形成されているため、レジストマスク２０には、厚い部分２０ｂと薄い部分２０ｃとの間に中間厚の部分２０ｄが形成され、中間厚の部分２０ｄと重なる領域にはソース側低濃度不純物領域１ｅおよびドレイン側低濃度不純物領域１ｆが形成される。 （もっと読む）

【課題】量産性に優れた薄膜トランジスタを提供する。また半導体装置の作製において有用な半導体薄膜を提供する。
【解決手段】プラズマＣＶＤ法により作製された希ガス元素を１×１０^２０／ｃｍ^３〜１×１０^２１／ｃｍ^３で含む半導体膜を形成し、前記半導体膜の一部を除去して、活性層を形成し、トップゲート型薄膜トランジスタまたはボトムゲート型薄膜トランジスタを作製する。また、プラズマＣＶＤ法により作製された希ガス元素を１×１０^２０／ｃｍ^３〜１×１０^２１／ｃｍ^３で含む半導体膜を剥離層として用いた半導体装置を作製する。また、プラズマＣＶＤ法により作製された希ガス元素を１×１０^２０／ｃｍ^３〜１×１０^２１／ｃｍ^３で含む半導体膜をゲッタリングサイトとして用いた半導体装置を作製する。 （もっと読む）

【課題】印加されたサージによって破壊されることをより抑制することのできる半導体装置を提供する。
【解決手段】半導体装置１は、薄膜ＳＯＩ基板１０の薄膜ＳＯＩ層４０に、入力保護用のダイオード５を有する。そして、このダイオード５を構成する高濃度Ｐ型領域４１に電気的に接続された電極５０ａと、同じくダイオード５を構成する高濃度Ｎ型領域４２に電気的に接続された電極５０ｂとのいずれか一方を介して印加されたサージが、これら両電極５０ａ及び５０ｂのうちの他方の電極に向けて薄膜ＳＯＩ層４０の内部を流れることに起因して該薄膜ＳＯＩ層４０で発生する熱を、熱吸収部材６０の相変化を通じて吸収する。 （もっと読む）

【課題】 シリコン・オン・インシュレータ（ＳＯＩ）デバイスを含む金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）デバイスにおける浮遊体効果を減少させる方法及び構造体を提供すること。
【解決手段】 電界効果トランジスタ（ＦＥＴ）デバイスは、バルク基板と、バルク基板の上に形成されたゲート絶縁層と、バルク基板に関連する活性デバイス領域内に形成されたソース及びドレイン領域であって、各々が活性デバイス領域のボディ領域に対するｐ／ｎ接合部を画定するソース及びドレイン領域と、ソース領域内に画定され、ソース領域のｐ／ｎ接合部を横切ってボディ領域内に至るキャビティの内部に形成された導電性プラグとを含み、ここで導電性プラグはボディ領域とソース領域の間の放電経路を促進する。 （もっと読む）

【課題】不良が生じにくい素子構造及び当該素子を有する半導体装置を提供することを課題とする。
【解決手段】第１の電極層と第２の電極層からなる一対の電極層間に有機化合物を含む層を有する素子構造とし、一対の電極層のうち、少なくとも一方の電極層のヤング率を７．５×１０^１０Ｎ／ｍ^２以下とする。作製される素子の用途に応じた有機化合物を用いて有機化合物を含む層を形成し、記憶素子、発光素子、圧電素子、有機トランジスタ素子を形成する。 （もっと読む）

【課題】イオン注入とホトリソグラフィーの工程数を削減できる構造をもつ薄膜トランジスタとすることで、製造にかかる時間を短縮した画像表示装置を提供する。
【解決手段】ゲート電極ＧＴを薄い下層金属ＧＭＢと上層金属ＧＭＴの積層構造とし、保持容量Ｃｓｔ部分の上層電極を下層金属ＧＭＢのみとする。そして、保持容量Ｃｓｔの下部電極用インプラを、薄い下層金属ＧＭＢを通過させて、ソース・ドレインのインプラと同時に行う。ＰＭＯＳＴＦＴのゲート電極も下層金属ＧＭＢのみとし、ソース・ドレインのインプラと閾値調整インプラを同じレジストを利用して行う。薄膜トランジスタと保持容量をこのような構造としたことで、ホト工程とイオン注入工程が各々１工程削減でき、より短時間で、より廉価に画像表示装置のためのアクティブ・マトリクス基板が得られる。 （もっと読む）

【課題】従来のＭＯＳ型電界効果トランジスタは、耐圧を向上させるための構成として電界緩和層を有する構造とすると、オン抵抗が増加した。これを低減するために、電界緩和層の表面を電荷蓄積層とすると、寄生容量が大きくなってしまうという問題があり、従来技術は、使用する用途が限られてしまっていた。
【解決手段】本発明のＭＯＳ型電界効果トランジスタは、ソース領域とドレイン領域との間にチャネル領域と電界緩和領域とを設け、その上部に設けるゲート電極の端部をこの電界緩和領域とドレイン領域との境界位置に設けた。このような構成とすることにより、オン抵抗の低減効果および高耐圧化と、寄生容量の増加を抑制することとを両立することができ、使用する用途を選ばないＭＯＳ型電界効果トランジスタを提供することができる。 （もっと読む）

【課題】結晶粒界の方向や結晶粒の幅を制御することが可能な結晶性半導体膜の作製方法を提供する。
【解決手段】基板上に絶縁膜を形成し、絶縁膜上に非晶質半導体膜を形成し、非晶質半導体膜上に、キャップ膜を形成し、キャップ膜を透過する連続発振又は繰り返し周波数が１０ＭＨｚ以上のレーザビームが非晶質半導体膜に照射されるように走査して非晶質半導体膜を溶融させた後結晶化する。このとき、レーザビームのビームスポットにおける長さ方向のエネルギーの周期が０．５μｍ以上１０μｍ以下、好ましくは１μｍ以上５μｍ以下であり、レーザビームのビームスポットにおける幅方向のエネルギー分布はガウス分布であり、非晶質珪素膜の一領域あたりにレーザビームを５マイクロ秒以上１００マイクロ秒以下照射するようにレーザビームを走査する。 （もっと読む）

【課題】簡便な構成で、チャネル活性層として結晶性シリコン層を有する薄膜トランジスタの特性のバラツキを抑制した表示装置を提供する。
【解決手段】本発明の一態様に係る表示装置は、絶縁基板１上に形成されたポリシリコン層２と、絶縁基板１上に、ソース線を含み、ポリシリコン層２のソース領域２ａ及びドレイン領域２ｃの上に形成された配線層３と、ポリシリコン層２及び配線層３上に形成されたゲート絶縁層４と、ゲート絶縁層４上に形成され、ゲート線と、ポリシリコン層２のチャネル領域２ｂに対応して形成されたゲート電極５と、配線層３の一部に対応して形成されたキャパシタ電極６とを含むゲート電極層１１と、ゲート電極層１１上に形成された層間絶縁層７と、層間絶縁層７上に形成され、ゲート絶縁層４及び層間絶縁層７に設けられたコンタクトホール９を介してドレイン領域２ｃに接続された画素電極を含む画素電極層８とを備えるものである。 （もっと読む）

【課題】少ない工程数で製造することができ、低電圧で高速に動作するＴＦＴと、高電圧でも信頼性が確保できるＴＦＴとを備える半導体装置、半導体装置の製造方法、及び、電子装置を提供する。
【解決手段】絶縁基板上に、第一薄膜トランジスタと第二薄膜トランジスタとを備える半導体装置であって、上記第一薄膜トランジスタは、第一半導体層、第一絶縁膜、第二絶縁膜及び第一ゲート電極がこの順に積層された構造を有し、上記第二薄膜トランジスタは、第二半導体層、第二絶縁膜及び第二ゲート電極がこの順に積層された構造を有し、上記第一絶縁膜は、第二半導体層よりも薄い半導体装置である。 （もっと読む）

【課題】増幅回路内の寄生抵抗を、補正抵抗を設置することで調整し、増幅回路を安定に動作させる。
【解決手段】カレントミラー回路において、カレントミラー回路内の寄生抵抗に対して、寄生抵抗を補正する補正抵抗が設置されている半導体装置であり、カレントミラー回路は、少なくとも２つの薄膜トランジスタを有するものである。薄膜トランジスタのそれぞれは、チャネル形成領域、ソース領域またはドレイン領域を有する島状半導体膜、ゲート絶縁膜、ゲート電極、ソース電極またはドレイン電極を有しており、補正抵抗は、ゲート電極、ソース電極、もしくはドレイン電極のいずれか１つの寄生抵抗を補正するものである。また補正抵抗はそれぞれ、ゲート電極、ソース電極またはドレイン電極、もしくはソース領域またはドレイン領域と同じ材料を含む導電層を有するものである。 （もっと読む）

【課題】ゲート電極／ドレイン電極間の寄生容量の変動が小さいＡＭ基板を提供する。
【解決手段】透明基板上にマトリクス状に配置された各絵素電極１６にＴＦＴ１４が接続されたアクティブマトリクス基板１において、ゲート電極１４Ｇとドレイン電極１４Ｄとが重なり合う領域およびその周縁領域とによって寄生容量Ｃｇｄが形成される。この半導体層１４ａの少なくとも一端辺を、前記寄生容量Ｃｇｄを形成する領域の端辺から、ゲート電極１４Ｇ、半導体層１４ａ、ソース電極１４Ｓおよびドレイン電極１４Ｄの相対的な位置ずれの許容誤差Δｅの距離よりも離れて、前記寄生容量Ｃｇｄを形成する領域の外側に配置する。 （もっと読む）

【課題】 トランジスタを形成する方法を提供することにある。
【解決手段】 この方法は、（ａ）埋め込み誘電体層によって基板のバルク領域から分離された絶縁体上半導体構造（「ＳＯＩ」）層を含む基板を設けるステップと、（ｂ）埋め込み誘電体層に対するＳＯＩ層の境界面で所定のドーパント濃度を達成するためにＳＯＩ層に対して第１の注入を行うステップと、（ｃ）多結晶半導体ゲート導体（「ポリ・ゲート」）内ならびにポリ・ゲートに隣接して配置されたソース領域およびドレイン領域内で所定のドーパント濃度を達成するためにＳＯＩ層に対して第２の注入を行うステップとを含み、第１の注入の最大深さは第２の注入の最大深さより深い。 （もっと読む）

【目的】直線状のセルを有する半導体装置において、端部の曲率部分でのオン耐圧を向上させることができる高耐圧横型ＭＯＳＦＥＴを提供すること。
【解決手段】ｎ型半導体基板１の表面層に離してｎウェル領域４とｐ型オフセット領域２を形成し、ｎ型ウェル領域４の表面層にｐ型ソース領域５とｎ型コンタクト領域６を形成し、ｐ型オフセット領域２の表面層にｐ型ドレイン領域３を形成し、ｎ型ウェル領域４上とｎ型半導体基板１上に第１ゲート酸化膜７を形成し、この第１ゲート酸化膜７と接してｐ型オフセット領域２上にＬＯＣＯＳ８を形成し、第１ゲート酸化膜７上にゲート電極１０を形成する。曲率部分のｎ型ウェル領域４上までを第１ゲート酸化膜7より厚い第２ゲート酸化膜（ＬＯＣＯＳ８）で被覆することでｎ型ウェル領域５の表面の電界集中を緩和することができてオン耐圧の向上を図ることができる。 （もっと読む）

【課題】ＳＯＩ基板上に形成された電界効果トランジスタのオフ電流を減少させることができる半導体装置の製造方法を提供する。
【解決手段】埋め込み酸化物（ＢＯＸ）層４５１上に配置されたシリコン層４５０を有する半導体装置の製造方法において、（ａ）シリコン層４５０の一部上にゲート４０１を形成する工程と、ゲート４０１上およびゲート４０１により被覆されていないシリコン層４５０の少なくとも一部分上に絶縁層を形成する工程と、この絶縁層がシリコン層４５０の表面までエッチングされるのに十分な第１の時間で絶縁層をエッチングする工程と、第１の時間よりも長い第２の時間でシリコン層４５０をエッチングする工程とを備える。 （もっと読む）

【課題】電圧電流特性の安定した薄膜トランジスタ及び表示装置を提供する。
【解決手段】基板１１上に、第１の拡散領域１３１、チャネル領域１３２、及び第２の拡散領域１３３を有する半導体層１３と、ゲート絶縁層１４を介して半導体層１３の対面に配置されるゲート電極１５と、半導体層１３のゲート絶縁層１４側と反対側に設けられ、第１の拡散領域１３１からチャネル領域１３２とを電気的に接続するよう、第１の拡散領域１３１からチャネル領域１３２の一部まで延在された接続用導電膜層１６ａと第２の拡散領域１３３内に敷設用導電膜層１６ｂを備える薄膜トランジスタである。 （もっと読む）

【課題】微小構造体の作製工程中の不良を防止する構造及びその作製方法を提供する。また、微小構造体の動作中の不良を防止する構造及びその作製方法を提供する。特に、犠牲層エッチングの際の座屈、又は構造体の動作時の座屈を防止する。
【解決手段】第１の構造層１０２と、第１の構造層に空隙１０６を介して対向し、且つ一部が第１の構造層に固定されている第２の構造層１０４とを有する微小構造体１００である。第１の構造層１０２及び第２の構造層１０４は少なくとも一方が変位可能である。また、第１の構造層及び第２の構造層の対向する表面１１４，１１６は、互いに異なる粗さで粗面化されている。 （もっと読む）