表示装置及びその製造方法
【課題】簡便な構成で、チャネル活性層として結晶性シリコン層を有する薄膜トランジスタの特性のバラツキを抑制した表示装置を提供する。
【解決手段】本発明の一態様に係る表示装置は、絶縁基板1上に形成されたポリシリコン層2と、絶縁基板1上に、ソース線を含み、ポリシリコン層2のソース領域2a及びドレイン領域2cの上に形成された配線層3と、ポリシリコン層2及び配線層3上に形成されたゲート絶縁層4と、ゲート絶縁層4上に形成され、ゲート線と、ポリシリコン層2のチャネル領域2bに対応して形成されたゲート電極5と、配線層3の一部に対応して形成されたキャパシタ電極6とを含むゲート電極層11と、ゲート電極層11上に形成された層間絶縁層7と、層間絶縁層7上に形成され、ゲート絶縁層4及び層間絶縁層7に設けられたコンタクトホール9を介してドレイン領域2cに接続された画素電極を含む画素電極層8とを備えるものである。
【解決手段】本発明の一態様に係る表示装置は、絶縁基板1上に形成されたポリシリコン層2と、絶縁基板1上に、ソース線を含み、ポリシリコン層2のソース領域2a及びドレイン領域2cの上に形成された配線層3と、ポリシリコン層2及び配線層3上に形成されたゲート絶縁層4と、ゲート絶縁層4上に形成され、ゲート線と、ポリシリコン層2のチャネル領域2bに対応して形成されたゲート電極5と、配線層3の一部に対応して形成されたキャパシタ電極6とを含むゲート電極層11と、ゲート電極層11上に形成された層間絶縁層7と、層間絶縁層7上に形成され、ゲート絶縁層4及び層間絶縁層7に設けられたコンタクトホール9を介してドレイン領域2cに接続された画素電極を含む画素電極層8とを備えるものである。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、表示装置及びその製造方法に関し、特に、チャネル活性層として結晶性シリコン層を有する薄膜トランジスタを備えた表示装置及びその製造方法に関する。
【背景技術】
【0002】
複数の信号線と複数の走査線が格子状に配置され、信号線と走査線とで囲まれた画素領域内にスイッチング素子として薄膜トランジスタ(Thin Film Transistor:TFT)が形成されたアクティブマトリクス表示装置が開発されている。このアクティブマトリクス表示装置は、パッシブマトリクス表示装置より画質が優れており、有機EL表示装置や液晶表示装置の主流を占めている。TFTのチャネル活性層として低温ポリシリコン(Low Temperature Poly Silicon:LTPS)を用いたLTPS TFTは電子移動度が高い。このLTPS TFTを活用することにより、アクティブマトリクス表示装置の飛躍的な高性能化が進んでいる。
【0003】
例えば、LTPS TFTは、スイッチング素子を駆動するための周辺回路部に適用されている。LTPS TFTを表示装置周辺の回路形成に使用することにより、IC及びIC装着基板の使用を削減することができる。これにより、表示装置の構成を簡略化することができ、狭額縁で信頼性の高い表示装置が実現されている。
【0004】
また、液晶表示装置においては、画素ごとのスイッチング素子としてLTPS TFTを用いた場合、その容量を小さくすることができるだけでなく、ドレイン側に接続されるストレージキャパシタの面積も縮小することができる。このため、高解像度で高開口率の液晶表示装置(LCD)を実現することができる。従って、LTPS TFTは、携帯電話用程度の小型パネルでQVGA(画素数:240×320)やVGA(画素数:480×640)の高解像度の液晶表示装置を実現するために、主導的な役割を果たしている。このように、LTPS TFTは、アモルファスシリコン(a−Si)TFTと比較して、性能面で大きな優位点がある。
【0005】
しかし、従来のLTPS TFTでは、a−Si TFTと比較して、製造プロセス工定数が多く、生産性が低いという問題点がある。ここで、a−Si TFTとLTPS TFTとの製造プロセスの違いについて、LCDを例にとって具体的に説明する。
【0006】
a−Si TFT LCDとLTPS TFT LCDのアレイ製造工程を比較すると、a−Si TFT LCDのパターニングが必要な工程数が5工程であるのに対し、LTPS TFTは8工程である。LTPS TFTのパターニング工程数を増加させる工程の内訳は、
(1) C/MOS構造のための選択ドーピング工程(TFTの構造が、N型若しくはP型のどちらか1種類の場合には不要)
(2) ストレージキャパシタの下部電極用ポリシリコン層の低抵抗化のためのドーピング工程
(3)信号線を含むソース・ドレイン配線用のコンタクトホール形成工程
である。
【0007】
このパターンニング工程の3工程の差は、生産性に大きく影響し、LTPS TFT LCDの利点とされるIC及びIC装着基板層の部品コストの削減額以上に生産コストが高くなり、表示装置の製品競争力は、a−Si TFTよりも低くなってしまう。この問題は、LCDだけでなく、アクティブマトリクス有機EL表示装置(AMOLED)等の他のアクティブマトリクス表示装置にも共通する問題である。
【0008】
そこで、ソース・ドレイン配線をゲート絶縁層の下に配置し、シリコン層のソース・ドレイン領域とソース・ドレイン配線をそれぞれ直接接続させ、また、この配線をストレージキャパシタの下部電極として利用する技術が開発されている(例えば、特許文献1及び2参照)。これにより、上述した(2)のストレージキャパシタの下部電極用のポリシリコン層の低抵抗化のためのドーピング工程、及び、(3)のソース・ドレイン配線用のコンタクトホール形成工程の2つの工程を省略することができる。例えば、特許文献1〜2は、ソース・ドレイン配線をシリコン層と直接接続する構造により、工程削減を達成している。
【特許文献1】特開平6−194689号公報
【特許文献2】特開2003−131260号公報
【発明の開示】
【発明が解決しようとする課題】
【0009】
特許文献1及び2に記載のTFT構造は、金属配線上にシリコン層を形成する構造であり、LTPS TFTの場合には不具合が多い。LTPSは、通常a−Si層を形成した後、レーザを用いてa−Si層の表面を局部加熱し、a−Si層を融解して結晶化させることによって形成される。この高温加熱時に、下地の金属配線からシリコン層中に金属汚染が広がる。このため、このシリコン層に形成したTFTの接合が劣化し、リーク電流が大きくなってしまう。
【0010】
また、通常、レーザアニーリング工程では、スポットが線状のレーザを移動させてa−Si層を加熱する。この線状のレーザの加熱領域の方向と、端部に金属配線を有するソース・ドレイン領域の方向とが、直角方向と平行方向の各方向によって、シリコン層の結晶構造が異なる。この結晶構造の違いは、TFTの特性の違いを引き起こす。これらの不具合から、特許文献1及び2に記載のTFT構造をLTPS TFTに適用した場合には、TFTの特性のバラツキやリークが発生し、信頼性が低下する。
【0011】
本発明は、上記のような事情を背景としてなされたものであり、本発明の目的は、簡便な構成で、チャネル活性層として結晶性シリコン層を有する薄膜トランジスタの特性のバラツキを抑制した表示装置及びその製造方法を提供することである。
【課題を解決するための手段】
【0012】
本発明の第1の態様にかかる表示装置は、複数の信号線と、前記複数の信号線と交差する複数の走査線と、前記信号線と前記走査線とで囲まれた領域に形成された薄膜トランジスタを有する表示装置であって、基板上に形成され、ソース領域、ドレイン領域及びチャネル領域を有する結晶性シリコン層と、前記信号線を含み、前記ソース領域及び前記ドレイン領域の上の少なくとも一部を被覆して形成された配線層と、前記結晶性シリコン層及び配線層上に形成されたゲート絶縁層と、前記ゲート絶縁層上に形成され、前記走査線と、前記チャネル領域に対応して形成されたゲート電極と、前記配線層の一部に対応して形成されたキャパシタ電極とを含むゲート電極層と、前記ゲート電極層上に形成された層間絶縁層と、前記層間絶縁層上に形成され、前記ゲート絶縁層及び前記層間絶縁層に設けられたコンタクトホールを介して前記ドレイン領域もしくはソース領域に接続された画素電極を含む画素電極層とを備えるものである。
【0013】
本発明の第2の態様に係る表示装置は、複数の信号線と、前記複数の信号線に交差する複数の走査線と、前記信号線と前記走査線とで囲まれた領域に形成された薄膜トランジスタを有する表示装置であって、基板上に形成され、ソース領域、ドレイン領域及びチャネル領域を有する結晶性シリコン層と、前記結晶性シリコン層から離間して形成された前記信号線を含む前記配線層と、前記結晶性シリコン層及び配線層上に形成されたゲート絶縁層と、前記ゲート絶縁層上に形成され、前記走査線と、前記チャネル領域に対応して形成されたゲート電極と、前記配線層の一部に対応して形成されたキャパシタ電極とを含むゲート電極層と、前記ゲート電極層上に形成された層間絶縁層と、前記層間絶縁層上に形成され、前記ゲート絶縁層及び前記層間絶縁層に設けられたコンタクトホールを介して前記ドレイン領域もしくはソース領域に接続された画素電極を含む画素電極層とを備えるものである。
【0014】
本発明の第3の態様に係る表示装置の製造方法は、複数の信号線と、前記複数の信号線に交差して形成された複数の走査線と、前記信号線と前記走査線とで囲まれた領域に薄膜トランジスタを有する表示装置の製造方法であって、基板上に結晶性シリコン層を形成する工程と、前記結晶性シリコン層の上の少なくとも一部を被覆して前記信号線を含む配線層を形成する工程と、前記結晶性シリコン層及び前記配線層上にゲート絶縁層を形成する工程と、前記ゲート絶縁層上にゲート電極、前記走査線、キャパシタ電極を含むゲート電極層を形成する工程と、前記ゲート電極層及び前記ゲート絶縁層上に層間絶縁層を形成する工程と、前記層間絶縁層上に画素電極層を形成し、前記層間絶縁層及び前記ゲート絶縁層に設けられたコンタクトホールを介して、前記画素電極層と前記配線層とを電気的に接続する工程とを含む。
【0015】
本発明の第4の態様に係る表示装置の製造方法は、複数の信号線と、前記複数の信号線に交差して形成された複数の走査線と、前記信号線と前記走査線とで囲まれた領域に薄膜トランジスタを有する表示装置の製造方法であって、基板上に結晶性シリコン層を形成する工程と、前記結晶性シリコン層に相互接触しないように、前記信号線を含む配線層を形成する工程と、前記結晶性シリコン層及び前記配線層上にゲート絶縁層を形成する工程と、前記ゲート絶縁層上にゲート電極、前記走査線、キャパシタ電極を含むゲート電極層を形成する工程と、前記ゲート電極層及び前記ゲート絶縁層上に層間絶縁層を形成する工程と、前記層間絶縁層上に画素電極層を形成し、前記層間絶縁層及び前記ゲート絶縁層に設けられたコンタクトホールを介して、前記画素電極と前記配線層及び前記結晶性シリコン層とを電気的に接続する工程とを含む。
【発明の効果】
【0016】
本発明によれば、簡便な構成で、チャネル活性層として結晶性シリコン層を有する薄膜トランジスタの特性のバラツキを抑制した表示装置及びその製造方法を提供することができる。
【発明を実施するための最良の形態】
【0017】
以下に、本発明を適用可能な実施の形態を説明する。以下の説明は、本発明の実施の形態についてのものであり、本発明は以下の実施形態に限定されるものではない。
【0018】
実施の形態1.
本発明の実施の形態1に係る表示装置について、図1及び図2を参照して説明する。本発明に係る表示装置は、スイッチング素子として薄膜トランジスタを有するアクティブマトリクス表示装置である。ここでは、表示装置の一例として透過型のアクティブマトリクス液晶表示装置について説明する。図1は、本実施の形態に係る液晶表示装置100の構成を示す平面図である。また、図2は本実施の形態に係る液晶表示装置100の構成を示す断面図である。なお、説明のため、図1においては対向基板等の図示を省略している。
【0019】
図1及び図2に示すように、液晶表示装置100は、液晶表示パネル101とバックライト102とを備えている。液晶表示パネル101は、入力される表示信号に基づいて画像表示を行う。バックライト102は、液晶表示パネル101の反視認側に配置されており、液晶表示パネル101の背面側から光を照射する。液晶表示パネル101は、薄膜トランジスタアレイ基板(TFTアレイ基板)103、対向基板104、シール材105、液晶106、スペーサ107、ゲート線(走査線)108、ソース線(信号線)109、配向膜110、対向電極111、偏光板112、ゲートドライバIC113、ソースドライバIC114を備えている。本発明において注目すべき点はTFTアレイ基板103であり、後に詳述する。
【0020】
図1に示すように、本実施の形態に係る液晶表示装置100は、TFTアレイ基板103を有している。TFTアレイ基板103には、表示領域115と表示領域115を囲むように設けられた周辺領域116とが設けられている。この表示領域115には、複数のゲート線108と複数のソース線109とが形成されている。複数のゲート線108は平行に設けられている。同様に、複数のソース線109は平行に設けられている。ゲート線108と、ソース線109とは、互いに交差するように形成されている。
【0021】
また、ゲート線108とソース線109の交差点付近には薄膜トランジスタ(Thin Film Transistor:TFT)118が設けられている。そして、隣接するゲート線108とソース線109とで囲まれた領域には、画素電極(不図示)が形成されている。従って、隣接するゲート線108とソース線109とで囲まれた領域が画素117となる。従って、TFTアレイ基板103上には、画素117がマトリクス状に配列される。TFT118のゲートがゲート線108に、ソースがソース線109に、ドレインが画素電極に、それぞれ接続される。画素電極は、例えば、ITO(Indium Tin Oxide)などの透明導電性薄膜から形成されている。この複数の画素117が形成されている領域が、表示領域115である。
【0022】
図2に示すように、液晶表示パネル101は、TFTアレイ基板103と、TFTアレイ基板103に対向配置される対向基板104と、両基板を接着するシール材105との間の空間に液晶106を封入した構成を有している。両基板の間は、スペーサ107によって、所定の間隔となるように維持されている。TFTアレイ基板103及び対向基板104としては、例えば、光透過性のあるガラス、ポリカーボネート、アクリル樹脂などの絶縁基板が用いられる。
【0023】
TFTアレイ基板103において、上述した各電極及び配線等の上には配向膜110が形成されている。一方、対向基板104のTFTアレイ基板103に対向する面には、カラーフィルタ(不図示)、BM(Black Matrix)(不図示)、対向電極111、配向膜110等が形成されている。なお、対向電極は、TFTアレイ基板103側に配置される場合もある。また、TFTアレイ基板103及び対向基板104の外側の面にはそれぞれ、偏光板112が貼着されている。
【0024】
さらに、図1に示すように、TFTアレイ基板103の周辺領域116には、ゲートドライバIC113及びソースドライバIC114が設けられている。ゲート線108は、表示領域115から周辺領域116まで延設されている。そして、ゲート線108は、TFTアレイ基板103の端部で、ゲートドライバIC113に接続される。ソース線109も同様に表示領域115から周辺領域116まで延設されている。そして、ソース線109は、TFTアレイ基板103の端部で、ソースドライバIC114と接続される。ゲートドライバIC113の近傍には、外部配線119が接続されている。また、ソースドライバIC114の近傍には、外部配線120が接続されている。外部配線119、119は、例えば、FPC(Flexible Printed Circuit)などの配線基板である。
【0025】
外部配線119、120を介してゲートドライバIC113及びソースドライバIC114に外部から各種信号が供給される。ゲートドライバIC113は外部からの制御信号に基づいて、ゲート信号(走査信号)をゲート線108に供給する。このゲート信号によって、ゲート線108が順次選択される。ソースドライバIC114は外部からの制御信号や、表示データに基づいて表示信号をソース線109に供給する。これにより、表示データに応じた表示電圧を各画素電極に供給することができる。
【0026】
なお、ここでは、ゲートドライバIC113とソースドライバIC114は、COG(Chip On Glass)技術を用いて、TFTアレイ基板103上に直接実装したが、この構成に限られるものではない。例えば、TCP(Tape Carrier Package)によりドライバICをTFTアレイ基板103に接続してもよい。
【0027】
液晶表示パネル101の背面には、バックライト102が備えられている。バックライト102は、液晶表示パネル101の反視認側から当該液晶表示パネル101に対して光を照射する。バックライト102としては、例えば、光源、導光板、反射シート、拡散シート、プリズムシート、反射偏光シートなどを備えた一般的な構成のものを用いることができる。
【0028】
ここで、上述の液晶表示装置100の駆動方法について説明する。各ゲート線108には、ゲートドライバIC113から走査信号が供給される。各走査信号によって、1つのゲート線108に接続されているすべてのTFT118が同時にオンとなる。そして、ソースドライバIC114から各ソース線109に表示信号が供給され、画素電極に表示信号に応じた電荷が蓄積される。表示信号が書き込まれた画素電極と対向電極111との電位差に応じて、画素電極と対向電極111間の液晶の配列が変化する。これにより、液晶表示パネル101を透過する光の透過量が変化する。画素117毎に表示電圧を変えることによって、所望の画像を表示することができる。
【0029】
ここで、図3及び図4を参照して、本実施の形態に係る液晶表示装置100に用いられるTFTアレイ基板103について詳細に説明する。図3は、本実施の形態に係るTFTアレイ基板103上に形成されたトップゲート型のTFT118近傍の構成を示す平面図である。また、図4は、図3のa−a断面図である。本実施の形態において、TFTアレイ基板103に形成されるTFT118のチャネル活性層としては、結晶性シリコンである低温ポリシリコン(Low Temperature Poly Silicon:LTPS)を用いている。
【0030】
図3及び図4に示すように、TFTアレイ基板103は、絶縁基板1、ポリシリコン層2、配線層3、ゲート絶縁層4、ゲート電極5、キャパシタ電極6、層間絶縁層7、画素電極層8、コンタクトホール9、接続パッド10を有している。ここで、配線層3は、ソース線(信号線)109及び接続パッド10を含む。また、ゲート電極層11は、ゲート線(走査線)108、ゲート電極5及びキャパシタ電極6を含む。また、画素電極層8は、画素電極を含み、配線として機能する場合もある。
【0031】
絶縁基板1は、ガラス基板や、導電性基板上に保護絶縁膜が形成されているものを用いることができる。絶縁基板1上には、ポリシリコン層2が形成されている。ポリシリコン層2は、ソース領域2a、チャネル領域2b、ドレイン領域2cを有する。また、絶縁基板1上において、ポリシリコン層2のソース領域2a及びドレイン領域2cの一部の上には、配線層3が形成されている。すなわち、配線層3は、ポリシリコン層2の上から絶縁基板1上にわたって形成されている。この配線層3のうち、ソース領域2aに対応した形成されているものが、ソース線109である。また、配線層3のうち、ドレイン領域2cに対応して形成されているものが、接続パッド10である。従って、配線層3は、ソース線109として機能するほか、TFT118、ストレージキャパシタ、及び画素電極層8間を所定の回路に構成する機能を有する。
【0032】
図4に示すように、配線層3は、下敷シリコン層3a、導電層3b、界面導電層3cの3層構造となっている。配線層3のポリシリコン層2に接する界面には、下敷シリコン層3aが形成されている。下敷シリコン層3aとしては、上述したポリシリコン層2のソース領域2a、ドレイン領域2cと同一導電型の導電性不純物を含むアモルファス若しくはマイクロクリスタルシリコンを用いることができる。すなわち、配線層3は少なくとも下敷シリコン層3aとその上に形成される導電層3b及び界面導電層3cからなり、ソース領域2a及びドレイン領域2cに接する下敷シリコン層3aは、導電性不純物を含むシリコン膜である。また、下敷シリコン層3aの上に形成される導電層3b、界面導電層3cは金属膜からなる。
【0033】
導電層3bの材料としては、後の工程の熱処理に耐えるものが好ましく、高融点で導電性を有するものを用いることができる。例えば、導電層3bが、Ti、Cr、Zr、Ta、W、Mo、TiN、ZrN、TaN、WN、VNのうちの少なくとも一つを含んでいることが好ましい。なお、配線の抵抗が回路性能に大きく寄与するため、配線の低抵抗性が必要である場合には、配線層3の材料としては、Al又はCuを主成分とすることもできる。このとき、導電層3bの上に、界面導電層3cを形成する。界面導電層3cとしては、Ti、Cr、Zr、Ta、W、Mo、TiN、ZrN、TaN、WN、VNのうちの少なくとも一つを含んでいることが好ましい。すなわち、配線層3の後述する画素電極層8との界面は、高融点金属又は金属化合物である。
【0034】
なお、本実施の形態においては、配線層3として、下敷シリコン層3a、導電層3b、界面導電層3cの3層構造としたが、これに限定されるものではない。例えば、配線層3を高融点で導電性を有する1層の導電材料で構成することも可能である。また、下敷シリコン層3aと高融点で導電性を有する材料からなる導電層3bの2層構造としてもよい。
【0035】
また、下敷シリコン層3aを形成せず、導電層3bの材料としてCuを用いた場合、ポリシリコン層2への汚染が問題となる。この場合には、導電層3bの上側及び下側に界面導電層3cを形成することが好ましい。すなわち、導電層3bを界面導電層3cで挟み込む構造とする。すなわち、配線層3のポリシリコン層2と及び画素電極層8との界面は、それぞれTiなどの高融点金属又は金属化合物とする。
【0036】
このように、配線層3の下側にポリシリコン層2を形成しており、配線層3のポリシリコン層2との界面は、下敷シリコン層3a又は高融点金属等である。このため、ポリシリコン層2を形成する際のレーザによる熱によって、配線層3からポリシリコン層2中に金属汚染が広がるおそれがない。従って、シリコン層に形成したTFTの接続が劣化し、リーク電流増加を抑制することができる。
【0037】
ポリシリコン層2及び配線層3の上にはゲート絶縁層4が形成されている。ゲート絶縁層4は、ポリシリコン層2との界面で、電子や正孔のトラップ準位をつくらないことが重要である。ゲート絶縁層4としては、シリコン酸化膜などを用いることができる。また、ゲート絶縁層4上には、ポリシリコン層2のチャネル領域2bに対応して、ゲート電極5が形成されている。また、ゲート絶縁層4上には、配線層3の一部である接続パッド10に対応して、キャパシタ電極6が形成されている。ゲート電極5及びキャパシタ電極6は、同層で形成されている。図3に示すように、ゲート電極5はゲート線108としても用いられる。また、キャパシタ電極6は上述した対向電極111に共通電位を供給するための共通電位配線としても用いられる。ゲート電極5、キャパシタ電極6、ゲート線108をゲート電極層11とする。
【0038】
ゲート電極5とチャネル領域2bとを自己整合させるため、ゲート電極5を形成した後に、ゲート電極5をマスクとして、ソース領域2a及びドレイン領域2cを選択的イオン注入により形成することが好ましい。これにより、TFTの寄生容量を減らすことができる。なお、配線層3の下部のポリシリコン層2には、注入イオン量が少なくなるが、下敷シリコン層3aにより、配線層3とソース領域2a及びドレイン領域2cとの電気接続抵抗を下げることができる。さらに、下敷シリコン層3aは、ソース領域2a及びドレイン領域2cと同一導電型であるので、TFT118のオフ時のリーク電流が抑えられる。
【0039】
また、キャパシタ電極6を、ゲート絶縁層4を介して配線層3の一部である接続パッド10上に形成することにより、接続パッド10をキャパシタの下部電極とすることができる。すなわち、キャパシタ電極6を上部電極とし、ゲート絶縁層4をキャパシタ絶縁膜とし、接続パッド10を下部電極とするキャパシタを形成することができる。これにより、従来のように、キャパシタの下部電極のためのドーピング工程を省略することができる。なお、キャパシタ絶縁膜として、ゲート絶縁層4以外の材料を用いたり、キャパシタ絶縁膜の膜厚を変えることによって、キャパシタ容量を変更することは可能である。
【0040】
図4に示すように、ゲート電極層11上には、層間絶縁層7が形成されている。層間絶縁層7は、層間絶縁層7の下層からの水素の逸散を防止するために設けられる。層間絶縁層7の下層からの水素の逸散が生じた場合、シリコン原子のダングリングボンドが増加し、TFTの特性(閾値電圧Vth、電子移動度等)が著しく劣化してしまう。しかしながら、ゲート電極層11上に設けられた層間絶縁層7により、水素脱離によるポリシリコン層2及びポリシリコン層2とゲート絶縁層4の界面におけるシリコン原子のダングリングボンドの増加を抑えることができる。層間絶縁層7としては、少なくともシリコン窒化膜を含むことが好ましい。さらに、層間絶縁層7を形成後の熱処理により水素を拡散し、シリコン原子のダングリングボンドをさらに低減することができる。
【0041】
層間絶縁層7上には、画素電極層8が設けられている。画素電極層8は、層間絶縁層7及びゲート絶縁層4を貫くコンタクトホール9を介して、ゲート電極層11及び配線層3に電気的に接続されている。本実施の形態の場合、透過型液晶表示装置100であるため、画素電極層8としては、ITO、IZO、ITZO等の透明電極を用いる。
【0042】
なお、ボトムエミッション型の有機EL表示装置の場合、画素電極層8としては、透過型液晶表示装置と同様に、ITO、IZO、ITZO等の透明電極を用いる。また、反射型液晶表示装置の場合には、画素電極層8としてAlや、Ag等の反射電極を用いる。また、トップエミッション型の有機EL表示装置の場合には、画素電極層8としてITO、IZO、ITZOなどの透明電極と、AlやAg等の高反射材料を積層した反射電極を用いる。
【0043】
画素電極層8がゲート電極層11及び配線層3と十分な電気的接続を持つために、ゲート電極層11及び配線層3上に界面導電層を形成することが好ましい。従って、本実施の形態においては、配線層3上に界面導電層3c、ゲート電極5上に界面導電層5a、キャパシタ電極6上に界面導電層6aが形成されている。この界面導電層としては、上述したように、Ti、Cr、Zr、Ta、W、Mo、TiN、ZrN、TaN、WN、VNのうちの少なくとも1つを含んでいることが好ましい。
【0044】
ここで、図5を参照して、液晶表示装置100の製造方法について説明する。図5は、本実施の形態に係る液晶表示装置100の製造方法を説明するための製造工程図である。まず、図5(a)に示すように、絶縁基板1上にポリシリコン層2を形成する。具体的には、絶縁基板1上にプラズマCVD(PECVD:Plasma Enhanced Chemical Vapor Deposition)によりアモルファスシリコン膜を形成し、XeClエキシマレーザ光(波長:308nm)若しくはYAG2ωレーザ光(波長:532nm)を照射することにより、アモルファスシリコン膜をポリシリコン膜に転換する。このポリシリコン膜を所定の形状にフォトエッチングすることにより、ポリシリコン層2を形成する。
【0045】
そして、図5(b)に示すように、ポリシリコン層2を形成した絶縁基板1上に配線層3を形成する。具体的には、まず、PECVDにより導電性不純物を含むアモルファスシリコン膜若しくはマイクロクリスタルシリコン膜を堆積する。下敷シリコン層3aを形成する。導電性不純物の導入は、p型不純物の場合はジボラン(B2H6)を、n型の不純物の場合はホスフィン(PH3)を、シラン(SiH4)と混合しながら、PECVD処理をすることにより行う。導電性不純物の濃度は、混合するガスの濃度で決まり、ジボラン及びホスフィンは、あらかじめ水素等で希釈して使用することが好ましい。マイクロクリスタルシリコン膜は、PECVD時の水素希釈量の最適化及び水素プラズマ処理の重畳により形成する。マイクロクリスタルシリコン膜は、ICP(Inductive Coupled Plasma)CVDにより形成することもできる。また、シランの代わりに、四フッ化珪素(SiF4)を用いてもよい。
【0046】
その後、下敷シリコン層3aの上にソース配線109を含む配線層3の材料をスパッタにより堆積させる。上述したとおり、配線層3は、後工程の熱処理に耐え、画素電極層8との電気的接合性のよい材料を用いる。あるいは、上述したとおり、配線の抵抗を低減させるため、導電層3bをAl、Cu等を用い、界面導電層3cで被覆する構成としてもよい。
【0047】
このように、絶縁基板1上に、下敷シリコン層3a、導電層3b、界面導電層3cからなる配線層3の材料を堆積させた後、フォトエッチングにより、所定のパターンを形成する。配線層3は、エッチングガス及び条件の異なるドライエッチングで所定のパターンを形成することができるが、配線層3のうち、導電層3b及び界面導電層3cについてはウェットエッチングで形成することも可能である。また、下敷シリコン層3aは、下層のポリシリコン層2とのエッチングレートの差を利用して選択エッチングできるように膜質の組合せを決めることが必要である。このとき、配線層3の一部は、ポリシリコン層2の一部の上に形成される。そして、配線層3は、ポリシリコン層2の上から、絶縁基板1の上まで延在して形成される。
【0048】
その後、図5(c)に示すように、ポリシリコン層2及び配線層3を覆うようにゲート絶縁層4を形成する。ゲート絶縁層4は、TEOS(Tetra Ethyl Ortho Silicate)を含むPECVDでSiO2膜を成膜することが好ましい。そして、ゲート絶縁層4の上にゲート電極5、キャパシタ電極6及びゲート配線108を含むゲート電極層11を形成する。ゲート電極層11としては、画素電極層8との電気的接合性がよいものにする必要がある。例えば、画素電極層8がITOの場合には、ITOとの電気的接合性の容易なMo合金やAl合金を選択することができる。また、ゲート電極層11の上に、ITOとの電気的接合性のよいTiNなどの界面導電層5a、6aを形成してもよい。
【0049】
そして、ゲート電極層11を堆積後、フォトエッチングにより、ゲート電極5及びキャパシタ電極6などを所定の形状にパターニングする。エッチングは、ウェットエッチングあるいはドライエッチングで行うことができる。これにより、ゲート絶縁層4を介して、ゲート電極5とポリシリコン層2とが対向するように形成される。また、ゲート絶縁層4を介して、キャパシタ電極6と配線層3の一部である接続パッド10とが対向するように形成される。すなわち、キャパシタ電極6は、接続パッド10の一部と重畳する。
【0050】
ゲート電極5を形成した後、ゲート電極5とポリシリコン層2のチャネル領域2bを自己整合させるために、ゲート電極5をマスクとして、ソース領域2a及びドレイン領域2cを選択的にイオン注入する。これにより、ポリシリコン層2にソース領域2a及びドレイン領域2cを形成する。なお、配線層3の下部のポリシリコン層2では、注入イオン量が少なくなるが、下敷シリコン層3aにより配線層3とソース領域2a及びドレイン領域2cとの電気接続抵抗を下げることができる。
【0051】
また、ゲート絶縁層4上に、キャパシタ電極6を配線層3の一部である接続パッド10に対応して形成することにより、キャパシタ電極6を上部電極、接続パッド10を下部電極としたキャパシタを形成することができる。このとき、キャパシタ電極6を接続パッド10との間に形成されるゲート絶縁層4がキャパシタ絶縁層となる。なお、キャパシタ絶縁層として、ゲート絶縁層4以外の材料を用いてもよく、キャパシタ絶縁膜の膜厚をゲート絶縁層4の膜厚と異なるようにして、キャパシタ容量を変更することも可能である。
【0052】
次いで、図5(d)に示すように、ゲート絶縁層4、ゲート電極層11を覆うように層間絶縁層7を形成する。層間絶縁層7としては、上述したように、水素の逸散を防止する膜、つまりPECVDにより形成したシリコン窒化膜を含む膜を用いることができる。また、層間絶縁層7として、TEOSを含むPECVDで形成したシリコン酸化膜を下層とし、PECVDで形成したシリコン窒化膜を上層にした二層構造とすることが更に好ましい。
【0053】
そして、層間絶縁層7及びゲート絶縁層4の所定の位置にコンタクトホール9を形成する。これにより、接続パッド10の一部を露出させる。コンタクトホール9の形成は、ドライエッチングを用いることができる。一般に、シリコン酸化膜及びシリコン窒化膜からなる層間絶縁層7と、ポリシリコン層2のドライエッチングにおける選択性は低い。このため、従来のように、直接ポリシリコン層2上にコンタクトホールを形成した場合、ポリシリコン層2までもエッチングされてしまうこととなるエッチングの突き抜けが発生する。しかしながら、本実施の形態によれば、コンタクトホール9は、ポリシリコン層2上に直接形成されず、ポリシリコン層2に接続する配線層3上に形成される。このため、安定した形状のコンタクトホール9を得ることができる。
【0054】
その後、図5(e)に示すように、層間絶縁層7上に画素電極を含む画素電極層8を形成する。これにより、画素電極層8の画素電極は、層間絶縁層7及びゲート絶縁層4を貫くコンタクトホール9を介して、配線層3の一部である接続パッド10に電気的に接続される。また、ここでは図示していないが、画素電極層8の一部は、ゲート電極層11で絶縁基板1の端部に形成される端子等にも電気的に接続される。画素電極層8としては、上述のとおり、ITO等の透明電極を用いることができる。そして、層間絶縁層7上に堆積された画素電極材料を所定の形状にフォトエッチングして、画素電極等を形成する。
【0055】
このようにして、TFTアレイ基板103が形成される。その後、このようにして形成されたTFTアレイ基板を用いて液晶パネル101を形成し、バックライト102、ゲートドライバIC113、ソースドライバIC114等を実装して、本実施の形態に係る液晶表示装置100を得ることができる。
【0056】
このように、本発明に係る液晶表示装置の製造方法においては、ストレージキャパシタの下部電極として、配線層3の一部を用いることができる。このため、従来のように、ストレージキャパシタの下部電極用のポリシリコン層の低抵抗化のためのドーピング工程が必要ない。また、配線層3が直接ポリシリコン層2のソース領域2a及び、ドレイン領域2c上に設けられているため、ソース・ドレイン配線用のコンタクトホール形成工程が必要なくなる。このように、製造工程を省略することができ、生産性を向上させることができる。
【0057】
実施の形態2.
本発明の実施の形態2に係る表示装置について、図6を参照して説明する。図6は、本実施の形態に係る液晶表示装置100に用いられるTFTアレイ基板103の構成を示す断面図である。本実施の形態において、実施の形態1と異なる点は、画素電極層8の一部が絶縁基板1に接しており、画素電極層8が絶縁基板1に接する領域の近傍で、画素電極層8と配線層3とが接続されている点である。また、本実施の形態に係る液晶表示装置100は、配線層3を反射電極とし、画素電極層8を透明電極とする半透過型液晶表示装置に適している。このため、本実施の形態においては、半透過型の液晶表示装置100について説明する。図6において図4と同一の構成要素には同一の符号を付し、説明を省略する。また、本実施の形態においてTFTアレイ基板103以外の他の構成要素については、図1及び図2に示すものと同一の物を用いることができる。従って、ここでは、図6に示すTFTアレイ基板103の構成について説明する。
【0058】
図6に示すように、本実施の形態に用いられるTFTアレイ基板103は、絶縁基板1、ポリシリコン層2、配線層3、ゲート絶縁層4、ゲート電極5、キャパシタ電極6、層間絶縁層7、画素電極層8、接続パッド10、ゲート電極層11などを有している。絶縁基板1上には、ソース領域2a、チャネル領域2b、ドレイン領域2cを有するポリシリコン層2が形成されている。ポリシリコン層2の一部の上には、配線層3が形成されている。配線層3の一部であるソース線109は、ポリシリコン層2のソース領域2aの上から絶縁基板1にわたって形成されている。また、配線層3の一部である接続パッド10は、ポリシリコン層2のドレイン領域2cの上から絶縁基板1に延在して形成されている。なお、絶縁基板1上には、後述する画素電極層8が形成されている。また、画素電極層8は、層間絶縁層7の上及び配線層3の上にも形成される。すなわち、画素電極層8は、層間絶縁層7上から、配線層3及び絶縁基板1上にわたって形成されている。
【0059】
本実施の形態においては、配線層3は、反射特性を有する材料からなる。例えば、配線層3を構成する導電層3bをAl、Agなどとすることができる。そして、配線層3は、実施の形態1において説明したように、下敷シリコン層3a、導電層3b、界面導電層3cの3層構造とする。これにより、配線層3のうち接続パッド10の一部を反射電極として利用することができる。
【0060】
ポリシリコン層2及び配線層3の上には、ゲート絶縁層4が形成されている。また、ゲート絶縁層4は、接続パッド10の一部の上に形成される。接続パッド10上において、ゲート絶縁層4が形成されていない領域には、画素電極層8が直接形成されている。すなわち、接続パッド10と画素電極層8とは、直接接続される。このように、本実施の形態においては、画素電極層8に画像信号を伝送するための配線層3と、画素電極層8との接続面積を比較的広くすることができる。また、画素電極層8と接続パッド10とを接続するためのコンタクトホールを形成する必要がない。しかしながら、配線層3と画素電極層8との接続のためのコンタクトホールの代わりに、図6においては図示していないが、配線層3とゲート電極5との接続のために後述する層間絶縁層7にコンタクトホールを形成する必要がある。このため、図4に示す実施の形態1と同じ製造工程数で形成することができる。
【0061】
ゲート絶縁層4上には、ゲート電極5及びキャパシタ電極6を含む、ゲート電極層11が形成されている。ゲート絶縁層4上において、ゲート電極5はポリシリコン層2のチャネル領域2bに対応して形成されており、キャパシタ電極6は、配線層3の接続パッド10に対応して形成されている。従って、本実施の形態においては、配線層の一部である接続パッド10が、キャパシタの下部電極として利用することできる。このため、ストレージキャパシタの下部電極用のポリシリコン層の低抵抗化のためのドーピング工程、及び、ソース・ドレイン配線用のコンタクトホール形成工程の2つの工程を省略することができる。
【0062】
ゲート電極層11の上には、層間絶縁層7が形成されている。そして、層間絶縁層7上には、画素電極層8が形成されている。このため、上述したように、画素電極層8は、層間絶縁層7の上から接続パッド10上及び絶縁基板1上にわたって形成されている。画素電極層8としては、ITO等からなる透明導電材料を用いる。ゲート線108及びソース線109で囲まれた画素117のうち、反射電極である接続パッド10及び画素電極8aが形成された領域が反射領域117aである。また、画素117のうち、透明電極である画素電極8aが配置された領域のうち、接続パッド10が形成されている領域が透過領域117bである。
【0063】
このとき、反射電極として機能する接続パッド10上の画素電極層8をできるだけ除去することが好ましい。これにより、反射電極である接続パッド10の反射率を増大させることができ、反射モードにおける輝度を向上させることが可能となる。また、反射電極である接続パッド10上の界面導電層3cを除去することにより、反射率をさらに増大させることができる。
【0064】
実施の形態3.
本発明の実施の形態3に係る表示装置について、図7を参照して説明する。図7は、本実施の形態に係る液晶表示装置100に用いられるTFTアレイ基板103の構成を示す断面図である。本実施の形態において、実施の形態1と異なる点は、配線層3のポリシリコン層2との界面に形成される下敷シリコン層3aの代わりに界面導電層3cが設けられている点である。図7において、図4と同一の構成要素には、同一の符号を付し、説明を省略する。また、本実施の形態においてTFTアレイ基板103以外の他の構成要素については、図1及び図2に示すものと同一の物を用いることができる。従って、ここでは、図7に示すTFTアレイ基板103の構成について説明する。
【0065】
図7に示すように、本実施の形態に用いられるTFTアレイ基板103は、絶縁基板1、ポリシリコン層2、配線層3、ゲート絶縁層4、ゲート電極5、キャパシタ電極6、層間絶縁層7、画素電極層8、接続パッド10、ゲート電極層11などを有している。絶縁基板1上には、ソース領域2a、チャネル領域2b、ドレイン領域2cを有するポリシリコン層2が形成されている。ポリシリコン層2の一部の上には、配線層3が形成されている。配線層3の一部であるソース線109は、ポリシリコン層2のソース領域2aの上から絶縁基板1にわたって形成されている。また、配線層3の一部である接続パッド10は、ポリシリコン層2のドレイン領域2cの上から絶縁基板1に延在して形成されている。本実施の形態においては、配線層3のポリシリコン層2との界面には、下敷シリコン層3aを形成しない構成とする。すなわち、配線層3は、図7に示すように、導電層3bを界面導電層3cにより挟み込んだ3層構造とすることができる。
【0066】
また、ポリシリコン層2及び配線層3の上には、ゲート絶縁層4が形成されている。そして、ゲート絶縁層4上には、ゲート電極5及びキャパシタ電極6を含む、ゲート電極層11が形成されている。ゲート絶縁層4上において、ゲート電極5はポリシリコン層2のチャネル領域2bに対応して形成されており、キャパシタ電極6は、配線層3の接続パッド10に対応して形成されている。従って、本実施の形態においては、配線層の一部である接続パッド10が、キャパシタの下部電極として利用することできる。このため、ストレージキャパシタの下部電極用のポリシリコン層の低抵抗化のためのドーピング工程、及び、ソース・ドレイン配線用のコンタクトホール形成工程の2つの工程を省略することができる。なお、また、キャパシタ絶縁膜としてゲート絶縁層4以外の材料等を用いることにより、キャパシタ容量を変更することが可能である。
【0067】
実施の形態1において説明したように、ゲート電極5とチャネル領域2bとを自己整合させるために、ゲート電極5を形成した後に、ゲート電極5をマスクとして、ソース領域2a、ドレイン領域2cを選択的にイオン注入することによって形成する。このとき、ポリシリコン層2のソース領域2a、ドレイン領域2c上に形成された配線層3は、イオン注入の際の障害となる。このため、イオン注入時には、イオン注入部のゲート絶縁層4の膜厚を削減したり、配線層3の膜厚を削減する等の工夫が必要である。
【0068】
また、配線層3の導電層3b及び界面導電層3cとしては、比較的イオンストッピングパワーが低い材料を用いることが好ましい。SRIM(the Stopping and Range of Ions in Matter; James F. Ziegler)によれば、イオンエネルギー100〜200KeVにおけるイオンストッピングパワーの順位は、次のようになる。
リンイオンのイオンストッピングパワー順位;Si<Al<Ti<Zr≦Sn<Cu
ボロンイオンのストッピングパワー順位;Si<Al<Ti≦Zr<Sn<Cu
【0069】
上記のイオンストッピングパワー順位から、配線層3の導電層3bとしては、Al、界面導電層3cとしては、Ti、Zr及び導電性のTi、Zr化合物を用いることができる。あるいは、配線層3をTi、Zr及び導電性のTi、Zr化合物の単層としてもよい。ただし、配線抵抗の観点から、Alからなる導電層3bと、界面導電層3cの組合せを用いることが好ましい。
【0070】
また、n型領域形成のためのリンイオンの注入深さは、同じ注入エネルギーで比較すると、p型領域形成のボロンイオンの注入深さの約1/3である。このため、n型領域形成のためのイオン注入が難しい。このため、リンイオンを注入する場合、上述したSRIMによれは、対象領域のゲート絶縁層4の膜厚を30nm、配線層3の導電層3bのAlの膜厚を65nm、界面導電層3cのTiの膜厚を20nmとして、リンイオンをポリシリコン層2へ注入するための注入エネルギーは、100KeV以上であることが必要である。配線層3の導電層3bのAlの膜厚を160nm、界面導電層3cのTiの膜厚を200nmとした場合は、リンイオンをポリシリコン層2へ注入するための注入エネルギーは、200KeVが必要である。
【0071】
一方、ボロンイオンを注入する場合、上述したSRIMによれば、ゲート絶縁層4を30nm、配線層3の導電層3bのAl膜厚を210nm、及び、界面導電層3cのTi膜厚を20nmとして、ポリシリコン層2へのボロンイオンを注入するための注入エネルギーは、100KeV以上となり、p型領域の形成のほうがn型領域の形成と比較するとはるかに容易である。
【0072】
そして、図7に示すように、ゲート電極層11の上には、層間絶縁層7が形成されている。また、層間絶縁層7及びゲート絶縁層4の所定の位置には、コンタクトホール9が形成されている。層間絶縁層7上には、画素電極層8が設けられている。画素電極層8は、層間絶縁層7及びゲート絶縁層4を貫くコンタクトホール9を介して、ゲート電極層11及び配線層3に電気的に接続されている。また、画素電極層8は、層間絶縁層7の上から接続パッド10上及び絶縁基板1上にわたって形成されている。
【0073】
このように、配線層3のポリシリコン層2との界面に、下敷シリコン層3aを形成しなくても、配線層3、ゲート絶縁層4等の膜厚を調整することによって、適切にポリシリコン層にイオンをドープすることができる。
【0074】
実施の形態4.
本発明の実施の形態4に係る表示装置について、図8を参照して説明する。図8は、本実施の形態に係る液晶表示装置100に用いられるTFTアレイ基板103の構成を示す断面図である。本実施の形態において、実施の形態1と異なる点は、ソース領域2a上の配線層3が、チャネル領域2bに接している点である。すなわち、配線層3はチャネル領域2bの上まで設けられている。図8において、図4と同一の構成要素には、同一の符号を付し説明を省略する。また、本実施の形態においてTFTアレイ基板103以外の他の構成要素については、図1及び図2に示すものと同一の物を用いることができる。従って、ここでは、図8に示すTFTアレイ基板103の構成について説明する。
【0075】
図8に示すように、本実施の形態に用いられるTFTアレイ基板103は、絶縁基板1、ポリシリコン層2、配線層3、ゲート絶縁層4、ゲート電極5、キャパシタ電極6、層間絶縁層7、画素電極層8、接続パッド10、ゲート電極層11などを有している。絶縁基板1上には、ソース領域2a、チャネル領域2b、ドレイン領域2cを有するポリシリコン層2が形成されている。
【0076】
ポリシリコン層2の一部の上には、配線層3が形成されている。配線層3の一部であるソース線109は、ポリシリコン層2のソース領域2aの上から絶縁基板1にわたって形成されている。本実施の形態においては、ソース線109は、チャネル領域2bに接している。すなわち、ソース線109は、後述するゲート電極5の下側まで延設されている。つまり、ソース線109チャネル領域2bの上まで設けられている。なお、配線層3のポリシリコン層2との界面には、下敷シリコン層3aが形成されている。このため、配線層3の導電層3bと、チャネル領域2bとがショートすることはない。また、配線層3の一部である接続パッド10は、ポリシリコン層2のドレイン領域2cの上から絶縁基板1に延在して形成されている。
【0077】
また、ポリシリコン層2及び配線層3の上には、ゲート絶縁層4が形成されている。そして、ゲート絶縁層4上には、ゲート電極5及びキャパシタ電極6を含む、ゲート電極層11が形成されている。ゲート絶縁層4上において、ゲート電極5はポリシリコン層2のチャネル領域2bに対応して形成されており、キャパシタ電極6は、配線層3の接続パッド10に対応して形成されている。従って、本実施の形態においては、配線層の一部である接続パッド10が、キャパシタの下部電極として利用することできる。このため、ストレージキャパシタの下部電極用のポリシリコン層の低抵抗化のためのドーピング工程、及び、ソース・ドレイン配線用のコンタクトホール形成工程の2つの工程を省略することができる。なお、また、キャパシタ絶縁膜としてゲート絶縁層4以外の材料等を用いることにより、キャパシタ容量を変更することが可能である。また、本実施の形態においては、ゲート電極5は、ソース線109の上に対応する位置にも形成されている。
【0078】
このような構成とすることによって、TFT118の寄生抵抗で影響が大きいソース抵抗を低減させることができる。特に、ソース領域2a及びドレイン領域2cがチャネル領域に接する部分の導電性不純物濃度を低減するLDD(Lightly Doped Drain)構造や、GOLD(Gate Overlapped LDD)構造で、プロセス上ソース領域も同じ構造とする場合には、ソース側の抵抗増大を解消することができ、TFTの寄生抵抗を低減させることができる。
【0079】
実施の形態5.
本発明の実施の形態5に係る表示装置について、図9を参照して説明する。図9は本実施の形態に係る液晶表示装100に用いられるTFTアレイ基板103の構成を示す断面図である。本実施の形態において、実施の形態1と異なる点は、ソース領域2a上の配線層3及びドレイン領域2c上の配線層3が、チャネル領域2bに接している点である。すなわち、配線層3はチャネル領域2bの上まで設けられている。図9において、図4と同一の構成要素には、同一の符号を付し説明を省略する。また、本実施の形態においてTFTアレイ基板103以外の他の構成要素については、図1及び図2に示すものと同一の物を用いることができる。従って、ここでは、図9に示すTFTアレイ基板103の構成について説明する。
【0080】
図9に示すように、本実施の形態に用いられるTFTアレイ基板103は、絶縁基板1、ポリシリコン層2、配線層3、ゲート絶縁層4、ゲート電極5、キャパシタ電極6、層間絶縁層7、画素電極層8、接続パッド10、ゲート電極層11などを有している。絶縁基板1上には、ソース領域2a、チャネル領域2b、ドレイン領域2cを有するポリシリコン層2が形成されている。
【0081】
ポリシリコン層2の一部の上には、配線層3が形成されている。配線層3の一部であるソース線109は、ポリシリコン層2のソース領域2aの上から絶縁基板1にわたって形成されている。本実施の形態においては、ソース線109は、チャネル領域2bに接している。すなわち、ソース線109は、後述するゲート電極5の下側まで延設されている。つまり、ソース線109はチャネル領域2bの上まで設けられている。また、配線層3の一部である接続パッド10は、ポリシリコン層2のドレイン領域2cの上から絶縁基板1に延在して形成されている。接続パッド10は、チャネル領域2bに接している。すなわち、接続パッド10は、後述するゲート電極5の下側まで延設されている。つまり、接続パッド10はチャネル領域2bの上まで設けられている。なお、配線層3のポリシリコン層2との界面には、下敷シリコン層3aが形成されている。このため、配線層3の導電層3bと、チャネル領域2bとがショートすることはない。
【0082】
また、ポリシリコン層2及び配線層3の上には、ゲート絶縁層4が形成されている。そして、ゲート絶縁層4上には、ゲート電極5及びキャパシタ電極6を含む、ゲート電極層11が形成されている。ゲート絶縁層4上において、ゲート電極5はポリシリコン層2のチャネル領域2bに対応して形成されており、キャパシタ電極6は、配線層3の接続パッド10に対応して形成されている。従って、本実施の形態においては、配線層の一部である接続パッド10が、キャパシタの下部電極として利用することできる。このため、ストレージキャパシタの下部電極用のポリシリコン層の低抵抗化のためのドーピング工程、及び、ソース・ドレイン配線用のコンタクトホール形成工程の2つの工程を省略することができる。なお、また、キャパシタ絶縁膜としてゲート絶縁層4以外の材料等を用いることにより、キャパシタ容量を変更することが可能である。また、本実施の形態においては、ゲート電極5は、ソース線109の上に対応する位置にも形成されている。
【0083】
このような構成とすることによって、TFT118の寄生抵抗で影響が大きいソース・ドレイン抵抗を低減させることができる。さらに、ソース領域2a及びドレイン領域2cが配線層3で覆われているため、ソース領域2a及びドレイン領域2cの形成に必要な導電性不純物のイオン注入工程を省略することができる。また、下敷シリコン層3aの不純物濃度を制御することにより、ドレイン領域2cとチャネル領域2bとの界面の電界強度を押さえて、LDDと同様な効果を得ることができる。
【0084】
実施の形態6.
本発明の実施の形態6に係る表示装置について、図10及び図11を参照して説明する。図10は、本実施の形態に係る液晶表示装置100の構成を示す平面図である。また、図11は、図10のb−b断面図である。本実施の形態においては、実施の形態1〜5と異なり、ポリシリコン層2上に直接配線層3が接続されていない。なお、図10及び図11において、図3及び図4と同一の構成要素には、同一の符号を付し説明を省略する。また、本実施の形態においてTFTアレイ基板103以外の他の構成要素については、図1及び図2に示すものと同一の物を用いることができる。従って、ここでは、図10及び図11に示すTFTアレイ基板103の構成について説明する。
【0085】
図10及び図11に示すように、TFTアレイ基板103は、絶縁基板1、ポリシリコン層2、配線層3、ゲート絶縁層4、ゲート電極5、キャパシタ電極6、層間絶縁層7、画素電極層8、コンタクトホール9、接続パッド10を有している。ここで、配線層3は、ソース線(信号線)109及び接続パッド10を含む。また、ゲート電極層11は、ゲート線(走査線)108、ゲート電極5及びキャパシタ電極6を含む。また、画素電極層8は、画素電極を含み、配線として機能する場合もある。
【0086】
絶縁基板1上には、ポリシリコン層2が形成されている。ポリシリコン層2は、ソース領域2a、チャネル領域2b、ドレイン領域2cを有する。また、絶縁基板1上には、ポリシリコン層2と独立して形成された配線層3が形成されている。すなわち、配線層3は、ポリシリコン層2と相互接触しないように形成されている。つまり、配線層3は、ポリシリコン層2から離間して形成されている。配線層3は、ソース線109として機能するほか、TFT118、ストレージキャパシタ、及び画素電極層8間を所定の回路に構成する機能を有する。図11に示すように、本実施の形態においては、導電層3b、界面導電層3cの2層構造としている。絶縁基板1上には、導電層3bが形成されている。そして、導電層3b上には、画素電極層8と接する界面導電層3cが形成されている。すなわち、配線層3は、導電層3bと界面導電層3cをこの順に絶縁基板1上に形成した構成を有している。なお、上述したように、配線層3は、Ti等の高融点導電材料からなる単層であってもよく、Alなどの導電層3bを高融点導電材料の界面導電層3cにより被覆したものを用いてもよい。従って、配線層3の画素電極層8との界面は、高融点金属又は金属化合物である。
【0087】
ポリシリコン層2及び配線層3上には、ゲート絶縁層4が形成されている。また、ゲート絶縁層4上には、ポリシリコン層2のチャネル領域2bに対応して、ゲート電極5が形成されている。さらに、ゲート絶縁層4上には、配線層3の一部である接続パッド10に対応して、キャパシタ電極6が形成されている。ゲート電極5及びキャパシタ電極6は、同層で形成されている。図10に示すように、ゲート電極5はゲート線108としても用いられる。また、キャパシタ電極6は上述した対向電極111に共通電位を供給するための共通電位配線としても用いられる。ゲート電極5、キャパシタ電極6、ゲート線108をゲート電極層11とする。
【0088】
また、画素電極層8がゲート電極層11及び配線層3と十分な電気的接続を持つために、ゲート電極層11及び配線層3上に界面導電層を形成することが好ましい。従って、本実施の形態においては、配線層3上に界面導電層3c、ゲート電極5上に界面導電層5a、キャパシタ電極6上に界面導電層6aが形成されている。この界面導電層としては、上述したように、Ti、Cr、Zr、Ta、W、Mo、TiN、ZrN、TaN、WN、VNのうちの少なくとも1つを含んでいることが好ましい。
【0089】
また、キャパシタ電極6をゲート絶縁層4を介して配線層3の一部である接続パッド10の上に形成することにより、この一部の接続パッド10をキャパシタの下部電極とすることができる。すなわち、キャパシタ電極6を上部電極とし、ゲート絶縁層4をキャパシタ絶縁膜とし、接続パッド10を下部電極とするキャパシタを形成することができる。これにより、キャパシタの下部電極のためのドーピング工程を省略することができる。なお、キャパシタ絶縁膜として、ゲート絶縁層4以外の材料を用いたり、キャパシタ絶縁膜の膜厚を変えることによって、キャパシタ容量を変更することは可能である。
【0090】
図11に示すように、ゲート電極層11上には、層間絶縁層7が形成されている。層間絶縁層7は、層間絶縁層7の下層からの水素の逸散を防止するために設けられる。上述のとおり、層間絶縁層7としては、少なくともシリコン窒化膜を含む膜を用いることによって、水素脱離によるポリシリコン層2及びポリシリコン層2とゲート絶縁層4の界面におけるシリコン原子のダングリングボンドの増加を抑えることができる。また、層間絶縁層7を形成後の熱処理により水素を拡散し、シリコン原子のダングリングボンドをさらに低減することができる。層間絶縁層7の所定の位置には、コンタクトホール9が設けられている。ここで、コンタクトホール9aは画素電極層8からなる画素電極8aと接続パッド10とを接続するために設けられており、コンタクトホール9bは画素電極8aとポリシリコン層2のドレイン領域2cとを接続するために設けられている。また、コンタクトホール9cは画素電極層8からなる接続電極8bとポリシリコン層2のソース領域2aとを接続するために設けられており、コンタクトホール9dは接続電極8bと配線層3の一部であるソース配線109とを接続するために設けられている。
【0091】
層間絶縁層7上には、画素電極層8が設けられている。画素電極層8は、画素電極8aと接続電極8bとからなる。画素電極8aは、層間絶縁層7及びゲート絶縁層4を貫くコンタクトホール9a、9bを介して、接続パッド10、ドレイン領域2cにそれぞれ接続されている。また、接続電極8bは、層間絶縁層7及びゲート絶縁層4を貫くコンタクトホール9c、9dを介して、ソース領域2a、ソース配線109にそれぞれ接続されている。本実施の形態の場合、透過型液晶表示装置100であるため、画素電極層8としては、ITO、IZO、ITZO等の透明電極を用いる。なお、上述のとおり、反射型液晶表示装置、ボトムエミッション型の有機EL表示装置、トップエミッション型の有機EL表示装置の場合には、それぞれ適した画素電極層8の材料を用いる。
【0092】
画素電極層8がITO、IZO、ITZO等の金属酸化膜の場合、ポリシリコン層2のソース領域2a及びドレイン領域2cとの接続は、ポリシリコン層2の界面にシリコン酸化膜が成長し、電気的接続が難しい。従って、本実施の形態においては、画素電極層8を形成する前に、ポリシリコン層2と画素電極層8との接続部にシリサイド層2dを形成している。すなわち、ポリシリコン層2は、画素電極層8との界面にシリサイド層2dを有する。これにより、ポリシリコン層2と画素電極層8との電気的接続性を改善することができる。
【0093】
シリサイド層2dの形成のためには、比較的低温でポリシリコンとシリサイド化する金属で、かつ金属酸化膜が導電性を有することが必要である。この点を考慮し、シリサイド化させる金属としては、Co、Ni、Mo、W、Crを使用することが好ましい。特に、Coは、400℃程度の熱処理でポリシリコン層2と簡単にシリサイドを形成するため好ましい。600℃以上の高温処理が必要な場合には、ランプアニーリングRTA(Rapid Thermal Annealing)処理により、絶縁基板1の熱歪を抑えてシリサイド化することが好ましい。シリサイド化量は、電気的接続抵抗の必要に応じて調整することが可能である。
【0094】
ここで、図12を参照して、本実施の形態に係る液晶表示装置100の製造方法について説明する。図12は、本実施の形態に係る液晶表示装置100の製造工程を説明するための製造工程図である。なお、本実施の形態において、実施の形態1の製造方法における工程と同一の工程の説明については、適宜省略する。
【0095】
まず、図12(a)に示すように、絶縁基板1上に、ポリシリコン層2を形成する。上述したように、a−Si膜を形成した後、レーザアニーリングすることによって、ポリシリコン層2を形成することができる。そして、図12(b)に示すように、ポリシリコン層2を形成した絶縁基板1上に、ポリシリコン層2と相互接触しないように、配線層3を形成する。具体的には、絶縁基板1上に導電層3b及び界面導電層3cの材料をスパッタにより堆積させた後、フォトエッチングにより、所定のパターンを形成する。これにより、絶縁基板1上に配線層3がポリシリコン層2から離間して形成される。
【0096】
その後、図12(c)に示すように、ポリシリコン層2及び配線層3を覆うように、ゲート絶縁層4を形成する。ゲート絶縁層4は、上述のとおり、TEOS(Tetra Ethyl Ortho Silicate)を含むPECVDでSiO2膜を成膜することが好ましい。そして、ゲート絶縁層4の上にゲート電極5、キャパシタ電極6及びゲート配線108を含むゲート電極層11を形成する。また、ゲート電極層11の上に、ITOとの電気的接合性のよいTiNなどの界面導電層5a、6aを形成する。そして、ゲート電極層11を堆積後、フォトエッチングにより、ゲート電極5及びキャパシタ電極6などを所定の形状にパターニングする。これにより、ゲート絶縁層4を介して、ゲート電極5とポリシリコン層2とが対向するように形成される。また、ゲート絶縁層を介して、キャパシタ電極6と配線層3の一部である接続パッド10とが対向するように形成される。
【0097】
ゲート電極5を形成した後、ゲート電極5とポリシリコン層2のチャネル領域2bを自己整合させるために、ゲート電極5をマスクとして、ソース領域2a及びドレイン領域2cを選択的にイオン注入する。これにより、ポリシリコン層2にソース領域2a及びドレイン領域2cを形成する。
【0098】
また、ゲート絶縁層4上に、キャパシタ電極6を配線層3の一部である接続パッド10に対応して形成することにより、キャパシタ電極6を上部電極、接続パッド10を下部電極としたキャパシタを形成することができる。このとき、キャパシタ電極6を接続パッド10との間に形成されるゲート絶縁層4がキャパシタ絶縁層となる。なお、キャパシタ絶縁層として、ゲート絶縁層4以外の材料を用いてもよく、キャパシタ絶縁膜の膜厚をゲート絶縁層4の膜厚と異なるようにして、キャパシタ容量を変更することも可能である。
【0099】
次いで、図12(d)に示すように、ゲート絶縁層4、ゲート電極層11を覆うように層間絶縁層7を形成する。層間絶縁層7としては、上述したように、水素の逸散を防止する膜、つまりPECVDにより形成したシリコン窒化膜を含むものを用いることができる。また、層間絶縁層7として、TEOSを含むPECVDで形成したシリコン酸化膜を下層とし、PECVDで形成したシリコン窒化膜を上層にした二層構造とすることが更に好ましい。
【0100】
そして、層間絶縁層7及びゲート絶縁層4の所定の位置にコンタクトホール9を形成する。これにより、配線層3の接続パッド10及びソース配線109の一部、ポリシリコン層2のソース領域2a及びドレイン領域2cの一部を露出させる。コンタクトホール9の形成は、ドライエッチングを用いることができる。
【0101】
その後、コンタクトホール9b及び9cの底部に、シリサイド層2dを形成する。具体的には、層間絶縁層7上及びコンタクトホール9内面にシリサイド層2dを形成するための金属膜をスパッタにより堆積させる。すなわち、コンタクトホール9b及びコンタクトホール9cの底部のポリシリコン層2上に、シリサイド層2d形成用の金属膜が形成される。そして、ポリシリコン層2と金属膜の積層膜を、高温でアニールすることによりシリサイド層2dを形成することができる。例えば、Coをスパッタにより堆積させ、400℃の熱処理を行うことにより、Coとポリシリコン層2とのシリサイドを形成することができる。これにより、画素電極層8とポリシリコン層2との電気的接続性を改善することができる。なお、600℃以上の高温が必要な場合はランプアニーリング等のRTA(Rapid Thermal Annealing)処理により、ガラス基板の熱歪を抑えてシリサイド化することが好ましい。そして、熱処理を行い、ポリシリコン層2の表面にシリサイド層2dを形成した後、不要なシリサイド層形成用の金属膜をウェットエッチングで除去する。これにより、図12(e)に示すように、ポリシリコン層2のソース領域2a上に設けられたコンタクトホール9cの底部及びドレイン領域2c上に設けられたコンタクトホール9bの底部にシリサイド層2dを形成することができる。なお、層間絶縁層7上の残渣は、表面を軽くエッチオフすることが好ましい。このシリサイド化により、画素電極層8からのポリシリコン層2への汚染が防止できる。
【0102】
その後、図12(f)に示すように、層間絶縁層7上に画素電極8a及び接続電極8bを含む画素電極層8を形成する。これにより、画素電極8aは、層間絶縁層7及びゲート絶縁層4を貫くコンタクトホール9aを介して、配線層3の一部である接続パッド10に電気的に接続される。また、画素電極8aは、層間絶縁層7及びゲート絶縁層4を貫くコンタクトホール9bを介して、ポリシリコン層2のドレイン領域2cに電気的に接続される。一方、接続電極8bは、層間絶縁層7及びゲート絶縁層4を貫くコンタクトホール9cを介して、ポリシリコン層2のソース領域2aに電気的に接続される。また、接続電極8bは、層間絶縁層7及びゲート絶縁層4を貫くコンタクトホール9dを介して、配線層3の一部であるソース線109に電気的に接続される。なお、ここでは図示していないが、画素電極層8の一部は、ゲート電極層11で絶縁基板1の端部に形成される端子等にも電気的に接続される。画素電極層8としては、上述のとおり、ITO等の透明電極を用いることができる。そして、層間絶縁層7上に堆積された画素電極材料を所定の形状にフォトエッチングして、画素電極等を形成する。
【0103】
このようにして、TFTアレイ基板103が形成される。その後、このようにして形成されたTFTアレイ基板を用いて液晶パネル101を形成し、バックライト102、ゲートドライバIC113、ソースドライバIC114等を実装して、本実施の形態に係る液晶表示装置100を得ることができる。
【0104】
このように、本発明に係る液晶表示装置100の製造方法においては、ストレージキャパシタの下部電極として、配線層3の一部を用いることができる。このため、従来のように、ストレージキャパシタの下部電極用のポリシリコン層の低抵抗化のためのドーピング工程が必要ない。また、配線層3が直接絶縁基板1上に設けられているため、ソース・ドレイン配線用のコンタクトホールを画素電極層8と接続パッド10接続用のコンタクトホールの形成と同一工程で形成することができる。このように、製造工程を省略することができ、生産性を向上させることができる。
【0105】
実施の形態7.
本発明の実施の形態7に係る表示装置について図13を参照して説明する。図13は、本実施の形態に係る液晶表示装置100に用いられるTFTアレイ基板103の構成を示す断面図である。本実施の形態において、実施の形態6と異なる点は、画素電極層8の一部が絶縁基板1に接しており、画素電極層8が絶縁基板1に接する領域の近傍で、画素電極層8と配線層3とが接続されている点である。また、本実施の形態に係る液晶表示装置100は、配線層3を反射電極とし、画素電極層8を透明電極とする半透過型TFT LCDに適している。このため、本実施の形態においては、半透過型の液晶表示装置100について説明する。図13において図4と同一の構成要素には同一の符号を付し、説明を省略する。また、本実施の形態においてTFTアレイ基板103以外の他の構成要素については、図1及び図2に示すものと同一の物を用いることができる。従って、ここでは、図13に示すTFTアレイ基板103の構成について説明する。
【0106】
図13に示すように、本実施の形態に用いられるTFTアレイ基板103は、絶縁基板1、ポリシリコン層2、配線層3、ゲート絶縁層4、ゲート電極5、キャパシタ電極6、層間絶縁層7、画素電極層8、接続パッド10、ゲート電極層11などを有している。絶縁基板1上には、ソース領域2a、チャネル領域2b、ドレイン領域2cを有するポリシリコン層2が形成されている。また、絶縁基板1上には、ポリシリコン層2と相互接触しないように、配線層3が形成されている。なお、絶縁基板1上には、後述する画素電極層8が形成されている。また、画素電極層8は、層間絶縁層7の上及び配線層3の上にも形成される。すなわち、画素電極層8は、層間絶縁層7上から、配線層3及び絶縁基板1上にわたって形成されている。
【0107】
本実施の形態においては、配線層3は、反射特性を有する材料からなる。例えば、配線層3を構成する導電層3bをAl、Agなどとすることができる。そして、配線層3は、実施の形態6において説明したように、導電層3b、界面導電層3cの2層構造とする。これにより、配線層3のうち接続パッド10の一部を反射電極として利用することができる。ゲート線108及びソース線109で囲まれた画素117のうち、反射電極である接続パッド10が形成された領域が反射領域117aである。また、画素117のうち、透明電極である画素電極8aが配置された領域が透過領域117bである。
【0108】
ポリシリコン層2及び配線層3の上には、ゲート絶縁層4が形成されている。また、ゲート絶縁層4は、接続パッド10の一部の上に形成される。接続パッド10上において、ゲート絶縁層4が形成されていない領域には、画素電極層8が直接形成されている。すなわち、接続パッド10と画素電極層8とは、直接電気的に接続される。このように、本実施の形態においては、画素電極層8に画像信号を伝送するための配線層3と、画素電極層8との接続面積を比較的広くすることができる。また、画素電極層8と接続パッド10とを接続するためのコンタクトホールを形成する必要がない。しかしながら、配線層3と画素電極層8との接続のためのコンタクトホールの代わりに、図13においては図示していないが、配線層3とゲート電極5との接続のために後述する層間絶縁層7にコンタクトホールを形成する必要がある。このため、図11に示す実施の形態6と製造工程数においては、大差はない。
【0109】
ゲート絶縁層4上には、ゲート電極5及びキャパシタ電極6を含む、ゲート電極層11が形成されている。ゲート絶縁層4上において、ゲート電極5はポリシリコン層2のチャネル領域2bに対応して形成されており、キャパシタ電極6は、配線層3の接続パッド10に対応して形成されている。従って、本実施の形態においては、配線層の一部である接続パッド10が、キャパシタの下部電極として利用することできる。このため、ストレージキャパシタの下部電極用のポリシリコン層の低抵抗化のためのドーピング工程、及び、ソース・ドレイン配線用のコンタクトホール形成工程の2つの工程を省略することができる。
【0110】
ゲート電極層11の上には、層間絶縁層7が形成されている。また、層間絶縁層7の所定の位置には、コンタクトホール9が設けられている。ここで、コンタクトホール9aは画素電極層8からなる画素電極8aと接続パッド10とを接続するために設けられており、コンタクトホール9bは画素電極8aとポリシリコン層2のドレイン領域2cとを接続するために設けられている。また、コンタクトホール9cは画素電極層8からなる接続電極8bとポリシリコン層2のソース領域2aとを接続するために設けられており、コンタクトホール9dは接続電極8bと配線層3の一部であるソース配線109とを接続するために設けられている。
【0111】
そして、層間絶縁層7上には、画素電極層8が形成されている。このため、上述したように、画素電極層8は、層間絶縁層7の上から接続パッド10上及び絶縁基板1上にわたって形成されている。画素電極層8としては、ITO等からなる透明導電材料を用いる。画素電極層8は、画素電極8aと接続電極8bとからなる。画素電極8aは、層間絶縁層7及びゲート絶縁層4を貫くコンタクトホール9a、9bを介して、接続パッド10、ドレイン領域2cにそれぞれ接続されている。また、接続電極8bは、層間絶縁層7及びゲート絶縁層4を貫くコンタクトホール9c、9dを介して、ソース領域2a、ソース配線109にそれぞれ接続されている。
【0112】
また、実施の形態6において説明したとおり、画素電極層8とポリシリコン層2との接続性を改善するために、ポリシリコン層2の画素電極層8との界面にはシリサイド層2dが形成されている。なお、反射電極として機能する接続パッド10上の画素電極層8をできるだけ除去することが好ましい。これにより、反射電極である接続パッド10の反射率を増大させることができ、反射モードにおける輝度を向上させることが可能となる。また、反射電極である接続パッド10上の界面導電層3cを除去することにより、反射率をさらに増大させることができる。
【0113】
実施の形態8.
本発明の実施の形態8に係る表示装置について、図14を参照して説明する。図14は、本実施の形態に係る液晶表示装置100に用いられるTFTアレイ基板103の構成を示す断面図である。本実施の形態において、実施の形態6と異なる点は、画素電極層8の下層に界面導電層8cが形成されている点である。図14において図4と同一の構成要素には同一の符号を付し、説明を省略する。また、本実施の形態においてTFTアレイ基板103以外の他の構成要素については、図1及び図2に示すものと同一の物を用いることができる。従って、ここでは、図14に示すTFTアレイ基板103の構成について説明する。
【0114】
図14に示すように、TFTアレイ基板103は、絶縁基板1、ポリシリコン層2、配線層3、ゲート絶縁層4、ゲート電極5、キャパシタ電極6、層間絶縁層7、画素電極層8、コンタクトホール9、接続パッド10を有している。ここで、配線層3は、ソース線(信号線)109及び接続パッド10を含む。また、ゲート電極層11は、ゲート線(走査線)108、ゲート電極5及びキャパシタ電極6を含む。また、画素電極層8は、画素電極を含み、配線として機能する場合もある。
【0115】
絶縁基板1上には、ソース領域2a、チャネル領域2b、ドレイン領域2cを有するポリシリコン層2が形成されている。また、絶縁基板1上には、ポリシリコン層2と独立して形成された配線層3が形成されている。図14に示すように、本実施の形態においては、導電層3b、界面導電層3cの2層構造としている。ポリシリコン層2及び配線層3上には、ゲート絶縁層4が形成されている。また、ゲート絶縁層4上には、ポリシリコン層2のチャネル領域2bに対応して、ゲート電極5が形成されている。さらに、ゲート絶縁層4上には、配線層3の一部である接続パッド10に対応して、キャパシタ電極6が形成されている。ゲート電極5及びキャパシタ電極6は、同層のゲート電極層11で形成されている。また、画素電極層8がゲート電極層11及び配線層3と十分な電気的接続を持つために、ゲート電極5上に界面導電層5a、キャパシタ電極6上に界面導電層6aが形成されている。なお、本実施の形態においては、配線層3の上に界面導電層3aは形成しない。
【0116】
また、キャパシタ電極6をゲート絶縁層4を介して配線層3の一部である接続パッド10の上に形成することにより、この一部の接続パッド10をキャパシタの下部電極とすることができる。すなわち、キャパシタ電極6を上部電極とし、ゲート絶縁層4をキャパシタ絶縁膜とし、接続パッド10を下部電極とするキャパシタを形成することができる。これにより、キャパシタの下部電極のためのドーピング工程を省略することができる。なお、キャパシタ絶縁膜として、ゲート絶縁層4以外の材料を用いたり、キャパシタ絶縁膜の膜厚を変えることによって、キャパシタ容量を変更することは可能である。
【0117】
図14に示すように、ゲート電極層11上には、層間絶縁層7が形成されている。上述のとおり、層間絶縁層7としては、少なくともシリコン窒化膜を含むものを用いることによって、水素脱離によるポリシリコン層2及びポリシリコン層2とゲート絶縁層4の界面におけるシリコン原子のダングリングボンドの増加を抑えることができる。また、層間絶縁層7の所定の位置には、コンタクトホール9が設けられている。
【0118】
層間絶縁層7上には、画素電極層8が設けられている。画素電極層8は、画素電極8aと接続電極8bとからなる。画素電極8aは、層間絶縁層7及びゲート絶縁層4を貫くコンタクトホール9a、9bを介して、接続パッド10、ドレイン領域2cにそれぞれ接続されている。また、接続電極8bは、層間絶縁層7及びゲート絶縁層4を貫くコンタクトホール9c、9dを介して、ソース領域2a、ソース配線109にそれぞれ接続されている。
【0119】
また、画素電極層8の層間絶縁層7との界面には、界面導電層8cが形成されている。さらに、界面導電層8cは、コンタクトホール9の内面まで形成されている。すなわち、画素電極層8のポリシリコン層2との界面及び配線層3との界面にも、界面導電層8cが形成されている。これにより、画素電極層8とポリシリコン層2、配線層3及びゲート電極層11との電気的接続を容易に改善することができる。これにより、上述した実施例6よりも少ない製造工程で、容易に電気的接続を改善することができる。なお、本実施の形態の場合、画素電極層8が透明導電材料により形成されている場合には、その透明性を劣化させてしまうおそれがある。このため、トップエミッション型の有機EL等の発光表示装置や反射型の液晶表示装置などにおいて、好適に用いることができる。
【0120】
以上説明したように、ソース線109を含む配線層3をゲート絶縁層4の下部に位置させ、ソース領域2a・ドレイン領域2cを形成するポリシリコン層2と同層若しくは上部で重ねることにより、配線層3をストレージキャパシタの下部電極として利用することができる。また、配線層3をソース領域2a・ドレイン領域2cとそれぞれ直接接続することができるため、ソース・ドレイン配線用のコンタクトホール形成工程を省略することが可能となる。また、ストレージキャパシタの下部電極として配線層3を用いることができるため、従来のように、ストレージキャパシタの下部電極用ポリシリコン層の低抵抗化のためのドーピング工程が必要ない。
【0121】
このように、本発明により、従来LTPS TFT LCDに必要であった8工程のパターンニング工程を、6工程に削減することができる。また、上述した相補型MOS(CMOS)構造ではなく、a−Si TFT LCDと同様の単一チャネル構造の場合には、本発明によればa−Si TFT LCDと同数のパターニング工程数でLTPS TFTを形成することができる。従って、LTPS TFTのパターニング工程を削減した生産性を向上させることができる。
【0122】
さらに、半透過型TFT LCDにおいて、配線層を反射電極として用いることにより、反射電極を形成するための工程を省略することができる。従って、透過型LCDと同数のパターニング工程数で、反射型LCDを製造することが可能となる。
【0123】
なお、上述の実施の形態においては、SA(Self Aligned)TFTの場合について説明したが、これに限定されるものではない。例えば、LDD(Lightly Doped Drain)TFT及びGOLD(Gate-Overlapped LDD)TFTの場合も同様の効果を奏する。 また、本発明は、上述したレーザアニーリングにより形成するポリシリコンからなる従来のLTPS TFTだけでなく、他の様々な方法で形成される結晶性シリコン、例えば、マイクロクリスタルシリコンTFT用いたアクティブマトリクス表示装置においても同様の効果を奏する。さらに、本発明による構造は、LCDだけでなく、アクティブマトリクス勇気EL表示装置等の他のアクティブマトリクス表示装置にも適用可能である。
【図面の簡単な説明】
【0124】
【図1】実施の形態1に係る液晶表示装置の構成を示す平面図である。
【図2】実施の形態1に係る液晶表示装置の構成を示す断面図である。
【図3】実施の形態1に係るTFTアレイ基板の構成を示す平面図である。
【図4】図3のa−a断面図である。
【図5】実施の形態1に係る液晶表示装置の製造方法を説明するための製造工程図である。
【図6】実施の形態2に係るTFTアレイ基板の構成を示す断面図である。
【図7】実施の形態3に係るTFTアレイ基板の構成を示す断面図である。
【図8】実施の形態4に係るTFTアレイ基板の構成を示す断面図である。
【図9】実施の形態5に係るTFTアレイ基板の構成を示す断面図である。
【図10】実施の形態6に係るTFTアレイ基板の構成を示す平面図である。
【図11】図10のb−b断面図である。
【図12】実施の形態6に係る液晶表示装置の製造方法を説明するための製造工程図である。
【図13】実施の形態7に係るTFTアレイ基板の構成を示す断面図である。
【図14】実施の形態8に係るTFTアレイ基板の構成を示す断面図である。
【符号の説明】
【0125】
1 絶縁基板、2 ポリシリコン層、2a ソース領域、2b チャネル領域
2c ドレイン領域、2d シリサイド層、3 配線層、
3a 下敷シリコン層、3b 導電層、3c 界面導電層、
4 ゲート絶縁層、5 ゲート電極、5a 界面導電層、
6 キャパシタ電極、6a 界面導電層、7 層間絶縁層、8 画素電極層、
8a 画素電極、8b 接続電極、8c 界面導電層、
9 コンタクトホール、10 接続パッド、11 ゲート電極層、
100 液晶表示装置、101 液晶表示パネル、102 バックライト、
103 TFTアレイ基板、104 対向基板、105 シール材、
106 液晶、107 スペーサ、108 ゲート線、109 ソース線、
110 配向膜、111 対向電極、112 偏光板、
113 ゲートドライバIC、114 ソースドライバIC、
115 表示領域、116 周辺領域、117 画素、118 TFT、
119、120 外部配線、
【技術分野】
【0001】
本発明は、表示装置及びその製造方法に関し、特に、チャネル活性層として結晶性シリコン層を有する薄膜トランジスタを備えた表示装置及びその製造方法に関する。
【背景技術】
【0002】
複数の信号線と複数の走査線が格子状に配置され、信号線と走査線とで囲まれた画素領域内にスイッチング素子として薄膜トランジスタ(Thin Film Transistor:TFT)が形成されたアクティブマトリクス表示装置が開発されている。このアクティブマトリクス表示装置は、パッシブマトリクス表示装置より画質が優れており、有機EL表示装置や液晶表示装置の主流を占めている。TFTのチャネル活性層として低温ポリシリコン(Low Temperature Poly Silicon:LTPS)を用いたLTPS TFTは電子移動度が高い。このLTPS TFTを活用することにより、アクティブマトリクス表示装置の飛躍的な高性能化が進んでいる。
【0003】
例えば、LTPS TFTは、スイッチング素子を駆動するための周辺回路部に適用されている。LTPS TFTを表示装置周辺の回路形成に使用することにより、IC及びIC装着基板の使用を削減することができる。これにより、表示装置の構成を簡略化することができ、狭額縁で信頼性の高い表示装置が実現されている。
【0004】
また、液晶表示装置においては、画素ごとのスイッチング素子としてLTPS TFTを用いた場合、その容量を小さくすることができるだけでなく、ドレイン側に接続されるストレージキャパシタの面積も縮小することができる。このため、高解像度で高開口率の液晶表示装置(LCD)を実現することができる。従って、LTPS TFTは、携帯電話用程度の小型パネルでQVGA(画素数:240×320)やVGA(画素数:480×640)の高解像度の液晶表示装置を実現するために、主導的な役割を果たしている。このように、LTPS TFTは、アモルファスシリコン(a−Si)TFTと比較して、性能面で大きな優位点がある。
【0005】
しかし、従来のLTPS TFTでは、a−Si TFTと比較して、製造プロセス工定数が多く、生産性が低いという問題点がある。ここで、a−Si TFTとLTPS TFTとの製造プロセスの違いについて、LCDを例にとって具体的に説明する。
【0006】
a−Si TFT LCDとLTPS TFT LCDのアレイ製造工程を比較すると、a−Si TFT LCDのパターニングが必要な工程数が5工程であるのに対し、LTPS TFTは8工程である。LTPS TFTのパターニング工程数を増加させる工程の内訳は、
(1) C/MOS構造のための選択ドーピング工程(TFTの構造が、N型若しくはP型のどちらか1種類の場合には不要)
(2) ストレージキャパシタの下部電極用ポリシリコン層の低抵抗化のためのドーピング工程
(3)信号線を含むソース・ドレイン配線用のコンタクトホール形成工程
である。
【0007】
このパターンニング工程の3工程の差は、生産性に大きく影響し、LTPS TFT LCDの利点とされるIC及びIC装着基板層の部品コストの削減額以上に生産コストが高くなり、表示装置の製品競争力は、a−Si TFTよりも低くなってしまう。この問題は、LCDだけでなく、アクティブマトリクス有機EL表示装置(AMOLED)等の他のアクティブマトリクス表示装置にも共通する問題である。
【0008】
そこで、ソース・ドレイン配線をゲート絶縁層の下に配置し、シリコン層のソース・ドレイン領域とソース・ドレイン配線をそれぞれ直接接続させ、また、この配線をストレージキャパシタの下部電極として利用する技術が開発されている(例えば、特許文献1及び2参照)。これにより、上述した(2)のストレージキャパシタの下部電極用のポリシリコン層の低抵抗化のためのドーピング工程、及び、(3)のソース・ドレイン配線用のコンタクトホール形成工程の2つの工程を省略することができる。例えば、特許文献1〜2は、ソース・ドレイン配線をシリコン層と直接接続する構造により、工程削減を達成している。
【特許文献1】特開平6−194689号公報
【特許文献2】特開2003−131260号公報
【発明の開示】
【発明が解決しようとする課題】
【0009】
特許文献1及び2に記載のTFT構造は、金属配線上にシリコン層を形成する構造であり、LTPS TFTの場合には不具合が多い。LTPSは、通常a−Si層を形成した後、レーザを用いてa−Si層の表面を局部加熱し、a−Si層を融解して結晶化させることによって形成される。この高温加熱時に、下地の金属配線からシリコン層中に金属汚染が広がる。このため、このシリコン層に形成したTFTの接合が劣化し、リーク電流が大きくなってしまう。
【0010】
また、通常、レーザアニーリング工程では、スポットが線状のレーザを移動させてa−Si層を加熱する。この線状のレーザの加熱領域の方向と、端部に金属配線を有するソース・ドレイン領域の方向とが、直角方向と平行方向の各方向によって、シリコン層の結晶構造が異なる。この結晶構造の違いは、TFTの特性の違いを引き起こす。これらの不具合から、特許文献1及び2に記載のTFT構造をLTPS TFTに適用した場合には、TFTの特性のバラツキやリークが発生し、信頼性が低下する。
【0011】
本発明は、上記のような事情を背景としてなされたものであり、本発明の目的は、簡便な構成で、チャネル活性層として結晶性シリコン層を有する薄膜トランジスタの特性のバラツキを抑制した表示装置及びその製造方法を提供することである。
【課題を解決するための手段】
【0012】
本発明の第1の態様にかかる表示装置は、複数の信号線と、前記複数の信号線と交差する複数の走査線と、前記信号線と前記走査線とで囲まれた領域に形成された薄膜トランジスタを有する表示装置であって、基板上に形成され、ソース領域、ドレイン領域及びチャネル領域を有する結晶性シリコン層と、前記信号線を含み、前記ソース領域及び前記ドレイン領域の上の少なくとも一部を被覆して形成された配線層と、前記結晶性シリコン層及び配線層上に形成されたゲート絶縁層と、前記ゲート絶縁層上に形成され、前記走査線と、前記チャネル領域に対応して形成されたゲート電極と、前記配線層の一部に対応して形成されたキャパシタ電極とを含むゲート電極層と、前記ゲート電極層上に形成された層間絶縁層と、前記層間絶縁層上に形成され、前記ゲート絶縁層及び前記層間絶縁層に設けられたコンタクトホールを介して前記ドレイン領域もしくはソース領域に接続された画素電極を含む画素電極層とを備えるものである。
【0013】
本発明の第2の態様に係る表示装置は、複数の信号線と、前記複数の信号線に交差する複数の走査線と、前記信号線と前記走査線とで囲まれた領域に形成された薄膜トランジスタを有する表示装置であって、基板上に形成され、ソース領域、ドレイン領域及びチャネル領域を有する結晶性シリコン層と、前記結晶性シリコン層から離間して形成された前記信号線を含む前記配線層と、前記結晶性シリコン層及び配線層上に形成されたゲート絶縁層と、前記ゲート絶縁層上に形成され、前記走査線と、前記チャネル領域に対応して形成されたゲート電極と、前記配線層の一部に対応して形成されたキャパシタ電極とを含むゲート電極層と、前記ゲート電極層上に形成された層間絶縁層と、前記層間絶縁層上に形成され、前記ゲート絶縁層及び前記層間絶縁層に設けられたコンタクトホールを介して前記ドレイン領域もしくはソース領域に接続された画素電極を含む画素電極層とを備えるものである。
【0014】
本発明の第3の態様に係る表示装置の製造方法は、複数の信号線と、前記複数の信号線に交差して形成された複数の走査線と、前記信号線と前記走査線とで囲まれた領域に薄膜トランジスタを有する表示装置の製造方法であって、基板上に結晶性シリコン層を形成する工程と、前記結晶性シリコン層の上の少なくとも一部を被覆して前記信号線を含む配線層を形成する工程と、前記結晶性シリコン層及び前記配線層上にゲート絶縁層を形成する工程と、前記ゲート絶縁層上にゲート電極、前記走査線、キャパシタ電極を含むゲート電極層を形成する工程と、前記ゲート電極層及び前記ゲート絶縁層上に層間絶縁層を形成する工程と、前記層間絶縁層上に画素電極層を形成し、前記層間絶縁層及び前記ゲート絶縁層に設けられたコンタクトホールを介して、前記画素電極層と前記配線層とを電気的に接続する工程とを含む。
【0015】
本発明の第4の態様に係る表示装置の製造方法は、複数の信号線と、前記複数の信号線に交差して形成された複数の走査線と、前記信号線と前記走査線とで囲まれた領域に薄膜トランジスタを有する表示装置の製造方法であって、基板上に結晶性シリコン層を形成する工程と、前記結晶性シリコン層に相互接触しないように、前記信号線を含む配線層を形成する工程と、前記結晶性シリコン層及び前記配線層上にゲート絶縁層を形成する工程と、前記ゲート絶縁層上にゲート電極、前記走査線、キャパシタ電極を含むゲート電極層を形成する工程と、前記ゲート電極層及び前記ゲート絶縁層上に層間絶縁層を形成する工程と、前記層間絶縁層上に画素電極層を形成し、前記層間絶縁層及び前記ゲート絶縁層に設けられたコンタクトホールを介して、前記画素電極と前記配線層及び前記結晶性シリコン層とを電気的に接続する工程とを含む。
【発明の効果】
【0016】
本発明によれば、簡便な構成で、チャネル活性層として結晶性シリコン層を有する薄膜トランジスタの特性のバラツキを抑制した表示装置及びその製造方法を提供することができる。
【発明を実施するための最良の形態】
【0017】
以下に、本発明を適用可能な実施の形態を説明する。以下の説明は、本発明の実施の形態についてのものであり、本発明は以下の実施形態に限定されるものではない。
【0018】
実施の形態1.
本発明の実施の形態1に係る表示装置について、図1及び図2を参照して説明する。本発明に係る表示装置は、スイッチング素子として薄膜トランジスタを有するアクティブマトリクス表示装置である。ここでは、表示装置の一例として透過型のアクティブマトリクス液晶表示装置について説明する。図1は、本実施の形態に係る液晶表示装置100の構成を示す平面図である。また、図2は本実施の形態に係る液晶表示装置100の構成を示す断面図である。なお、説明のため、図1においては対向基板等の図示を省略している。
【0019】
図1及び図2に示すように、液晶表示装置100は、液晶表示パネル101とバックライト102とを備えている。液晶表示パネル101は、入力される表示信号に基づいて画像表示を行う。バックライト102は、液晶表示パネル101の反視認側に配置されており、液晶表示パネル101の背面側から光を照射する。液晶表示パネル101は、薄膜トランジスタアレイ基板(TFTアレイ基板)103、対向基板104、シール材105、液晶106、スペーサ107、ゲート線(走査線)108、ソース線(信号線)109、配向膜110、対向電極111、偏光板112、ゲートドライバIC113、ソースドライバIC114を備えている。本発明において注目すべき点はTFTアレイ基板103であり、後に詳述する。
【0020】
図1に示すように、本実施の形態に係る液晶表示装置100は、TFTアレイ基板103を有している。TFTアレイ基板103には、表示領域115と表示領域115を囲むように設けられた周辺領域116とが設けられている。この表示領域115には、複数のゲート線108と複数のソース線109とが形成されている。複数のゲート線108は平行に設けられている。同様に、複数のソース線109は平行に設けられている。ゲート線108と、ソース線109とは、互いに交差するように形成されている。
【0021】
また、ゲート線108とソース線109の交差点付近には薄膜トランジスタ(Thin Film Transistor:TFT)118が設けられている。そして、隣接するゲート線108とソース線109とで囲まれた領域には、画素電極(不図示)が形成されている。従って、隣接するゲート線108とソース線109とで囲まれた領域が画素117となる。従って、TFTアレイ基板103上には、画素117がマトリクス状に配列される。TFT118のゲートがゲート線108に、ソースがソース線109に、ドレインが画素電極に、それぞれ接続される。画素電極は、例えば、ITO(Indium Tin Oxide)などの透明導電性薄膜から形成されている。この複数の画素117が形成されている領域が、表示領域115である。
【0022】
図2に示すように、液晶表示パネル101は、TFTアレイ基板103と、TFTアレイ基板103に対向配置される対向基板104と、両基板を接着するシール材105との間の空間に液晶106を封入した構成を有している。両基板の間は、スペーサ107によって、所定の間隔となるように維持されている。TFTアレイ基板103及び対向基板104としては、例えば、光透過性のあるガラス、ポリカーボネート、アクリル樹脂などの絶縁基板が用いられる。
【0023】
TFTアレイ基板103において、上述した各電極及び配線等の上には配向膜110が形成されている。一方、対向基板104のTFTアレイ基板103に対向する面には、カラーフィルタ(不図示)、BM(Black Matrix)(不図示)、対向電極111、配向膜110等が形成されている。なお、対向電極は、TFTアレイ基板103側に配置される場合もある。また、TFTアレイ基板103及び対向基板104の外側の面にはそれぞれ、偏光板112が貼着されている。
【0024】
さらに、図1に示すように、TFTアレイ基板103の周辺領域116には、ゲートドライバIC113及びソースドライバIC114が設けられている。ゲート線108は、表示領域115から周辺領域116まで延設されている。そして、ゲート線108は、TFTアレイ基板103の端部で、ゲートドライバIC113に接続される。ソース線109も同様に表示領域115から周辺領域116まで延設されている。そして、ソース線109は、TFTアレイ基板103の端部で、ソースドライバIC114と接続される。ゲートドライバIC113の近傍には、外部配線119が接続されている。また、ソースドライバIC114の近傍には、外部配線120が接続されている。外部配線119、119は、例えば、FPC(Flexible Printed Circuit)などの配線基板である。
【0025】
外部配線119、120を介してゲートドライバIC113及びソースドライバIC114に外部から各種信号が供給される。ゲートドライバIC113は外部からの制御信号に基づいて、ゲート信号(走査信号)をゲート線108に供給する。このゲート信号によって、ゲート線108が順次選択される。ソースドライバIC114は外部からの制御信号や、表示データに基づいて表示信号をソース線109に供給する。これにより、表示データに応じた表示電圧を各画素電極に供給することができる。
【0026】
なお、ここでは、ゲートドライバIC113とソースドライバIC114は、COG(Chip On Glass)技術を用いて、TFTアレイ基板103上に直接実装したが、この構成に限られるものではない。例えば、TCP(Tape Carrier Package)によりドライバICをTFTアレイ基板103に接続してもよい。
【0027】
液晶表示パネル101の背面には、バックライト102が備えられている。バックライト102は、液晶表示パネル101の反視認側から当該液晶表示パネル101に対して光を照射する。バックライト102としては、例えば、光源、導光板、反射シート、拡散シート、プリズムシート、反射偏光シートなどを備えた一般的な構成のものを用いることができる。
【0028】
ここで、上述の液晶表示装置100の駆動方法について説明する。各ゲート線108には、ゲートドライバIC113から走査信号が供給される。各走査信号によって、1つのゲート線108に接続されているすべてのTFT118が同時にオンとなる。そして、ソースドライバIC114から各ソース線109に表示信号が供給され、画素電極に表示信号に応じた電荷が蓄積される。表示信号が書き込まれた画素電極と対向電極111との電位差に応じて、画素電極と対向電極111間の液晶の配列が変化する。これにより、液晶表示パネル101を透過する光の透過量が変化する。画素117毎に表示電圧を変えることによって、所望の画像を表示することができる。
【0029】
ここで、図3及び図4を参照して、本実施の形態に係る液晶表示装置100に用いられるTFTアレイ基板103について詳細に説明する。図3は、本実施の形態に係るTFTアレイ基板103上に形成されたトップゲート型のTFT118近傍の構成を示す平面図である。また、図4は、図3のa−a断面図である。本実施の形態において、TFTアレイ基板103に形成されるTFT118のチャネル活性層としては、結晶性シリコンである低温ポリシリコン(Low Temperature Poly Silicon:LTPS)を用いている。
【0030】
図3及び図4に示すように、TFTアレイ基板103は、絶縁基板1、ポリシリコン層2、配線層3、ゲート絶縁層4、ゲート電極5、キャパシタ電極6、層間絶縁層7、画素電極層8、コンタクトホール9、接続パッド10を有している。ここで、配線層3は、ソース線(信号線)109及び接続パッド10を含む。また、ゲート電極層11は、ゲート線(走査線)108、ゲート電極5及びキャパシタ電極6を含む。また、画素電極層8は、画素電極を含み、配線として機能する場合もある。
【0031】
絶縁基板1は、ガラス基板や、導電性基板上に保護絶縁膜が形成されているものを用いることができる。絶縁基板1上には、ポリシリコン層2が形成されている。ポリシリコン層2は、ソース領域2a、チャネル領域2b、ドレイン領域2cを有する。また、絶縁基板1上において、ポリシリコン層2のソース領域2a及びドレイン領域2cの一部の上には、配線層3が形成されている。すなわち、配線層3は、ポリシリコン層2の上から絶縁基板1上にわたって形成されている。この配線層3のうち、ソース領域2aに対応した形成されているものが、ソース線109である。また、配線層3のうち、ドレイン領域2cに対応して形成されているものが、接続パッド10である。従って、配線層3は、ソース線109として機能するほか、TFT118、ストレージキャパシタ、及び画素電極層8間を所定の回路に構成する機能を有する。
【0032】
図4に示すように、配線層3は、下敷シリコン層3a、導電層3b、界面導電層3cの3層構造となっている。配線層3のポリシリコン層2に接する界面には、下敷シリコン層3aが形成されている。下敷シリコン層3aとしては、上述したポリシリコン層2のソース領域2a、ドレイン領域2cと同一導電型の導電性不純物を含むアモルファス若しくはマイクロクリスタルシリコンを用いることができる。すなわち、配線層3は少なくとも下敷シリコン層3aとその上に形成される導電層3b及び界面導電層3cからなり、ソース領域2a及びドレイン領域2cに接する下敷シリコン層3aは、導電性不純物を含むシリコン膜である。また、下敷シリコン層3aの上に形成される導電層3b、界面導電層3cは金属膜からなる。
【0033】
導電層3bの材料としては、後の工程の熱処理に耐えるものが好ましく、高融点で導電性を有するものを用いることができる。例えば、導電層3bが、Ti、Cr、Zr、Ta、W、Mo、TiN、ZrN、TaN、WN、VNのうちの少なくとも一つを含んでいることが好ましい。なお、配線の抵抗が回路性能に大きく寄与するため、配線の低抵抗性が必要である場合には、配線層3の材料としては、Al又はCuを主成分とすることもできる。このとき、導電層3bの上に、界面導電層3cを形成する。界面導電層3cとしては、Ti、Cr、Zr、Ta、W、Mo、TiN、ZrN、TaN、WN、VNのうちの少なくとも一つを含んでいることが好ましい。すなわち、配線層3の後述する画素電極層8との界面は、高融点金属又は金属化合物である。
【0034】
なお、本実施の形態においては、配線層3として、下敷シリコン層3a、導電層3b、界面導電層3cの3層構造としたが、これに限定されるものではない。例えば、配線層3を高融点で導電性を有する1層の導電材料で構成することも可能である。また、下敷シリコン層3aと高融点で導電性を有する材料からなる導電層3bの2層構造としてもよい。
【0035】
また、下敷シリコン層3aを形成せず、導電層3bの材料としてCuを用いた場合、ポリシリコン層2への汚染が問題となる。この場合には、導電層3bの上側及び下側に界面導電層3cを形成することが好ましい。すなわち、導電層3bを界面導電層3cで挟み込む構造とする。すなわち、配線層3のポリシリコン層2と及び画素電極層8との界面は、それぞれTiなどの高融点金属又は金属化合物とする。
【0036】
このように、配線層3の下側にポリシリコン層2を形成しており、配線層3のポリシリコン層2との界面は、下敷シリコン層3a又は高融点金属等である。このため、ポリシリコン層2を形成する際のレーザによる熱によって、配線層3からポリシリコン層2中に金属汚染が広がるおそれがない。従って、シリコン層に形成したTFTの接続が劣化し、リーク電流増加を抑制することができる。
【0037】
ポリシリコン層2及び配線層3の上にはゲート絶縁層4が形成されている。ゲート絶縁層4は、ポリシリコン層2との界面で、電子や正孔のトラップ準位をつくらないことが重要である。ゲート絶縁層4としては、シリコン酸化膜などを用いることができる。また、ゲート絶縁層4上には、ポリシリコン層2のチャネル領域2bに対応して、ゲート電極5が形成されている。また、ゲート絶縁層4上には、配線層3の一部である接続パッド10に対応して、キャパシタ電極6が形成されている。ゲート電極5及びキャパシタ電極6は、同層で形成されている。図3に示すように、ゲート電極5はゲート線108としても用いられる。また、キャパシタ電極6は上述した対向電極111に共通電位を供給するための共通電位配線としても用いられる。ゲート電極5、キャパシタ電極6、ゲート線108をゲート電極層11とする。
【0038】
ゲート電極5とチャネル領域2bとを自己整合させるため、ゲート電極5を形成した後に、ゲート電極5をマスクとして、ソース領域2a及びドレイン領域2cを選択的イオン注入により形成することが好ましい。これにより、TFTの寄生容量を減らすことができる。なお、配線層3の下部のポリシリコン層2には、注入イオン量が少なくなるが、下敷シリコン層3aにより、配線層3とソース領域2a及びドレイン領域2cとの電気接続抵抗を下げることができる。さらに、下敷シリコン層3aは、ソース領域2a及びドレイン領域2cと同一導電型であるので、TFT118のオフ時のリーク電流が抑えられる。
【0039】
また、キャパシタ電極6を、ゲート絶縁層4を介して配線層3の一部である接続パッド10上に形成することにより、接続パッド10をキャパシタの下部電極とすることができる。すなわち、キャパシタ電極6を上部電極とし、ゲート絶縁層4をキャパシタ絶縁膜とし、接続パッド10を下部電極とするキャパシタを形成することができる。これにより、従来のように、キャパシタの下部電極のためのドーピング工程を省略することができる。なお、キャパシタ絶縁膜として、ゲート絶縁層4以外の材料を用いたり、キャパシタ絶縁膜の膜厚を変えることによって、キャパシタ容量を変更することは可能である。
【0040】
図4に示すように、ゲート電極層11上には、層間絶縁層7が形成されている。層間絶縁層7は、層間絶縁層7の下層からの水素の逸散を防止するために設けられる。層間絶縁層7の下層からの水素の逸散が生じた場合、シリコン原子のダングリングボンドが増加し、TFTの特性(閾値電圧Vth、電子移動度等)が著しく劣化してしまう。しかしながら、ゲート電極層11上に設けられた層間絶縁層7により、水素脱離によるポリシリコン層2及びポリシリコン層2とゲート絶縁層4の界面におけるシリコン原子のダングリングボンドの増加を抑えることができる。層間絶縁層7としては、少なくともシリコン窒化膜を含むことが好ましい。さらに、層間絶縁層7を形成後の熱処理により水素を拡散し、シリコン原子のダングリングボンドをさらに低減することができる。
【0041】
層間絶縁層7上には、画素電極層8が設けられている。画素電極層8は、層間絶縁層7及びゲート絶縁層4を貫くコンタクトホール9を介して、ゲート電極層11及び配線層3に電気的に接続されている。本実施の形態の場合、透過型液晶表示装置100であるため、画素電極層8としては、ITO、IZO、ITZO等の透明電極を用いる。
【0042】
なお、ボトムエミッション型の有機EL表示装置の場合、画素電極層8としては、透過型液晶表示装置と同様に、ITO、IZO、ITZO等の透明電極を用いる。また、反射型液晶表示装置の場合には、画素電極層8としてAlや、Ag等の反射電極を用いる。また、トップエミッション型の有機EL表示装置の場合には、画素電極層8としてITO、IZO、ITZOなどの透明電極と、AlやAg等の高反射材料を積層した反射電極を用いる。
【0043】
画素電極層8がゲート電極層11及び配線層3と十分な電気的接続を持つために、ゲート電極層11及び配線層3上に界面導電層を形成することが好ましい。従って、本実施の形態においては、配線層3上に界面導電層3c、ゲート電極5上に界面導電層5a、キャパシタ電極6上に界面導電層6aが形成されている。この界面導電層としては、上述したように、Ti、Cr、Zr、Ta、W、Mo、TiN、ZrN、TaN、WN、VNのうちの少なくとも1つを含んでいることが好ましい。
【0044】
ここで、図5を参照して、液晶表示装置100の製造方法について説明する。図5は、本実施の形態に係る液晶表示装置100の製造方法を説明するための製造工程図である。まず、図5(a)に示すように、絶縁基板1上にポリシリコン層2を形成する。具体的には、絶縁基板1上にプラズマCVD(PECVD:Plasma Enhanced Chemical Vapor Deposition)によりアモルファスシリコン膜を形成し、XeClエキシマレーザ光(波長:308nm)若しくはYAG2ωレーザ光(波長:532nm)を照射することにより、アモルファスシリコン膜をポリシリコン膜に転換する。このポリシリコン膜を所定の形状にフォトエッチングすることにより、ポリシリコン層2を形成する。
【0045】
そして、図5(b)に示すように、ポリシリコン層2を形成した絶縁基板1上に配線層3を形成する。具体的には、まず、PECVDにより導電性不純物を含むアモルファスシリコン膜若しくはマイクロクリスタルシリコン膜を堆積する。下敷シリコン層3aを形成する。導電性不純物の導入は、p型不純物の場合はジボラン(B2H6)を、n型の不純物の場合はホスフィン(PH3)を、シラン(SiH4)と混合しながら、PECVD処理をすることにより行う。導電性不純物の濃度は、混合するガスの濃度で決まり、ジボラン及びホスフィンは、あらかじめ水素等で希釈して使用することが好ましい。マイクロクリスタルシリコン膜は、PECVD時の水素希釈量の最適化及び水素プラズマ処理の重畳により形成する。マイクロクリスタルシリコン膜は、ICP(Inductive Coupled Plasma)CVDにより形成することもできる。また、シランの代わりに、四フッ化珪素(SiF4)を用いてもよい。
【0046】
その後、下敷シリコン層3aの上にソース配線109を含む配線層3の材料をスパッタにより堆積させる。上述したとおり、配線層3は、後工程の熱処理に耐え、画素電極層8との電気的接合性のよい材料を用いる。あるいは、上述したとおり、配線の抵抗を低減させるため、導電層3bをAl、Cu等を用い、界面導電層3cで被覆する構成としてもよい。
【0047】
このように、絶縁基板1上に、下敷シリコン層3a、導電層3b、界面導電層3cからなる配線層3の材料を堆積させた後、フォトエッチングにより、所定のパターンを形成する。配線層3は、エッチングガス及び条件の異なるドライエッチングで所定のパターンを形成することができるが、配線層3のうち、導電層3b及び界面導電層3cについてはウェットエッチングで形成することも可能である。また、下敷シリコン層3aは、下層のポリシリコン層2とのエッチングレートの差を利用して選択エッチングできるように膜質の組合せを決めることが必要である。このとき、配線層3の一部は、ポリシリコン層2の一部の上に形成される。そして、配線層3は、ポリシリコン層2の上から、絶縁基板1の上まで延在して形成される。
【0048】
その後、図5(c)に示すように、ポリシリコン層2及び配線層3を覆うようにゲート絶縁層4を形成する。ゲート絶縁層4は、TEOS(Tetra Ethyl Ortho Silicate)を含むPECVDでSiO2膜を成膜することが好ましい。そして、ゲート絶縁層4の上にゲート電極5、キャパシタ電極6及びゲート配線108を含むゲート電極層11を形成する。ゲート電極層11としては、画素電極層8との電気的接合性がよいものにする必要がある。例えば、画素電極層8がITOの場合には、ITOとの電気的接合性の容易なMo合金やAl合金を選択することができる。また、ゲート電極層11の上に、ITOとの電気的接合性のよいTiNなどの界面導電層5a、6aを形成してもよい。
【0049】
そして、ゲート電極層11を堆積後、フォトエッチングにより、ゲート電極5及びキャパシタ電極6などを所定の形状にパターニングする。エッチングは、ウェットエッチングあるいはドライエッチングで行うことができる。これにより、ゲート絶縁層4を介して、ゲート電極5とポリシリコン層2とが対向するように形成される。また、ゲート絶縁層4を介して、キャパシタ電極6と配線層3の一部である接続パッド10とが対向するように形成される。すなわち、キャパシタ電極6は、接続パッド10の一部と重畳する。
【0050】
ゲート電極5を形成した後、ゲート電極5とポリシリコン層2のチャネル領域2bを自己整合させるために、ゲート電極5をマスクとして、ソース領域2a及びドレイン領域2cを選択的にイオン注入する。これにより、ポリシリコン層2にソース領域2a及びドレイン領域2cを形成する。なお、配線層3の下部のポリシリコン層2では、注入イオン量が少なくなるが、下敷シリコン層3aにより配線層3とソース領域2a及びドレイン領域2cとの電気接続抵抗を下げることができる。
【0051】
また、ゲート絶縁層4上に、キャパシタ電極6を配線層3の一部である接続パッド10に対応して形成することにより、キャパシタ電極6を上部電極、接続パッド10を下部電極としたキャパシタを形成することができる。このとき、キャパシタ電極6を接続パッド10との間に形成されるゲート絶縁層4がキャパシタ絶縁層となる。なお、キャパシタ絶縁層として、ゲート絶縁層4以外の材料を用いてもよく、キャパシタ絶縁膜の膜厚をゲート絶縁層4の膜厚と異なるようにして、キャパシタ容量を変更することも可能である。
【0052】
次いで、図5(d)に示すように、ゲート絶縁層4、ゲート電極層11を覆うように層間絶縁層7を形成する。層間絶縁層7としては、上述したように、水素の逸散を防止する膜、つまりPECVDにより形成したシリコン窒化膜を含む膜を用いることができる。また、層間絶縁層7として、TEOSを含むPECVDで形成したシリコン酸化膜を下層とし、PECVDで形成したシリコン窒化膜を上層にした二層構造とすることが更に好ましい。
【0053】
そして、層間絶縁層7及びゲート絶縁層4の所定の位置にコンタクトホール9を形成する。これにより、接続パッド10の一部を露出させる。コンタクトホール9の形成は、ドライエッチングを用いることができる。一般に、シリコン酸化膜及びシリコン窒化膜からなる層間絶縁層7と、ポリシリコン層2のドライエッチングにおける選択性は低い。このため、従来のように、直接ポリシリコン層2上にコンタクトホールを形成した場合、ポリシリコン層2までもエッチングされてしまうこととなるエッチングの突き抜けが発生する。しかしながら、本実施の形態によれば、コンタクトホール9は、ポリシリコン層2上に直接形成されず、ポリシリコン層2に接続する配線層3上に形成される。このため、安定した形状のコンタクトホール9を得ることができる。
【0054】
その後、図5(e)に示すように、層間絶縁層7上に画素電極を含む画素電極層8を形成する。これにより、画素電極層8の画素電極は、層間絶縁層7及びゲート絶縁層4を貫くコンタクトホール9を介して、配線層3の一部である接続パッド10に電気的に接続される。また、ここでは図示していないが、画素電極層8の一部は、ゲート電極層11で絶縁基板1の端部に形成される端子等にも電気的に接続される。画素電極層8としては、上述のとおり、ITO等の透明電極を用いることができる。そして、層間絶縁層7上に堆積された画素電極材料を所定の形状にフォトエッチングして、画素電極等を形成する。
【0055】
このようにして、TFTアレイ基板103が形成される。その後、このようにして形成されたTFTアレイ基板を用いて液晶パネル101を形成し、バックライト102、ゲートドライバIC113、ソースドライバIC114等を実装して、本実施の形態に係る液晶表示装置100を得ることができる。
【0056】
このように、本発明に係る液晶表示装置の製造方法においては、ストレージキャパシタの下部電極として、配線層3の一部を用いることができる。このため、従来のように、ストレージキャパシタの下部電極用のポリシリコン層の低抵抗化のためのドーピング工程が必要ない。また、配線層3が直接ポリシリコン層2のソース領域2a及び、ドレイン領域2c上に設けられているため、ソース・ドレイン配線用のコンタクトホール形成工程が必要なくなる。このように、製造工程を省略することができ、生産性を向上させることができる。
【0057】
実施の形態2.
本発明の実施の形態2に係る表示装置について、図6を参照して説明する。図6は、本実施の形態に係る液晶表示装置100に用いられるTFTアレイ基板103の構成を示す断面図である。本実施の形態において、実施の形態1と異なる点は、画素電極層8の一部が絶縁基板1に接しており、画素電極層8が絶縁基板1に接する領域の近傍で、画素電極層8と配線層3とが接続されている点である。また、本実施の形態に係る液晶表示装置100は、配線層3を反射電極とし、画素電極層8を透明電極とする半透過型液晶表示装置に適している。このため、本実施の形態においては、半透過型の液晶表示装置100について説明する。図6において図4と同一の構成要素には同一の符号を付し、説明を省略する。また、本実施の形態においてTFTアレイ基板103以外の他の構成要素については、図1及び図2に示すものと同一の物を用いることができる。従って、ここでは、図6に示すTFTアレイ基板103の構成について説明する。
【0058】
図6に示すように、本実施の形態に用いられるTFTアレイ基板103は、絶縁基板1、ポリシリコン層2、配線層3、ゲート絶縁層4、ゲート電極5、キャパシタ電極6、層間絶縁層7、画素電極層8、接続パッド10、ゲート電極層11などを有している。絶縁基板1上には、ソース領域2a、チャネル領域2b、ドレイン領域2cを有するポリシリコン層2が形成されている。ポリシリコン層2の一部の上には、配線層3が形成されている。配線層3の一部であるソース線109は、ポリシリコン層2のソース領域2aの上から絶縁基板1にわたって形成されている。また、配線層3の一部である接続パッド10は、ポリシリコン層2のドレイン領域2cの上から絶縁基板1に延在して形成されている。なお、絶縁基板1上には、後述する画素電極層8が形成されている。また、画素電極層8は、層間絶縁層7の上及び配線層3の上にも形成される。すなわち、画素電極層8は、層間絶縁層7上から、配線層3及び絶縁基板1上にわたって形成されている。
【0059】
本実施の形態においては、配線層3は、反射特性を有する材料からなる。例えば、配線層3を構成する導電層3bをAl、Agなどとすることができる。そして、配線層3は、実施の形態1において説明したように、下敷シリコン層3a、導電層3b、界面導電層3cの3層構造とする。これにより、配線層3のうち接続パッド10の一部を反射電極として利用することができる。
【0060】
ポリシリコン層2及び配線層3の上には、ゲート絶縁層4が形成されている。また、ゲート絶縁層4は、接続パッド10の一部の上に形成される。接続パッド10上において、ゲート絶縁層4が形成されていない領域には、画素電極層8が直接形成されている。すなわち、接続パッド10と画素電極層8とは、直接接続される。このように、本実施の形態においては、画素電極層8に画像信号を伝送するための配線層3と、画素電極層8との接続面積を比較的広くすることができる。また、画素電極層8と接続パッド10とを接続するためのコンタクトホールを形成する必要がない。しかしながら、配線層3と画素電極層8との接続のためのコンタクトホールの代わりに、図6においては図示していないが、配線層3とゲート電極5との接続のために後述する層間絶縁層7にコンタクトホールを形成する必要がある。このため、図4に示す実施の形態1と同じ製造工程数で形成することができる。
【0061】
ゲート絶縁層4上には、ゲート電極5及びキャパシタ電極6を含む、ゲート電極層11が形成されている。ゲート絶縁層4上において、ゲート電極5はポリシリコン層2のチャネル領域2bに対応して形成されており、キャパシタ電極6は、配線層3の接続パッド10に対応して形成されている。従って、本実施の形態においては、配線層の一部である接続パッド10が、キャパシタの下部電極として利用することできる。このため、ストレージキャパシタの下部電極用のポリシリコン層の低抵抗化のためのドーピング工程、及び、ソース・ドレイン配線用のコンタクトホール形成工程の2つの工程を省略することができる。
【0062】
ゲート電極層11の上には、層間絶縁層7が形成されている。そして、層間絶縁層7上には、画素電極層8が形成されている。このため、上述したように、画素電極層8は、層間絶縁層7の上から接続パッド10上及び絶縁基板1上にわたって形成されている。画素電極層8としては、ITO等からなる透明導電材料を用いる。ゲート線108及びソース線109で囲まれた画素117のうち、反射電極である接続パッド10及び画素電極8aが形成された領域が反射領域117aである。また、画素117のうち、透明電極である画素電極8aが配置された領域のうち、接続パッド10が形成されている領域が透過領域117bである。
【0063】
このとき、反射電極として機能する接続パッド10上の画素電極層8をできるだけ除去することが好ましい。これにより、反射電極である接続パッド10の反射率を増大させることができ、反射モードにおける輝度を向上させることが可能となる。また、反射電極である接続パッド10上の界面導電層3cを除去することにより、反射率をさらに増大させることができる。
【0064】
実施の形態3.
本発明の実施の形態3に係る表示装置について、図7を参照して説明する。図7は、本実施の形態に係る液晶表示装置100に用いられるTFTアレイ基板103の構成を示す断面図である。本実施の形態において、実施の形態1と異なる点は、配線層3のポリシリコン層2との界面に形成される下敷シリコン層3aの代わりに界面導電層3cが設けられている点である。図7において、図4と同一の構成要素には、同一の符号を付し、説明を省略する。また、本実施の形態においてTFTアレイ基板103以外の他の構成要素については、図1及び図2に示すものと同一の物を用いることができる。従って、ここでは、図7に示すTFTアレイ基板103の構成について説明する。
【0065】
図7に示すように、本実施の形態に用いられるTFTアレイ基板103は、絶縁基板1、ポリシリコン層2、配線層3、ゲート絶縁層4、ゲート電極5、キャパシタ電極6、層間絶縁層7、画素電極層8、接続パッド10、ゲート電極層11などを有している。絶縁基板1上には、ソース領域2a、チャネル領域2b、ドレイン領域2cを有するポリシリコン層2が形成されている。ポリシリコン層2の一部の上には、配線層3が形成されている。配線層3の一部であるソース線109は、ポリシリコン層2のソース領域2aの上から絶縁基板1にわたって形成されている。また、配線層3の一部である接続パッド10は、ポリシリコン層2のドレイン領域2cの上から絶縁基板1に延在して形成されている。本実施の形態においては、配線層3のポリシリコン層2との界面には、下敷シリコン層3aを形成しない構成とする。すなわち、配線層3は、図7に示すように、導電層3bを界面導電層3cにより挟み込んだ3層構造とすることができる。
【0066】
また、ポリシリコン層2及び配線層3の上には、ゲート絶縁層4が形成されている。そして、ゲート絶縁層4上には、ゲート電極5及びキャパシタ電極6を含む、ゲート電極層11が形成されている。ゲート絶縁層4上において、ゲート電極5はポリシリコン層2のチャネル領域2bに対応して形成されており、キャパシタ電極6は、配線層3の接続パッド10に対応して形成されている。従って、本実施の形態においては、配線層の一部である接続パッド10が、キャパシタの下部電極として利用することできる。このため、ストレージキャパシタの下部電極用のポリシリコン層の低抵抗化のためのドーピング工程、及び、ソース・ドレイン配線用のコンタクトホール形成工程の2つの工程を省略することができる。なお、また、キャパシタ絶縁膜としてゲート絶縁層4以外の材料等を用いることにより、キャパシタ容量を変更することが可能である。
【0067】
実施の形態1において説明したように、ゲート電極5とチャネル領域2bとを自己整合させるために、ゲート電極5を形成した後に、ゲート電極5をマスクとして、ソース領域2a、ドレイン領域2cを選択的にイオン注入することによって形成する。このとき、ポリシリコン層2のソース領域2a、ドレイン領域2c上に形成された配線層3は、イオン注入の際の障害となる。このため、イオン注入時には、イオン注入部のゲート絶縁層4の膜厚を削減したり、配線層3の膜厚を削減する等の工夫が必要である。
【0068】
また、配線層3の導電層3b及び界面導電層3cとしては、比較的イオンストッピングパワーが低い材料を用いることが好ましい。SRIM(the Stopping and Range of Ions in Matter; James F. Ziegler)によれば、イオンエネルギー100〜200KeVにおけるイオンストッピングパワーの順位は、次のようになる。
リンイオンのイオンストッピングパワー順位;Si<Al<Ti<Zr≦Sn<Cu
ボロンイオンのストッピングパワー順位;Si<Al<Ti≦Zr<Sn<Cu
【0069】
上記のイオンストッピングパワー順位から、配線層3の導電層3bとしては、Al、界面導電層3cとしては、Ti、Zr及び導電性のTi、Zr化合物を用いることができる。あるいは、配線層3をTi、Zr及び導電性のTi、Zr化合物の単層としてもよい。ただし、配線抵抗の観点から、Alからなる導電層3bと、界面導電層3cの組合せを用いることが好ましい。
【0070】
また、n型領域形成のためのリンイオンの注入深さは、同じ注入エネルギーで比較すると、p型領域形成のボロンイオンの注入深さの約1/3である。このため、n型領域形成のためのイオン注入が難しい。このため、リンイオンを注入する場合、上述したSRIMによれは、対象領域のゲート絶縁層4の膜厚を30nm、配線層3の導電層3bのAlの膜厚を65nm、界面導電層3cのTiの膜厚を20nmとして、リンイオンをポリシリコン層2へ注入するための注入エネルギーは、100KeV以上であることが必要である。配線層3の導電層3bのAlの膜厚を160nm、界面導電層3cのTiの膜厚を200nmとした場合は、リンイオンをポリシリコン層2へ注入するための注入エネルギーは、200KeVが必要である。
【0071】
一方、ボロンイオンを注入する場合、上述したSRIMによれば、ゲート絶縁層4を30nm、配線層3の導電層3bのAl膜厚を210nm、及び、界面導電層3cのTi膜厚を20nmとして、ポリシリコン層2へのボロンイオンを注入するための注入エネルギーは、100KeV以上となり、p型領域の形成のほうがn型領域の形成と比較するとはるかに容易である。
【0072】
そして、図7に示すように、ゲート電極層11の上には、層間絶縁層7が形成されている。また、層間絶縁層7及びゲート絶縁層4の所定の位置には、コンタクトホール9が形成されている。層間絶縁層7上には、画素電極層8が設けられている。画素電極層8は、層間絶縁層7及びゲート絶縁層4を貫くコンタクトホール9を介して、ゲート電極層11及び配線層3に電気的に接続されている。また、画素電極層8は、層間絶縁層7の上から接続パッド10上及び絶縁基板1上にわたって形成されている。
【0073】
このように、配線層3のポリシリコン層2との界面に、下敷シリコン層3aを形成しなくても、配線層3、ゲート絶縁層4等の膜厚を調整することによって、適切にポリシリコン層にイオンをドープすることができる。
【0074】
実施の形態4.
本発明の実施の形態4に係る表示装置について、図8を参照して説明する。図8は、本実施の形態に係る液晶表示装置100に用いられるTFTアレイ基板103の構成を示す断面図である。本実施の形態において、実施の形態1と異なる点は、ソース領域2a上の配線層3が、チャネル領域2bに接している点である。すなわち、配線層3はチャネル領域2bの上まで設けられている。図8において、図4と同一の構成要素には、同一の符号を付し説明を省略する。また、本実施の形態においてTFTアレイ基板103以外の他の構成要素については、図1及び図2に示すものと同一の物を用いることができる。従って、ここでは、図8に示すTFTアレイ基板103の構成について説明する。
【0075】
図8に示すように、本実施の形態に用いられるTFTアレイ基板103は、絶縁基板1、ポリシリコン層2、配線層3、ゲート絶縁層4、ゲート電極5、キャパシタ電極6、層間絶縁層7、画素電極層8、接続パッド10、ゲート電極層11などを有している。絶縁基板1上には、ソース領域2a、チャネル領域2b、ドレイン領域2cを有するポリシリコン層2が形成されている。
【0076】
ポリシリコン層2の一部の上には、配線層3が形成されている。配線層3の一部であるソース線109は、ポリシリコン層2のソース領域2aの上から絶縁基板1にわたって形成されている。本実施の形態においては、ソース線109は、チャネル領域2bに接している。すなわち、ソース線109は、後述するゲート電極5の下側まで延設されている。つまり、ソース線109チャネル領域2bの上まで設けられている。なお、配線層3のポリシリコン層2との界面には、下敷シリコン層3aが形成されている。このため、配線層3の導電層3bと、チャネル領域2bとがショートすることはない。また、配線層3の一部である接続パッド10は、ポリシリコン層2のドレイン領域2cの上から絶縁基板1に延在して形成されている。
【0077】
また、ポリシリコン層2及び配線層3の上には、ゲート絶縁層4が形成されている。そして、ゲート絶縁層4上には、ゲート電極5及びキャパシタ電極6を含む、ゲート電極層11が形成されている。ゲート絶縁層4上において、ゲート電極5はポリシリコン層2のチャネル領域2bに対応して形成されており、キャパシタ電極6は、配線層3の接続パッド10に対応して形成されている。従って、本実施の形態においては、配線層の一部である接続パッド10が、キャパシタの下部電極として利用することできる。このため、ストレージキャパシタの下部電極用のポリシリコン層の低抵抗化のためのドーピング工程、及び、ソース・ドレイン配線用のコンタクトホール形成工程の2つの工程を省略することができる。なお、また、キャパシタ絶縁膜としてゲート絶縁層4以外の材料等を用いることにより、キャパシタ容量を変更することが可能である。また、本実施の形態においては、ゲート電極5は、ソース線109の上に対応する位置にも形成されている。
【0078】
このような構成とすることによって、TFT118の寄生抵抗で影響が大きいソース抵抗を低減させることができる。特に、ソース領域2a及びドレイン領域2cがチャネル領域に接する部分の導電性不純物濃度を低減するLDD(Lightly Doped Drain)構造や、GOLD(Gate Overlapped LDD)構造で、プロセス上ソース領域も同じ構造とする場合には、ソース側の抵抗増大を解消することができ、TFTの寄生抵抗を低減させることができる。
【0079】
実施の形態5.
本発明の実施の形態5に係る表示装置について、図9を参照して説明する。図9は本実施の形態に係る液晶表示装100に用いられるTFTアレイ基板103の構成を示す断面図である。本実施の形態において、実施の形態1と異なる点は、ソース領域2a上の配線層3及びドレイン領域2c上の配線層3が、チャネル領域2bに接している点である。すなわち、配線層3はチャネル領域2bの上まで設けられている。図9において、図4と同一の構成要素には、同一の符号を付し説明を省略する。また、本実施の形態においてTFTアレイ基板103以外の他の構成要素については、図1及び図2に示すものと同一の物を用いることができる。従って、ここでは、図9に示すTFTアレイ基板103の構成について説明する。
【0080】
図9に示すように、本実施の形態に用いられるTFTアレイ基板103は、絶縁基板1、ポリシリコン層2、配線層3、ゲート絶縁層4、ゲート電極5、キャパシタ電極6、層間絶縁層7、画素電極層8、接続パッド10、ゲート電極層11などを有している。絶縁基板1上には、ソース領域2a、チャネル領域2b、ドレイン領域2cを有するポリシリコン層2が形成されている。
【0081】
ポリシリコン層2の一部の上には、配線層3が形成されている。配線層3の一部であるソース線109は、ポリシリコン層2のソース領域2aの上から絶縁基板1にわたって形成されている。本実施の形態においては、ソース線109は、チャネル領域2bに接している。すなわち、ソース線109は、後述するゲート電極5の下側まで延設されている。つまり、ソース線109はチャネル領域2bの上まで設けられている。また、配線層3の一部である接続パッド10は、ポリシリコン層2のドレイン領域2cの上から絶縁基板1に延在して形成されている。接続パッド10は、チャネル領域2bに接している。すなわち、接続パッド10は、後述するゲート電極5の下側まで延設されている。つまり、接続パッド10はチャネル領域2bの上まで設けられている。なお、配線層3のポリシリコン層2との界面には、下敷シリコン層3aが形成されている。このため、配線層3の導電層3bと、チャネル領域2bとがショートすることはない。
【0082】
また、ポリシリコン層2及び配線層3の上には、ゲート絶縁層4が形成されている。そして、ゲート絶縁層4上には、ゲート電極5及びキャパシタ電極6を含む、ゲート電極層11が形成されている。ゲート絶縁層4上において、ゲート電極5はポリシリコン層2のチャネル領域2bに対応して形成されており、キャパシタ電極6は、配線層3の接続パッド10に対応して形成されている。従って、本実施の形態においては、配線層の一部である接続パッド10が、キャパシタの下部電極として利用することできる。このため、ストレージキャパシタの下部電極用のポリシリコン層の低抵抗化のためのドーピング工程、及び、ソース・ドレイン配線用のコンタクトホール形成工程の2つの工程を省略することができる。なお、また、キャパシタ絶縁膜としてゲート絶縁層4以外の材料等を用いることにより、キャパシタ容量を変更することが可能である。また、本実施の形態においては、ゲート電極5は、ソース線109の上に対応する位置にも形成されている。
【0083】
このような構成とすることによって、TFT118の寄生抵抗で影響が大きいソース・ドレイン抵抗を低減させることができる。さらに、ソース領域2a及びドレイン領域2cが配線層3で覆われているため、ソース領域2a及びドレイン領域2cの形成に必要な導電性不純物のイオン注入工程を省略することができる。また、下敷シリコン層3aの不純物濃度を制御することにより、ドレイン領域2cとチャネル領域2bとの界面の電界強度を押さえて、LDDと同様な効果を得ることができる。
【0084】
実施の形態6.
本発明の実施の形態6に係る表示装置について、図10及び図11を参照して説明する。図10は、本実施の形態に係る液晶表示装置100の構成を示す平面図である。また、図11は、図10のb−b断面図である。本実施の形態においては、実施の形態1〜5と異なり、ポリシリコン層2上に直接配線層3が接続されていない。なお、図10及び図11において、図3及び図4と同一の構成要素には、同一の符号を付し説明を省略する。また、本実施の形態においてTFTアレイ基板103以外の他の構成要素については、図1及び図2に示すものと同一の物を用いることができる。従って、ここでは、図10及び図11に示すTFTアレイ基板103の構成について説明する。
【0085】
図10及び図11に示すように、TFTアレイ基板103は、絶縁基板1、ポリシリコン層2、配線層3、ゲート絶縁層4、ゲート電極5、キャパシタ電極6、層間絶縁層7、画素電極層8、コンタクトホール9、接続パッド10を有している。ここで、配線層3は、ソース線(信号線)109及び接続パッド10を含む。また、ゲート電極層11は、ゲート線(走査線)108、ゲート電極5及びキャパシタ電極6を含む。また、画素電極層8は、画素電極を含み、配線として機能する場合もある。
【0086】
絶縁基板1上には、ポリシリコン層2が形成されている。ポリシリコン層2は、ソース領域2a、チャネル領域2b、ドレイン領域2cを有する。また、絶縁基板1上には、ポリシリコン層2と独立して形成された配線層3が形成されている。すなわち、配線層3は、ポリシリコン層2と相互接触しないように形成されている。つまり、配線層3は、ポリシリコン層2から離間して形成されている。配線層3は、ソース線109として機能するほか、TFT118、ストレージキャパシタ、及び画素電極層8間を所定の回路に構成する機能を有する。図11に示すように、本実施の形態においては、導電層3b、界面導電層3cの2層構造としている。絶縁基板1上には、導電層3bが形成されている。そして、導電層3b上には、画素電極層8と接する界面導電層3cが形成されている。すなわち、配線層3は、導電層3bと界面導電層3cをこの順に絶縁基板1上に形成した構成を有している。なお、上述したように、配線層3は、Ti等の高融点導電材料からなる単層であってもよく、Alなどの導電層3bを高融点導電材料の界面導電層3cにより被覆したものを用いてもよい。従って、配線層3の画素電極層8との界面は、高融点金属又は金属化合物である。
【0087】
ポリシリコン層2及び配線層3上には、ゲート絶縁層4が形成されている。また、ゲート絶縁層4上には、ポリシリコン層2のチャネル領域2bに対応して、ゲート電極5が形成されている。さらに、ゲート絶縁層4上には、配線層3の一部である接続パッド10に対応して、キャパシタ電極6が形成されている。ゲート電極5及びキャパシタ電極6は、同層で形成されている。図10に示すように、ゲート電極5はゲート線108としても用いられる。また、キャパシタ電極6は上述した対向電極111に共通電位を供給するための共通電位配線としても用いられる。ゲート電極5、キャパシタ電極6、ゲート線108をゲート電極層11とする。
【0088】
また、画素電極層8がゲート電極層11及び配線層3と十分な電気的接続を持つために、ゲート電極層11及び配線層3上に界面導電層を形成することが好ましい。従って、本実施の形態においては、配線層3上に界面導電層3c、ゲート電極5上に界面導電層5a、キャパシタ電極6上に界面導電層6aが形成されている。この界面導電層としては、上述したように、Ti、Cr、Zr、Ta、W、Mo、TiN、ZrN、TaN、WN、VNのうちの少なくとも1つを含んでいることが好ましい。
【0089】
また、キャパシタ電極6をゲート絶縁層4を介して配線層3の一部である接続パッド10の上に形成することにより、この一部の接続パッド10をキャパシタの下部電極とすることができる。すなわち、キャパシタ電極6を上部電極とし、ゲート絶縁層4をキャパシタ絶縁膜とし、接続パッド10を下部電極とするキャパシタを形成することができる。これにより、キャパシタの下部電極のためのドーピング工程を省略することができる。なお、キャパシタ絶縁膜として、ゲート絶縁層4以外の材料を用いたり、キャパシタ絶縁膜の膜厚を変えることによって、キャパシタ容量を変更することは可能である。
【0090】
図11に示すように、ゲート電極層11上には、層間絶縁層7が形成されている。層間絶縁層7は、層間絶縁層7の下層からの水素の逸散を防止するために設けられる。上述のとおり、層間絶縁層7としては、少なくともシリコン窒化膜を含む膜を用いることによって、水素脱離によるポリシリコン層2及びポリシリコン層2とゲート絶縁層4の界面におけるシリコン原子のダングリングボンドの増加を抑えることができる。また、層間絶縁層7を形成後の熱処理により水素を拡散し、シリコン原子のダングリングボンドをさらに低減することができる。層間絶縁層7の所定の位置には、コンタクトホール9が設けられている。ここで、コンタクトホール9aは画素電極層8からなる画素電極8aと接続パッド10とを接続するために設けられており、コンタクトホール9bは画素電極8aとポリシリコン層2のドレイン領域2cとを接続するために設けられている。また、コンタクトホール9cは画素電極層8からなる接続電極8bとポリシリコン層2のソース領域2aとを接続するために設けられており、コンタクトホール9dは接続電極8bと配線層3の一部であるソース配線109とを接続するために設けられている。
【0091】
層間絶縁層7上には、画素電極層8が設けられている。画素電極層8は、画素電極8aと接続電極8bとからなる。画素電極8aは、層間絶縁層7及びゲート絶縁層4を貫くコンタクトホール9a、9bを介して、接続パッド10、ドレイン領域2cにそれぞれ接続されている。また、接続電極8bは、層間絶縁層7及びゲート絶縁層4を貫くコンタクトホール9c、9dを介して、ソース領域2a、ソース配線109にそれぞれ接続されている。本実施の形態の場合、透過型液晶表示装置100であるため、画素電極層8としては、ITO、IZO、ITZO等の透明電極を用いる。なお、上述のとおり、反射型液晶表示装置、ボトムエミッション型の有機EL表示装置、トップエミッション型の有機EL表示装置の場合には、それぞれ適した画素電極層8の材料を用いる。
【0092】
画素電極層8がITO、IZO、ITZO等の金属酸化膜の場合、ポリシリコン層2のソース領域2a及びドレイン領域2cとの接続は、ポリシリコン層2の界面にシリコン酸化膜が成長し、電気的接続が難しい。従って、本実施の形態においては、画素電極層8を形成する前に、ポリシリコン層2と画素電極層8との接続部にシリサイド層2dを形成している。すなわち、ポリシリコン層2は、画素電極層8との界面にシリサイド層2dを有する。これにより、ポリシリコン層2と画素電極層8との電気的接続性を改善することができる。
【0093】
シリサイド層2dの形成のためには、比較的低温でポリシリコンとシリサイド化する金属で、かつ金属酸化膜が導電性を有することが必要である。この点を考慮し、シリサイド化させる金属としては、Co、Ni、Mo、W、Crを使用することが好ましい。特に、Coは、400℃程度の熱処理でポリシリコン層2と簡単にシリサイドを形成するため好ましい。600℃以上の高温処理が必要な場合には、ランプアニーリングRTA(Rapid Thermal Annealing)処理により、絶縁基板1の熱歪を抑えてシリサイド化することが好ましい。シリサイド化量は、電気的接続抵抗の必要に応じて調整することが可能である。
【0094】
ここで、図12を参照して、本実施の形態に係る液晶表示装置100の製造方法について説明する。図12は、本実施の形態に係る液晶表示装置100の製造工程を説明するための製造工程図である。なお、本実施の形態において、実施の形態1の製造方法における工程と同一の工程の説明については、適宜省略する。
【0095】
まず、図12(a)に示すように、絶縁基板1上に、ポリシリコン層2を形成する。上述したように、a−Si膜を形成した後、レーザアニーリングすることによって、ポリシリコン層2を形成することができる。そして、図12(b)に示すように、ポリシリコン層2を形成した絶縁基板1上に、ポリシリコン層2と相互接触しないように、配線層3を形成する。具体的には、絶縁基板1上に導電層3b及び界面導電層3cの材料をスパッタにより堆積させた後、フォトエッチングにより、所定のパターンを形成する。これにより、絶縁基板1上に配線層3がポリシリコン層2から離間して形成される。
【0096】
その後、図12(c)に示すように、ポリシリコン層2及び配線層3を覆うように、ゲート絶縁層4を形成する。ゲート絶縁層4は、上述のとおり、TEOS(Tetra Ethyl Ortho Silicate)を含むPECVDでSiO2膜を成膜することが好ましい。そして、ゲート絶縁層4の上にゲート電極5、キャパシタ電極6及びゲート配線108を含むゲート電極層11を形成する。また、ゲート電極層11の上に、ITOとの電気的接合性のよいTiNなどの界面導電層5a、6aを形成する。そして、ゲート電極層11を堆積後、フォトエッチングにより、ゲート電極5及びキャパシタ電極6などを所定の形状にパターニングする。これにより、ゲート絶縁層4を介して、ゲート電極5とポリシリコン層2とが対向するように形成される。また、ゲート絶縁層を介して、キャパシタ電極6と配線層3の一部である接続パッド10とが対向するように形成される。
【0097】
ゲート電極5を形成した後、ゲート電極5とポリシリコン層2のチャネル領域2bを自己整合させるために、ゲート電極5をマスクとして、ソース領域2a及びドレイン領域2cを選択的にイオン注入する。これにより、ポリシリコン層2にソース領域2a及びドレイン領域2cを形成する。
【0098】
また、ゲート絶縁層4上に、キャパシタ電極6を配線層3の一部である接続パッド10に対応して形成することにより、キャパシタ電極6を上部電極、接続パッド10を下部電極としたキャパシタを形成することができる。このとき、キャパシタ電極6を接続パッド10との間に形成されるゲート絶縁層4がキャパシタ絶縁層となる。なお、キャパシタ絶縁層として、ゲート絶縁層4以外の材料を用いてもよく、キャパシタ絶縁膜の膜厚をゲート絶縁層4の膜厚と異なるようにして、キャパシタ容量を変更することも可能である。
【0099】
次いで、図12(d)に示すように、ゲート絶縁層4、ゲート電極層11を覆うように層間絶縁層7を形成する。層間絶縁層7としては、上述したように、水素の逸散を防止する膜、つまりPECVDにより形成したシリコン窒化膜を含むものを用いることができる。また、層間絶縁層7として、TEOSを含むPECVDで形成したシリコン酸化膜を下層とし、PECVDで形成したシリコン窒化膜を上層にした二層構造とすることが更に好ましい。
【0100】
そして、層間絶縁層7及びゲート絶縁層4の所定の位置にコンタクトホール9を形成する。これにより、配線層3の接続パッド10及びソース配線109の一部、ポリシリコン層2のソース領域2a及びドレイン領域2cの一部を露出させる。コンタクトホール9の形成は、ドライエッチングを用いることができる。
【0101】
その後、コンタクトホール9b及び9cの底部に、シリサイド層2dを形成する。具体的には、層間絶縁層7上及びコンタクトホール9内面にシリサイド層2dを形成するための金属膜をスパッタにより堆積させる。すなわち、コンタクトホール9b及びコンタクトホール9cの底部のポリシリコン層2上に、シリサイド層2d形成用の金属膜が形成される。そして、ポリシリコン層2と金属膜の積層膜を、高温でアニールすることによりシリサイド層2dを形成することができる。例えば、Coをスパッタにより堆積させ、400℃の熱処理を行うことにより、Coとポリシリコン層2とのシリサイドを形成することができる。これにより、画素電極層8とポリシリコン層2との電気的接続性を改善することができる。なお、600℃以上の高温が必要な場合はランプアニーリング等のRTA(Rapid Thermal Annealing)処理により、ガラス基板の熱歪を抑えてシリサイド化することが好ましい。そして、熱処理を行い、ポリシリコン層2の表面にシリサイド層2dを形成した後、不要なシリサイド層形成用の金属膜をウェットエッチングで除去する。これにより、図12(e)に示すように、ポリシリコン層2のソース領域2a上に設けられたコンタクトホール9cの底部及びドレイン領域2c上に設けられたコンタクトホール9bの底部にシリサイド層2dを形成することができる。なお、層間絶縁層7上の残渣は、表面を軽くエッチオフすることが好ましい。このシリサイド化により、画素電極層8からのポリシリコン層2への汚染が防止できる。
【0102】
その後、図12(f)に示すように、層間絶縁層7上に画素電極8a及び接続電極8bを含む画素電極層8を形成する。これにより、画素電極8aは、層間絶縁層7及びゲート絶縁層4を貫くコンタクトホール9aを介して、配線層3の一部である接続パッド10に電気的に接続される。また、画素電極8aは、層間絶縁層7及びゲート絶縁層4を貫くコンタクトホール9bを介して、ポリシリコン層2のドレイン領域2cに電気的に接続される。一方、接続電極8bは、層間絶縁層7及びゲート絶縁層4を貫くコンタクトホール9cを介して、ポリシリコン層2のソース領域2aに電気的に接続される。また、接続電極8bは、層間絶縁層7及びゲート絶縁層4を貫くコンタクトホール9dを介して、配線層3の一部であるソース線109に電気的に接続される。なお、ここでは図示していないが、画素電極層8の一部は、ゲート電極層11で絶縁基板1の端部に形成される端子等にも電気的に接続される。画素電極層8としては、上述のとおり、ITO等の透明電極を用いることができる。そして、層間絶縁層7上に堆積された画素電極材料を所定の形状にフォトエッチングして、画素電極等を形成する。
【0103】
このようにして、TFTアレイ基板103が形成される。その後、このようにして形成されたTFTアレイ基板を用いて液晶パネル101を形成し、バックライト102、ゲートドライバIC113、ソースドライバIC114等を実装して、本実施の形態に係る液晶表示装置100を得ることができる。
【0104】
このように、本発明に係る液晶表示装置100の製造方法においては、ストレージキャパシタの下部電極として、配線層3の一部を用いることができる。このため、従来のように、ストレージキャパシタの下部電極用のポリシリコン層の低抵抗化のためのドーピング工程が必要ない。また、配線層3が直接絶縁基板1上に設けられているため、ソース・ドレイン配線用のコンタクトホールを画素電極層8と接続パッド10接続用のコンタクトホールの形成と同一工程で形成することができる。このように、製造工程を省略することができ、生産性を向上させることができる。
【0105】
実施の形態7.
本発明の実施の形態7に係る表示装置について図13を参照して説明する。図13は、本実施の形態に係る液晶表示装置100に用いられるTFTアレイ基板103の構成を示す断面図である。本実施の形態において、実施の形態6と異なる点は、画素電極層8の一部が絶縁基板1に接しており、画素電極層8が絶縁基板1に接する領域の近傍で、画素電極層8と配線層3とが接続されている点である。また、本実施の形態に係る液晶表示装置100は、配線層3を反射電極とし、画素電極層8を透明電極とする半透過型TFT LCDに適している。このため、本実施の形態においては、半透過型の液晶表示装置100について説明する。図13において図4と同一の構成要素には同一の符号を付し、説明を省略する。また、本実施の形態においてTFTアレイ基板103以外の他の構成要素については、図1及び図2に示すものと同一の物を用いることができる。従って、ここでは、図13に示すTFTアレイ基板103の構成について説明する。
【0106】
図13に示すように、本実施の形態に用いられるTFTアレイ基板103は、絶縁基板1、ポリシリコン層2、配線層3、ゲート絶縁層4、ゲート電極5、キャパシタ電極6、層間絶縁層7、画素電極層8、接続パッド10、ゲート電極層11などを有している。絶縁基板1上には、ソース領域2a、チャネル領域2b、ドレイン領域2cを有するポリシリコン層2が形成されている。また、絶縁基板1上には、ポリシリコン層2と相互接触しないように、配線層3が形成されている。なお、絶縁基板1上には、後述する画素電極層8が形成されている。また、画素電極層8は、層間絶縁層7の上及び配線層3の上にも形成される。すなわち、画素電極層8は、層間絶縁層7上から、配線層3及び絶縁基板1上にわたって形成されている。
【0107】
本実施の形態においては、配線層3は、反射特性を有する材料からなる。例えば、配線層3を構成する導電層3bをAl、Agなどとすることができる。そして、配線層3は、実施の形態6において説明したように、導電層3b、界面導電層3cの2層構造とする。これにより、配線層3のうち接続パッド10の一部を反射電極として利用することができる。ゲート線108及びソース線109で囲まれた画素117のうち、反射電極である接続パッド10が形成された領域が反射領域117aである。また、画素117のうち、透明電極である画素電極8aが配置された領域が透過領域117bである。
【0108】
ポリシリコン層2及び配線層3の上には、ゲート絶縁層4が形成されている。また、ゲート絶縁層4は、接続パッド10の一部の上に形成される。接続パッド10上において、ゲート絶縁層4が形成されていない領域には、画素電極層8が直接形成されている。すなわち、接続パッド10と画素電極層8とは、直接電気的に接続される。このように、本実施の形態においては、画素電極層8に画像信号を伝送するための配線層3と、画素電極層8との接続面積を比較的広くすることができる。また、画素電極層8と接続パッド10とを接続するためのコンタクトホールを形成する必要がない。しかしながら、配線層3と画素電極層8との接続のためのコンタクトホールの代わりに、図13においては図示していないが、配線層3とゲート電極5との接続のために後述する層間絶縁層7にコンタクトホールを形成する必要がある。このため、図11に示す実施の形態6と製造工程数においては、大差はない。
【0109】
ゲート絶縁層4上には、ゲート電極5及びキャパシタ電極6を含む、ゲート電極層11が形成されている。ゲート絶縁層4上において、ゲート電極5はポリシリコン層2のチャネル領域2bに対応して形成されており、キャパシタ電極6は、配線層3の接続パッド10に対応して形成されている。従って、本実施の形態においては、配線層の一部である接続パッド10が、キャパシタの下部電極として利用することできる。このため、ストレージキャパシタの下部電極用のポリシリコン層の低抵抗化のためのドーピング工程、及び、ソース・ドレイン配線用のコンタクトホール形成工程の2つの工程を省略することができる。
【0110】
ゲート電極層11の上には、層間絶縁層7が形成されている。また、層間絶縁層7の所定の位置には、コンタクトホール9が設けられている。ここで、コンタクトホール9aは画素電極層8からなる画素電極8aと接続パッド10とを接続するために設けられており、コンタクトホール9bは画素電極8aとポリシリコン層2のドレイン領域2cとを接続するために設けられている。また、コンタクトホール9cは画素電極層8からなる接続電極8bとポリシリコン層2のソース領域2aとを接続するために設けられており、コンタクトホール9dは接続電極8bと配線層3の一部であるソース配線109とを接続するために設けられている。
【0111】
そして、層間絶縁層7上には、画素電極層8が形成されている。このため、上述したように、画素電極層8は、層間絶縁層7の上から接続パッド10上及び絶縁基板1上にわたって形成されている。画素電極層8としては、ITO等からなる透明導電材料を用いる。画素電極層8は、画素電極8aと接続電極8bとからなる。画素電極8aは、層間絶縁層7及びゲート絶縁層4を貫くコンタクトホール9a、9bを介して、接続パッド10、ドレイン領域2cにそれぞれ接続されている。また、接続電極8bは、層間絶縁層7及びゲート絶縁層4を貫くコンタクトホール9c、9dを介して、ソース領域2a、ソース配線109にそれぞれ接続されている。
【0112】
また、実施の形態6において説明したとおり、画素電極層8とポリシリコン層2との接続性を改善するために、ポリシリコン層2の画素電極層8との界面にはシリサイド層2dが形成されている。なお、反射電極として機能する接続パッド10上の画素電極層8をできるだけ除去することが好ましい。これにより、反射電極である接続パッド10の反射率を増大させることができ、反射モードにおける輝度を向上させることが可能となる。また、反射電極である接続パッド10上の界面導電層3cを除去することにより、反射率をさらに増大させることができる。
【0113】
実施の形態8.
本発明の実施の形態8に係る表示装置について、図14を参照して説明する。図14は、本実施の形態に係る液晶表示装置100に用いられるTFTアレイ基板103の構成を示す断面図である。本実施の形態において、実施の形態6と異なる点は、画素電極層8の下層に界面導電層8cが形成されている点である。図14において図4と同一の構成要素には同一の符号を付し、説明を省略する。また、本実施の形態においてTFTアレイ基板103以外の他の構成要素については、図1及び図2に示すものと同一の物を用いることができる。従って、ここでは、図14に示すTFTアレイ基板103の構成について説明する。
【0114】
図14に示すように、TFTアレイ基板103は、絶縁基板1、ポリシリコン層2、配線層3、ゲート絶縁層4、ゲート電極5、キャパシタ電極6、層間絶縁層7、画素電極層8、コンタクトホール9、接続パッド10を有している。ここで、配線層3は、ソース線(信号線)109及び接続パッド10を含む。また、ゲート電極層11は、ゲート線(走査線)108、ゲート電極5及びキャパシタ電極6を含む。また、画素電極層8は、画素電極を含み、配線として機能する場合もある。
【0115】
絶縁基板1上には、ソース領域2a、チャネル領域2b、ドレイン領域2cを有するポリシリコン層2が形成されている。また、絶縁基板1上には、ポリシリコン層2と独立して形成された配線層3が形成されている。図14に示すように、本実施の形態においては、導電層3b、界面導電層3cの2層構造としている。ポリシリコン層2及び配線層3上には、ゲート絶縁層4が形成されている。また、ゲート絶縁層4上には、ポリシリコン層2のチャネル領域2bに対応して、ゲート電極5が形成されている。さらに、ゲート絶縁層4上には、配線層3の一部である接続パッド10に対応して、キャパシタ電極6が形成されている。ゲート電極5及びキャパシタ電極6は、同層のゲート電極層11で形成されている。また、画素電極層8がゲート電極層11及び配線層3と十分な電気的接続を持つために、ゲート電極5上に界面導電層5a、キャパシタ電極6上に界面導電層6aが形成されている。なお、本実施の形態においては、配線層3の上に界面導電層3aは形成しない。
【0116】
また、キャパシタ電極6をゲート絶縁層4を介して配線層3の一部である接続パッド10の上に形成することにより、この一部の接続パッド10をキャパシタの下部電極とすることができる。すなわち、キャパシタ電極6を上部電極とし、ゲート絶縁層4をキャパシタ絶縁膜とし、接続パッド10を下部電極とするキャパシタを形成することができる。これにより、キャパシタの下部電極のためのドーピング工程を省略することができる。なお、キャパシタ絶縁膜として、ゲート絶縁層4以外の材料を用いたり、キャパシタ絶縁膜の膜厚を変えることによって、キャパシタ容量を変更することは可能である。
【0117】
図14に示すように、ゲート電極層11上には、層間絶縁層7が形成されている。上述のとおり、層間絶縁層7としては、少なくともシリコン窒化膜を含むものを用いることによって、水素脱離によるポリシリコン層2及びポリシリコン層2とゲート絶縁層4の界面におけるシリコン原子のダングリングボンドの増加を抑えることができる。また、層間絶縁層7の所定の位置には、コンタクトホール9が設けられている。
【0118】
層間絶縁層7上には、画素電極層8が設けられている。画素電極層8は、画素電極8aと接続電極8bとからなる。画素電極8aは、層間絶縁層7及びゲート絶縁層4を貫くコンタクトホール9a、9bを介して、接続パッド10、ドレイン領域2cにそれぞれ接続されている。また、接続電極8bは、層間絶縁層7及びゲート絶縁層4を貫くコンタクトホール9c、9dを介して、ソース領域2a、ソース配線109にそれぞれ接続されている。
【0119】
また、画素電極層8の層間絶縁層7との界面には、界面導電層8cが形成されている。さらに、界面導電層8cは、コンタクトホール9の内面まで形成されている。すなわち、画素電極層8のポリシリコン層2との界面及び配線層3との界面にも、界面導電層8cが形成されている。これにより、画素電極層8とポリシリコン層2、配線層3及びゲート電極層11との電気的接続を容易に改善することができる。これにより、上述した実施例6よりも少ない製造工程で、容易に電気的接続を改善することができる。なお、本実施の形態の場合、画素電極層8が透明導電材料により形成されている場合には、その透明性を劣化させてしまうおそれがある。このため、トップエミッション型の有機EL等の発光表示装置や反射型の液晶表示装置などにおいて、好適に用いることができる。
【0120】
以上説明したように、ソース線109を含む配線層3をゲート絶縁層4の下部に位置させ、ソース領域2a・ドレイン領域2cを形成するポリシリコン層2と同層若しくは上部で重ねることにより、配線層3をストレージキャパシタの下部電極として利用することができる。また、配線層3をソース領域2a・ドレイン領域2cとそれぞれ直接接続することができるため、ソース・ドレイン配線用のコンタクトホール形成工程を省略することが可能となる。また、ストレージキャパシタの下部電極として配線層3を用いることができるため、従来のように、ストレージキャパシタの下部電極用ポリシリコン層の低抵抗化のためのドーピング工程が必要ない。
【0121】
このように、本発明により、従来LTPS TFT LCDに必要であった8工程のパターンニング工程を、6工程に削減することができる。また、上述した相補型MOS(CMOS)構造ではなく、a−Si TFT LCDと同様の単一チャネル構造の場合には、本発明によればa−Si TFT LCDと同数のパターニング工程数でLTPS TFTを形成することができる。従って、LTPS TFTのパターニング工程を削減した生産性を向上させることができる。
【0122】
さらに、半透過型TFT LCDにおいて、配線層を反射電極として用いることにより、反射電極を形成するための工程を省略することができる。従って、透過型LCDと同数のパターニング工程数で、反射型LCDを製造することが可能となる。
【0123】
なお、上述の実施の形態においては、SA(Self Aligned)TFTの場合について説明したが、これに限定されるものではない。例えば、LDD(Lightly Doped Drain)TFT及びGOLD(Gate-Overlapped LDD)TFTの場合も同様の効果を奏する。 また、本発明は、上述したレーザアニーリングにより形成するポリシリコンからなる従来のLTPS TFTだけでなく、他の様々な方法で形成される結晶性シリコン、例えば、マイクロクリスタルシリコンTFT用いたアクティブマトリクス表示装置においても同様の効果を奏する。さらに、本発明による構造は、LCDだけでなく、アクティブマトリクス勇気EL表示装置等の他のアクティブマトリクス表示装置にも適用可能である。
【図面の簡単な説明】
【0124】
【図1】実施の形態1に係る液晶表示装置の構成を示す平面図である。
【図2】実施の形態1に係る液晶表示装置の構成を示す断面図である。
【図3】実施の形態1に係るTFTアレイ基板の構成を示す平面図である。
【図4】図3のa−a断面図である。
【図5】実施の形態1に係る液晶表示装置の製造方法を説明するための製造工程図である。
【図6】実施の形態2に係るTFTアレイ基板の構成を示す断面図である。
【図7】実施の形態3に係るTFTアレイ基板の構成を示す断面図である。
【図8】実施の形態4に係るTFTアレイ基板の構成を示す断面図である。
【図9】実施の形態5に係るTFTアレイ基板の構成を示す断面図である。
【図10】実施の形態6に係るTFTアレイ基板の構成を示す平面図である。
【図11】図10のb−b断面図である。
【図12】実施の形態6に係る液晶表示装置の製造方法を説明するための製造工程図である。
【図13】実施の形態7に係るTFTアレイ基板の構成を示す断面図である。
【図14】実施の形態8に係るTFTアレイ基板の構成を示す断面図である。
【符号の説明】
【0125】
1 絶縁基板、2 ポリシリコン層、2a ソース領域、2b チャネル領域
2c ドレイン領域、2d シリサイド層、3 配線層、
3a 下敷シリコン層、3b 導電層、3c 界面導電層、
4 ゲート絶縁層、5 ゲート電極、5a 界面導電層、
6 キャパシタ電極、6a 界面導電層、7 層間絶縁層、8 画素電極層、
8a 画素電極、8b 接続電極、8c 界面導電層、
9 コンタクトホール、10 接続パッド、11 ゲート電極層、
100 液晶表示装置、101 液晶表示パネル、102 バックライト、
103 TFTアレイ基板、104 対向基板、105 シール材、
106 液晶、107 スペーサ、108 ゲート線、109 ソース線、
110 配向膜、111 対向電極、112 偏光板、
113 ゲートドライバIC、114 ソースドライバIC、
115 表示領域、116 周辺領域、117 画素、118 TFT、
119、120 外部配線、
【特許請求の範囲】
【請求項1】
複数の信号線と、前記複数の信号線と交差する複数の走査線と、前記信号線と前記走査線とで囲まれた領域に形成された薄膜トランジスタを有する表示装置であって、
基板上に形成され、ソース領域、ドレイン領域及びチャネル領域を有する結晶性シリコン層と、
前記信号線を含み、前記ソース領域及び前記ドレイン領域の上の少なくとも一部を被覆して形成された配線層と、
前記結晶性シリコン層及び配線層上に形成されたゲート絶縁層と、
前記ゲート絶縁層上に形成され、前記走査線と、前記チャネル領域に対応して形成されたゲート電極と、前記配線層の一部に対応して形成されたキャパシタ電極とを含むゲート電極層と、
前記ゲート電極層上に形成された層間絶縁層と、
前記層間絶縁層上に形成され、前記ゲート絶縁層及び前記層間絶縁層に設けられたコンタクトホールを介して前記ドレイン領域もしくは前記ソース領域に接続された画素電極を含む画素電極層と、
を備える表示装置。
【請求項2】
前記配線層は、少なくとも第1層と前記第1層の上に形成される第2層から構成され、
前記ソース領域及び前記ドレイン領域に接する前記第1層は導電性不純物を含むシリコン膜であり、
前記第2層は、金属膜を含む請求項1に記載の表示装置。
【請求項3】
前記ソース領域又は/及び前記ドレイン領域上に形成された前記配線層は、前記ゲート電極の下まで延在して形成されている請求項1又は2に記載の表示装置。
【請求項4】
複数の信号線と、前記複数の信号線に交差する複数の走査線と、前記信号線と前記走査線とで囲まれた領域に形成された薄膜トランジスタを有する表示装置であって、
基板上に形成され、ソース領域、ドレイン領域及びチャネル領域を有する結晶性シリコン層と、
前記結晶性シリコン層から離間して形成された前記信号線を含む前記配線層と、
前記結晶性シリコン層及び配線層上に形成されたゲート絶縁層と、
前記ゲート絶縁層上に形成され、前記走査線と、前記チャネル領域に対応して形成されたゲート電極と、前記配線層の一部に対応して形成されたキャパシタ電極とを含むゲート電極層と、
前記ゲート電極層上に形成された層間絶縁層と、
前記層間絶縁層上に形成され、前記ゲート絶縁層及び前記層間絶縁層に設けられたコンタクトホールを介して前記ドレイン領域もしくは前記ソース領域に接続された画素電極を含む画素電極層と、
を備える表示装置。
【請求項5】
前記結晶性シリコン層は、前記画素電極層との界面にCo、Ni、Mo、W、Crの少なくとも1つを含むシリサイド層を有する請求項4に記載の表示装置。
【請求項6】
前記配線層と前記画素電極層の界面は、Ti、Cr、Zr、Ta、W、Mo、TiN、ZrN、TaN、WN、VNの少なくとも1つを含む請求項1〜5のいずれか1項に記載の表示装置。
【請求項7】
前記配線層は、反射膜である請求項1〜6いずれか1項に記載の表示装置。
【請求項8】
複数の信号線と、前記複数の信号線に交差して形成された複数の走査線と、前記信号線と前記走査線とで囲まれた領域に薄膜トランジスタを有する表示装置の製造方法であって、
基板上に結晶性シリコン層を形成する工程と、
前記結晶性シリコン層の上の少なくとも一部を被覆して前記信号線を含む配線層を形成する工程と、
前記結晶性シリコン層及び前記配線層上にゲート絶縁層を形成する工程と、
前記ゲート絶縁層上にゲート電極、前記走査線及びキャパシタ電極を含むゲート電極層を形成する工程と、
前記ゲート電極層及び前記ゲート絶縁層上に層間絶縁層を形成する工程と、
前記層間絶縁層上に画素電極層を形成し、前記層間絶縁層及び前記ゲート絶縁層に設けられたコンタクトホールを介して、前記画素電極層と前記配線層とを電気的に接続する工程と、
を含む表示装置の製造方法。
【請求項9】
複数の信号線と、前記複数の信号線に交差して形成された複数の走査線と、前記信号線と前記走査線とで囲まれた領域に薄膜トランジスタを有する表示装置の製造方法であって、
基板上に結晶性シリコン層を形成する工程と、
前記結晶性シリコン層から離間して、前記信号線を含む配線層を形成する工程と、
前記結晶性シリコン層及び前記配線層上にゲート絶縁層を形成する工程と、
前記ゲート絶縁層上にゲート電極、前記走査線及びキャパシタ電極を含むゲート電極層を形成する工程と、
前記ゲート電極層及び前記ゲート絶縁層上に層間絶縁層を形成する工程と、
前記層間絶縁層上に画素電極層を形成し、前記層間絶縁層及び前記ゲート絶縁層に設けられたコンタクトホールを介して、前記画素電極と前記配線層及び前記結晶性シリコン層とを電気的に接続する工程と、
を含む表示装置の製造方法。
【請求項10】
前記コンタクトホール開孔後、金属膜を堆積する工程と、
熱処理により前記結晶性シリコン層表面に前記金属膜との金属シリサイド層を形成する工程と、
前記金属シリサイド層を残し、前記金属膜を除去する工程と、
前記金属シリサイド層を介し、前記画素電極と前記結晶性シリコン層とを電気的に接続する工程と、
を含む請求項9に記載の表示装置の製造方法。
【請求項1】
複数の信号線と、前記複数の信号線と交差する複数の走査線と、前記信号線と前記走査線とで囲まれた領域に形成された薄膜トランジスタを有する表示装置であって、
基板上に形成され、ソース領域、ドレイン領域及びチャネル領域を有する結晶性シリコン層と、
前記信号線を含み、前記ソース領域及び前記ドレイン領域の上の少なくとも一部を被覆して形成された配線層と、
前記結晶性シリコン層及び配線層上に形成されたゲート絶縁層と、
前記ゲート絶縁層上に形成され、前記走査線と、前記チャネル領域に対応して形成されたゲート電極と、前記配線層の一部に対応して形成されたキャパシタ電極とを含むゲート電極層と、
前記ゲート電極層上に形成された層間絶縁層と、
前記層間絶縁層上に形成され、前記ゲート絶縁層及び前記層間絶縁層に設けられたコンタクトホールを介して前記ドレイン領域もしくは前記ソース領域に接続された画素電極を含む画素電極層と、
を備える表示装置。
【請求項2】
前記配線層は、少なくとも第1層と前記第1層の上に形成される第2層から構成され、
前記ソース領域及び前記ドレイン領域に接する前記第1層は導電性不純物を含むシリコン膜であり、
前記第2層は、金属膜を含む請求項1に記載の表示装置。
【請求項3】
前記ソース領域又は/及び前記ドレイン領域上に形成された前記配線層は、前記ゲート電極の下まで延在して形成されている請求項1又は2に記載の表示装置。
【請求項4】
複数の信号線と、前記複数の信号線に交差する複数の走査線と、前記信号線と前記走査線とで囲まれた領域に形成された薄膜トランジスタを有する表示装置であって、
基板上に形成され、ソース領域、ドレイン領域及びチャネル領域を有する結晶性シリコン層と、
前記結晶性シリコン層から離間して形成された前記信号線を含む前記配線層と、
前記結晶性シリコン層及び配線層上に形成されたゲート絶縁層と、
前記ゲート絶縁層上に形成され、前記走査線と、前記チャネル領域に対応して形成されたゲート電極と、前記配線層の一部に対応して形成されたキャパシタ電極とを含むゲート電極層と、
前記ゲート電極層上に形成された層間絶縁層と、
前記層間絶縁層上に形成され、前記ゲート絶縁層及び前記層間絶縁層に設けられたコンタクトホールを介して前記ドレイン領域もしくは前記ソース領域に接続された画素電極を含む画素電極層と、
を備える表示装置。
【請求項5】
前記結晶性シリコン層は、前記画素電極層との界面にCo、Ni、Mo、W、Crの少なくとも1つを含むシリサイド層を有する請求項4に記載の表示装置。
【請求項6】
前記配線層と前記画素電極層の界面は、Ti、Cr、Zr、Ta、W、Mo、TiN、ZrN、TaN、WN、VNの少なくとも1つを含む請求項1〜5のいずれか1項に記載の表示装置。
【請求項7】
前記配線層は、反射膜である請求項1〜6いずれか1項に記載の表示装置。
【請求項8】
複数の信号線と、前記複数の信号線に交差して形成された複数の走査線と、前記信号線と前記走査線とで囲まれた領域に薄膜トランジスタを有する表示装置の製造方法であって、
基板上に結晶性シリコン層を形成する工程と、
前記結晶性シリコン層の上の少なくとも一部を被覆して前記信号線を含む配線層を形成する工程と、
前記結晶性シリコン層及び前記配線層上にゲート絶縁層を形成する工程と、
前記ゲート絶縁層上にゲート電極、前記走査線及びキャパシタ電極を含むゲート電極層を形成する工程と、
前記ゲート電極層及び前記ゲート絶縁層上に層間絶縁層を形成する工程と、
前記層間絶縁層上に画素電極層を形成し、前記層間絶縁層及び前記ゲート絶縁層に設けられたコンタクトホールを介して、前記画素電極層と前記配線層とを電気的に接続する工程と、
を含む表示装置の製造方法。
【請求項9】
複数の信号線と、前記複数の信号線に交差して形成された複数の走査線と、前記信号線と前記走査線とで囲まれた領域に薄膜トランジスタを有する表示装置の製造方法であって、
基板上に結晶性シリコン層を形成する工程と、
前記結晶性シリコン層から離間して、前記信号線を含む配線層を形成する工程と、
前記結晶性シリコン層及び前記配線層上にゲート絶縁層を形成する工程と、
前記ゲート絶縁層上にゲート電極、前記走査線及びキャパシタ電極を含むゲート電極層を形成する工程と、
前記ゲート電極層及び前記ゲート絶縁層上に層間絶縁層を形成する工程と、
前記層間絶縁層上に画素電極層を形成し、前記層間絶縁層及び前記ゲート絶縁層に設けられたコンタクトホールを介して、前記画素電極と前記配線層及び前記結晶性シリコン層とを電気的に接続する工程と、
を含む表示装置の製造方法。
【請求項10】
前記コンタクトホール開孔後、金属膜を堆積する工程と、
熱処理により前記結晶性シリコン層表面に前記金属膜との金属シリサイド層を形成する工程と、
前記金属シリサイド層を残し、前記金属膜を除去する工程と、
前記金属シリサイド層を介し、前記画素電極と前記結晶性シリコン層とを電気的に接続する工程と、
を含む請求項9に記載の表示装置の製造方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【公開番号】特開2008−41865(P2008−41865A)
【公開日】平成20年2月21日(2008.2.21)
【国際特許分類】
【出願番号】特願2006−213024(P2006−213024)
【出願日】平成18年8月4日(2006.8.4)
【出願人】(000006013)三菱電機株式会社 (33,312)
【Fターム(参考)】
【公開日】平成20年2月21日(2008.2.21)
【国際特許分類】
【出願日】平成18年8月4日(2006.8.4)
【出願人】(000006013)三菱電機株式会社 (33,312)
【Fターム(参考)】
[ Back to top ]