説明

Fターム[5F110NN26]の内容

薄膜トランジスタ (412,022) | その他の構成要素 (47,691) | 保護膜(パッシベーション膜) (34,477) | 材料 (15,721) | BSG (113)

Fターム[5F110NN26]に分類される特許

41 - 60 / 113


【課題】SOI基板における容量結合を減少した集積回路を提供する。
【解決手段】底部半導体層と同じ導電型のドーパントを含む第1のドープされた半導体領域18及び反対導電型のドーパントを含む第2のドープされた半導体領域28がSOI基板の埋め込み絶縁層20の直下に形成される。第1のドープされた半導体領域18及び第2のドープされた半導体領域28は、共にグランド電位に接続されるか、又は底部半導体層への少数キャリアの順方向バイアス注入に基づく過剰な電流を生じるには不十分は電圧、即ち、0.6V乃至0.8Vを越えない電位差を保って底部半導体層に対して順方向バイアスされる。上部半導体の半導体装置内の電気信号により誘起される電荷層内の電荷は第1及び第2のドープされた半導体領域に接続されている電気的コンタクトを介して引き出され、これにより半導体装置内の高調波信号を減少させる。 (もっと読む)


【課題】反射型液晶装置等の電気光学装置において、高品質な画像を表示する。
【解決手段】電気光学装置は、単結晶シリコンからなる素子基板10と、素子基板上に設けられた複数の反射型の画素電極9と、画素電極毎に設けられており、素子基板上に絶縁膜12を介して配置されると共に多結晶シリコンからなる第1半導体層1aを有する第1トランジスタ30とを備え、これにより、チャネル領域に蓄積されるキャリアのライフタイムを短くすることができる。特に光の照射によって生じ易い、キャリアのライフタイムが長いことに起因するオフリーク電流の発生を低減或いは防止できる。 (もっと読む)


【課題】柱状半導体層が微細化されて高集積化されても、コンタクト抵抗の増加を抑制する構造の半導体装置を提供する。
【解決手段】半導体装置は、基板(半導体基板1)と、半導体基板1上に設けられた、半導体柱状部(柱状半導体層3)と、の天面に接するように設けられた、柱状半導体層3と同径以下のコンタクト柱状部(コンタクト層7)と、この天面に設けられた凹部をと備えるものである。 (もっと読む)


【課題】窒化珪素膜でCu配線を挟み込むことによりCuによりTFTが汚染されるのを防ぐ。
【解決手段】結晶性半導体膜と、結晶性半導体膜上のゲート絶縁膜とゲート絶縁膜上のゲート電極と、結晶性半導体膜及びゲート電極上の第1の層間絶縁膜と、第1の層間絶縁膜に設けられた第1のコンタクト部を介して結晶性半導体膜に電気的に接続される第1の配線と、第1の層間絶縁膜及び第1の配線上の、第1の配線の一部を露出させた第2のコンタクト部が設けられた第1の窒化珪素膜及び第1の窒化珪素膜上の第2の層間絶縁膜と、第2のコンタクト部により露出させた第1の配線上に設けられたCuの拡散を防ぐバリア層と、第2のコンタクト部に設けられたバリア層上のCuでなる第2の配線と、第2の配線を被覆して設けられた第2の窒化珪素膜とを有する。 (もっと読む)


【課題】LDD構造を有するトランジスタにおけるリーク電流をより有効に低減できると共に比較的容易に製造可能な電気光学装置を提供する。
【解決手段】TFT30は、チャネル領域1a’、データ線側ソースドレイン領域1d及び画素電極側ソースドレイン領域1e、並びにデータ線側LDD領域1b及び画素電極側LDD領域1cを有する半導体膜1aと、ゲート電極3aとを含み、データ線側LDD領域1b及び画素電極側LDD領域1cのうち少なくとも一方は、少なくとも部分的に、チャネル領域1a’よりも幅広に形成される。 (もっと読む)


【課題】TFTの従来構造をそのまま生かした構造で同一基板内に不揮発性メモリを形成することができ、よりコンパクトな信頼性の高いものを得る構造を提供する。
【解決手段】本発明の電気光学装置は、画素部と、不揮発性メモリ110AのTFTの半導体層10が同一層に形成され、不揮発性メモリ110Aは、ゲート絶縁膜20を介して半導体層10上に設けられたゲート電極30を覆うように形成されたフローティングゲート絶縁膜21と、フローティングゲート絶縁膜21を介してゲート電極30と一部重なるように配置されたフローティングゲート電極31と、フローティングゲート電極31を覆うように形成されたトンネル絶縁膜22と、トンネル絶縁膜22を介してゲート電極30及びフローティングゲート電極31と一部重なるように配置されたソース電極32とを有するメモリセルを備えている。 (もっと読む)


【課題】液晶等の電気光学装置において、簡易な構成で、トランジスタにおける効果的な遮光を実現する。
【解決手段】電気光学装置は、基板(10)と、データ線(6a)及び走査線(11a)と、画素毎に設けられた画素電極(9a)と、チャネル領域(1a’)、データ線側ソースドレイン領域(1d)、画素電極側ソースドレイン領域(1e)、第1の接合領域(1b)、第2の接合領域(1c)、及び容量下部電極(1f)を有する半導体層(1a)と、容量絶縁膜(75)と、チャネル領域及び容量下部電極を除くと共に第1及び第2の接合領域を含む部分を覆うように設けられた部分絶縁膜(202)と、容量絶縁膜を介して、容量下部電極と蓄積容量を構築する容量上部電極(72)と、チャネル領域にゲート絶縁膜(2)を介して対向するゲート電極(3a)とを備える。 (もっと読む)


【課題】 サブリソグラフィック幅を有する応力誘起ライナによる異方性応力の生成。
【解決手段】 直線端部を有する突出構造体を基板(8)上に形成する。突出構造体は電界効果トランジスタのゲートラインとすることができる。応力誘起ライナを基板(8)上に堆積させる。少なくとも2つの不混和性のポリマブロック成分を含む非感光性自己組織化ブロックコポリマ層を応力誘起ライナ(50)の上に堆積させ、アニールして不混和性成分を相分離させる。ポリマレジストを現像して少なくとも2つのポリマブロック成分のうちの少なくとも1つを除去し、突出構造体の直線端部(41)により入れ子になったラインのパターンを形成する。直線型のナノスケール・ストライプが、自己配列及び自己組織化のポリマレジスト内に形成される。応力誘起層は、サブリソグラフィック幅を有する直線型応力誘起ストライプにパターン化される。直線型応力誘起ストライプ(50)は主にそれらの縦方向に沿った一軸性応力をもたらし、下層の半導体デバイスに異方性応力を加える。 (もっと読む)


【課題】電気光学装置において、画素スイッチング用のTFTに対する遮光性を高めつつ、開口率を向上させる。
【解決手段】電気光学装置は、基板(10)と、走査線(11)及びデータ線(6a)と、画素電極(9a)と、チャネル領域(1a’)、データ線側ソースドレイン領域(1d)、画素電極側ソースドレイン領域(1e)、第1の接合領域(1b)及び第2の接合領域(1c)を有する半導体層(1a)と、半導体層における少なくとも第2の接合領域の一部を含む所定領域の側壁上に設けられた絶縁膜からなるサイドウォール(61)と、走査線に電気的に接続され、チャネル領域にゲート絶縁膜(2)を介して対向するように配置されると共に、所定領域及びサイドウォールを覆うように設けられたゲート電極(3a)とを備える。 (もっと読む)


【課題】不揮発性メモリと画素TFTが同一基板上に併設されており、かつ高信頼性とされた液晶装置を提供する。
【解決手段】本発明の電気光学装置は、画素部と、これを駆動させる駆動回路と、不揮発性メモリと、を備えた電気光学装置である。画素部及び前記駆動回路の少なくとも一方におけるスイッチング素子は、不揮発性メモリとともに基板10A上に形成されている。スイッチング素子のゲート絶縁膜は、第1絶縁膜35と第2絶縁膜36と第3絶縁膜38との積層構造からなっており、不揮発性メモリは、第2絶縁膜36を介して半導体層33上に設けられたフローティングゲート電極37と、第3絶縁膜38を介してフローティングゲート電極37上に設けられたコントロールゲート電極39Aと、を有するメモリセル110aを備えている。 (もっと読む)


【課題】電気光学装置において、積層構造の単純化を図り、しかも高品質な表示を可能とする。
【解決手段】電気光学装置は、基板(10)上に、走査線(11)と、走査線の上層側に設けられ、走査線と交差するデータ線(6a)と、データ線の上層側に、データ線及び走査線の交差に対応して設けられた画素電極(9a)と、画素電極の下層側に、画素電極に容量絶縁膜(75)を介して対向するように設けられた容量電極(71)と、走査線の上層側且つデータ線の下層側に設けられ、データ線に電気的に接続されたデータ線側ソースドレイン領域(1d)、画素電極に電気的に接続された画素電極側ソースドレイン領域(1e)、及び走査線と同一層からなると共に走査線に電気的に接続された第1ゲート電極(3a)にゲート絶縁膜を介して対向するように配置されたチャネル領域(1a’)を有する半導体層(1a)とを備える。 (もっと読む)


【課題】電気光学装置において、積層構造の単純化を図り、しかも高品質な表示を可能とする。
【解決手段】電気光学装置は、基板(10)上に、走査線(11)と、走査線の上層側に設けられ、走査線と交差するデータ線(6a)と、データ線の上層側に、データ線及び走査線の交差に対応して設けられた画素電極(9a)と、画素電極の下層側に、画素電極に容量絶縁膜(75)を介して対向するように設けられた容量電極(71)と、走査線の上層側且つデータ線の下層側に設けられ、データ線に電気的に接続されたデータ線側ソースドレイン領域(1d)、画素電極に電気的に接続された画素電極側ソースドレイン領域(1e)、及びデータ線と同一層からなると共に走査線に電気的に接続されたゲート電極(3a)にゲート絶縁膜を介して対向するように配置されたチャネル領域(1a’)を有する半導体層(1a)とを備える。 (もっと読む)


【課題】液晶装置等の電気光学装置において、電蝕の発生を防止すると共に発熱を抑制する。
【解決手段】電気光学装置は、基板(10)上に、複数の画素電極(9a)と、画素電極の下地として配置された絶縁膜(43)と、絶縁膜に開孔されたコンタクトホール(85)を介して画素電極に電気的に接続された第1導電膜(93)とを備える。更に、画素電極より下層側且つ絶縁膜より上層側に、基板上で平面的に見て、コンタクトホールに重なるように島状に形成された第2導電膜(410)とを備える。 (もっと読む)


【課題】微細加工技術に依拠するのみでなく、半導体集積回路の高性能化を図ることを目的とする。また、半導体集積回路の低消費電力化を図ることを目的とする。
【解決手段】第1導電型のMISFETと第2導電型のMISFETとで単結晶半導体層の結晶面及び/又は結晶軸が異なる半導体装置を提供する。当該結晶面及び/又は結晶軸は、それぞれのMISFETにおいてチャネル長方向に走行するキャリアの移動度が高くなるように配設される。このような構成とすることで、MISFETのチャネルを流れるキャリアにとって移動度が高くなり、半導体集積回路の動作の高速化を図ることができる。また、低電圧で駆動することが可能となり、低消費電力化を図ることができる。 (もっと読む)


【課題】大面積基板に、高性能な半導体素子、及び集積回路を高スループットで生産性よく作製することを目的とする。
【解決手段】単結晶半導体基板(ボンドウエハー)より単結晶半導体膜を転置する際、単結晶半導体基板を選択的にエッチング(溝加工ともいう)し、作製する半導体素子の大きさに複数に分割された複数の単結晶半導体層を、異種基板(ベース基板)に転置する。従って、ベース基板には、複数の島状の単結晶半導体層(SOI層)を形成することができる。 (もっと読む)


【課題】コンタクト抵抗の低減を図る。
【解決手段】基板上に、導電層402と、透明電極9aと、前記導電層と透明電極との間に形成される層間絶縁膜44と、前記導電層と前記透明電極とをコンタクト部において電気的に接続するために前記層間絶縁膜に開孔されたコンタクトホール89と、少なくとも前記コンタクト部において、前記導電層と前記透明電極との間に設けられる酸化チタン膜17と、を具備したことを特徴とする。 (もっと読む)


【課題】膜厚を厚くすることなく、電気リークのない高品質なシリコン酸化膜をポリシリコン膜に形成することができる電気光学装置の製造方法を提供する。
【解決手段】スイッチング素子としてのTFT30を構成する半導体層1aとして島状に形成されたポリシリコン膜に、抵抗加熱式のヒータを熱源とする枚葉式の半導体製造装置を用い、ポリシリコン膜の表面に酸化反応時に発生する膜応力を解放する温度条件で加熱を行ってシリコン酸化膜からなるゲート絶縁膜2を形成する。これにより、膜厚を厚くすることなく、電気リークのない高品質なゲート絶縁膜2(シリコン酸化膜)を半導体層1a(ポリシリコン膜)の表面に形成することができる。すなわち、酸化反応時の膜応力の集中を熱エネルギーによって解放することにより、ポリシリコン膜のコーナ部を丸め処理することができ、ポリシリコン膜の表面に突起が発生することを防止できる。
(もっと読む)


【課題】フローティングゲートを画素信号電荷の蓄積に用いると共に、TFTがオフ時のリーク電流を無くすことが可能なTFT構造を提供し、また、このようなTFT素子を用いることによりコントラスト等の画像特性の向上、及び消費電力の低減を図ることが可能な電気光学装置及び電子機器を提供する。
【解決手段】電気光学装置は、基板上に、半導体層と、該半導体層上に第1の絶縁膜を介して設けられたフローティングゲートと、該フローティングゲート上に第2の絶縁膜を介して設けられたゲート電極とを含んで構成された薄膜トランジスタと、前記薄膜トランジスタのフローティングゲートに電気的に接続される画素電極とを備える。 (もっと読む)


【課題】液晶装置等の電気光学装置において、配線の断線や容量耐圧の低下などの不具合を低減する。
【解決手段】電気光学装置は、基板(10)上に、複数の画素電極(9a)と、複数の画素電極に電気的に接続された第1導電膜(1a)と、第1導電膜の上層側に配置された第1絶縁膜(41)と、第1絶縁膜の上側表面に形成された本体部(71a)及びこの本体部から第1絶縁膜に開孔されたコンタクトホール(83)の内表面に延設された延設部(71b)を有し、第1導電膜にコンタクトホールを介して電気的に接続された第2導電膜(71)とを備える。更に、延設部上に且つコンタクトホールの内部を埋めるように形成されると共に、基板上で平面的に見て、本体部に少なくとも部分的に重ならないように形成された第2絶縁膜(610)を備える。 (もっと読む)


【課題】グローバル段差の生じる領域や回路配置等に依存しないフォトマスクによって、グローバル段差を平坦化するためのレジストパターンを露光、形成することが可能な電気光学装置の製造方法を提供すること。
【解決手段】次の工程を含む製造方法によって電気光学装置を製造する。まず、基板10上に形成された画素回路素子層7a、周辺回路素子層7bの表面に第3層間絶縁膜43を形成する(a)。次に、第3層間絶縁膜43の表面を研磨し(b)、レジスト65を形成する(c)。次に、レジスト65の表面の段差dの2倍より小さな焦点深度を有する露光系を用いて、レジスト65の段差のうち上段に相当する高さに焦点を合わせてレジスト65にパターンを露光する(d)。続いて、パターンを現像して除去し、当該パターンの形成されたレジスト65をマスクに用いて第3層間絶縁膜43をエッチングする。その後、レジスト65を剥離する。 (もっと読む)


41 - 60 / 113