電気光学装置の製造方法
【課題】グローバル段差の生じる領域や回路配置等に依存しないフォトマスクによって、グローバル段差を平坦化するためのレジストパターンを露光、形成することが可能な電気光学装置の製造方法を提供すること。
【解決手段】次の工程を含む製造方法によって電気光学装置を製造する。まず、基板１０上に形成された画素回路素子層７ａ、周辺回路素子層７ｂの表面に第３層間絶縁膜４３を形成する（ａ）。次に、第３層間絶縁膜４３の表面を研磨し（ｂ）、レジスト６５を形成する（ｃ）。次に、レジスト６５の表面の段差ｄの２倍より小さな焦点深度を有する露光系を用いて、レジスト６５の段差のうち上段に相当する高さに焦点を合わせてレジスト６５にパターンを露光する（ｄ）。続いて、パターンを現像して除去し、当該パターンの形成されたレジスト６５をマスクに用いて第３層間絶縁膜４３をエッチングする。その後、レジスト６５を剥離する。
【解決手段】次の工程を含む製造方法によって電気光学装置を製造する。まず、基板１０上に形成された画素回路素子層７ａ、周辺回路素子層７ｂの表面に第３層間絶縁膜４３を形成する（ａ）。次に、第３層間絶縁膜４３の表面を研磨し（ｂ）、レジスト６５を形成する（ｃ）。次に、レジスト６５の表面の段差ｄの２倍より小さな焦点深度を有する露光系を用いて、レジスト６５の段差のうち上段に相当する高さに焦点を合わせてレジスト６５にパターンを露光する（ｄ）。続いて、パターンを現像して除去し、当該パターンの形成されたレジスト６５をマスクに用いて第３層間絶縁膜４３をエッチングする。その後、レジスト６５を剥離する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路素子層が形成された基板を有する電気光学装置の製造方法に関する。
【背景技術】
【０００２】
上記電気光学装置の一つに、回路素子層を有する素子基板と、これに対向配置された対向基板とを備え、素子基板と対向基板との間に液晶が封入された構成を有する液晶装置がある。一般に、上記回路素子層は、ＴＦＴ（Thin Film Transistor）素子や各種配線等を備えた層であり、例えば液晶装置の画素領域に形成された画素回路素子層と、画素領域の周辺に形成された周辺回路素子層とを含む。
【０００３】
ところで、上記回路素子層に絶縁膜を積層した場合、これをＣＭＰ（Chemical Mechanical Polishing）等によって研磨して平坦化しようとすると、画素回路素子層と周辺回路素子層との素子密度の違い等に起因して、絶縁膜の表面にグローバル段差と呼ばれる段差が残ることがある。具体的には、素子密度が高い周辺回路素子層の形成領域において絶縁膜が厚く残り、画素回路素子層の形成領域における絶縁膜との間で段差が生ずることがある。この段差を平坦化させる手段として、特許文献１には、絶縁膜上にレジストパターンを形成した後に絶縁膜の一部をエッチングする方法が記載されている。
【０００４】
【特許文献１】特開平１１−６７７６７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、こうした方法を実施するためには、グローバル段差が生じる領域を予め調査し、それに合わせてレジストを露光するためのフォトマスクを作成しなければならないという問題点がある。特に、機種の違いに応じて基板上の回路配置が異なってくる場合には、さらに機種ごとに上記フォトマスクを作成しなければならない。
【０００６】
本発明は、以上の問題点に鑑みてなされたものであり、本発明の奏する効果の一つにより、グローバル段差の生じる領域や回路配置等に依存しないフォトマスクによって、グローバル段差を平坦化するためのレジストパターンを露光、形成することが可能となる。
【課題を解決するための手段】
【０００７】
本発明の電気光学装置の製造方法は、回路素子層が形成された基板を有する電気光学装置の製造方法であって、前記回路素子層上に、絶縁膜を形成する工程と、前記絶縁膜の表面を研磨する工程と、前記絶縁膜上にレジストを塗布する工程と、前記レジストが有する段差のうち下段に焦点が合わないように上段に相当する高さに焦点を合わせて前記レジストに所定パターンを露光する工程と、前記レジストの前記所定パターンを現像する工程と、前記所定パターンの形成された前記レジストをマスクに用いて前記絶縁膜をエッチングする工程と、前記レジストを剥離する工程とを有することを特徴とする。
【０００８】
このような方法によれば、レジストに所定パターンを露光する工程においては、レジストの上段、すなわち絶縁膜のグローバル段差の上段に相当するレジストの領域にのみ露光によりパターンが転写される。このとき、レジストの下段、すなわち絶縁膜のグローバル段差の下段に相当するレジストの領域には焦点が合わず、露光によるパターンの転写が行われない。こうして得られたレジストパターンをマスクに絶縁膜をエッチングすることで、絶縁膜のうちグローバル段差の上段に相当する部位（例えば膜厚の大きい部位）のみがエッチングされ、薄膜化される。したがって、研磨後の絶縁膜がグローバル段差等の段差を有していても、当該段差を平坦化することができる。また、露光によるパターンの転写領域は、露光に用いるフォトマスク（レチクル）のマスクパターンによって選択するのではなく、露光系の焦点深度を狭めてレジストの上段にのみ焦点を当てて結像させることによって自動的に選択される。このため、上記フォトマスクの作成においては回路配置やグローバル段差の分布傾向等を考慮する必要がなく、例えば全面に一様なマスクパターンが形成されたものでよい。よって、製造する電気光学装置の機種ごとに異なるフォトマスクを用意する必要がなく、電気光学装置の製造工程を簡略化することができ、ひいては製造コストを低減することができる。
【０００９】
なお、前記回路素子層は、画素領域における画素回路素子層と、前記画素領域の周辺に配置された周辺回路領域における周辺回路素子層とを含んでいてもよい。このような場合には、画素回路素子層と周辺回路素子層との素子密度の違いに起因して、研磨後の絶縁膜がグローバル段差を有することがあるが、上記製造方法によれば当該段差を解消することができる。
【００１０】
上記電気光学装置の製造方法において、前記所定パターンを露光する工程は、前記レジストの段差の、厚みの２倍より小さな焦点深度を有する露光系を用いて行ってもよい。このような方法によれば、レジストに所定パターンを露光する工程において、レジストの上段にのみ焦点を合わせ、レジストの下段には焦点が合わないようにすることができる。この結果、レジストの上段にのみ露光によりパターンを転写することができる。
【００１１】
上記電気光学装置の製造方法において、前記所定パターンを露光する工程は、前記レジストに、複数の円形のパターンを露光する工程を含んでいてもよい。このようにすれば、絶縁膜をより平坦な状態にエッチングすることができる。また、露光系の焦点深度を容易に制御することができる。
【００１２】
上記電気光学装置の製造方法において、前記円形のパターンは、直径が前記段差の高さ以下であり、前記直径と略等しい間隔をおいて形成されていることが好ましい。このようにすれば、露光系の焦点深度を、レジストの表面の厚さ方向についての段差の２倍より容易に小さくすることができる。
【００１３】
上記電気光学装置の製造方法において、前記所定パターンを露光する工程は、前記レジストに、複数のスリット状のパターンをステッパーにより露光する工程を含んでいてもよい。このようにすれば、絶縁膜をより平坦な状態にエッチングすることができる。また、露光系の焦点深度を容易に制御することができる。
【発明を実施するための最良の形態】
【００１４】
以下、図面を参照し、本発明の実施形態について説明する。なお、以下に示す各図においては、各構成要素を図面上で認識され得る程度の大きさとするため、各構成要素の寸法や比率を実際のものとは適宜に異ならせてある。
【００１５】
（Ａ．電気光学装置）
図１は、本発明の電気光学装置としての液晶装置１００を示す図であり、（ａ）は平面図、（ｂ）は（ａ）中のＨ−Ｈ’線の位置で切断して示す断面図である。
【００１６】
液晶装置１００は、石英やガラス等の基板１０を含む素子基板１０ａと、石英やガラス等の基板２０を含む対向基板２０ａとを備えている。素子基板１０ａと対向基板２０ａとは、枠状のシール材５２を介して互いに対向した状態で貼り合わされており、このシール材５２によって区画された領域に液晶５０が封入されている。この領域は、表示に寄与する画素と、当該画素を構成する画素回路とが形成される領域であり、以下では画素回路領域８ａとも呼ぶ。
【００１７】
シール材５２の外側の領域には、データ線駆動回路１０１及び外部接続端子１０２が素子基板１０ａの一辺に沿って形成されており、この一辺に隣接する２辺に沿って走査線駆動回路１０４が形成されている。データ線駆動回路１０１、走査線駆動回路１０４は、基板１０上に形成された素子によって構成されている。以下ではこれらの回路の形成領域を周辺回路領域８ｂとも呼ぶ。対向基板２０ａの角部においては、素子基板１０ａと対向基板２０ａとの間で電気的な導通を取るための上下導通材１０６が配設されている。
【００１８】
上記素子基板１０ａは、一般に素子基板１０ａを複数含むような大きさの円盤状のウェハから製造される。図２は、素子基板１０ａの基体となるウェハ１０Ａを示す平面図である。ウェハ１０Ａ内には、複数の素子基板１０ａに対応する構成要素が形成されている。ウェハ１０Ａに対向基板２０ａを貼り合わせ、ウェハ１０Ａをブレイクすることによって液晶装置１００が製造される。
【００１９】
図３は、上記液晶装置１００の画素構造を詳細に示す断面図である。以下では、画素回路領域８ａ及び周辺回路領域８ｂにおける液晶装置１００の構成について、図３を参照して詳述する。
【００２０】
まず、画素回路領域８ａにおける構成について説明する。素子基板１０ａの画素回路領域８ａには、各種の構成要素が積層構造をなして配置されている。この積層構造は、下から順に、走査線１１ａを含む第１層、ＴＦＴ素子３０等を含む第２層、蓄積容量７０を含む第３層、データ線６ａ等を含む第４層、シールド層７３等を含む第５層、画素電極９ａ及び配向膜１６等を含む第６層からなる。また、第１層と第２層との間には下地絶縁膜１２が、第２層と第３層との間には第１層間絶縁膜４１が、第３層と第４層との間には第２層間絶縁膜４２が、第４層と第５層との間には第３層間絶縁膜４３が、第５層と第６層との間には第４層間絶縁膜４４が、それぞれ設けられており、前述の各層間が短絡することを防止している。また、これら各種の絶縁膜１２，４１，４２，４３，４４には、上記各層の構成要素間を電気的に接続するためのコンタクトホールも設けられている。以下では、これらの各要素について、下層から順に説明を行う。
【００２１】
第１層には、例えば、Ｔｉ（チタン）、Ｃｒ（クロム）、Ｗ（タングステン）、Ｔａ（タンタル）、Ｍｏ（モリブデン）等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの、あるいは導電性ポリシリコン等からなる走査線１１ａが設けられている。一つの走査線１１ａは、複数の画素のＴＦＴ素子３０に電気的に接続されており、これらのＴＦＴ素子３０のＯＮ／ＯＦＦを一斉に制御する機能を有する。また、走査線１１ａは、画素電極９ａが形成されない領域を略埋めるように形成されており、ＴＦＴ素子３０に下側から入射しようとする光を遮る機能をも有している。これにより、ＴＦＴ素子３０の半導体層における光リーク電流の発生を抑制することができ、フリッカ等のない高品質な画像表示が可能となる。
【００２２】
第２層には、ゲート電極３ａを含むＴＦＴ素子３０が設けられている。ＴＦＴ素子３０は、ＬＤＤ（Lightly Doped Drain）構造を有している。ＴＦＴ素子３０は、上述したゲート電極３ａ、ゲート電極３ａからの電界によりチャネルが形成される半導体層のチャネル領域１ａ、半導体層における高濃度ソース領域１ｂ、高濃度ドレイン領域１ｃ等を備えている。これらの構成要素は、例えばポリシリコン膜からなる。また、ＴＦＴ素子３０は、ゲート電極３ａと半導体層とを絶縁するゲート絶縁膜として機能する絶縁膜２も備えている。
【００２３】
そして、この第２層には、上述のゲート電極３ａと同一膜として中継電極７９が形成されている。中継電極７９とゲート電極３ａとは同一膜として形成されているから、後者が例えば導電性ポリシリコン膜等からなる場合においては、前者もまた、導電性ポリシリコン膜等からなる。
【００２４】
上記走査線１１ａの上、かつ、ＴＦＴ素子３０の下には、例えばシリコン酸化膜等からなる下地絶縁膜１２が設けられている。この下地絶縁膜１２には、平面的にみて半導体層の両脇にコンタクトホールが設けられている。このコンタクトホールの部位には、走査線１１ａとゲート電極３ａとを電気的に接続する側壁部３ｂが形成されている。この側壁部３ｂは、ＴＦＴ素子３０の半導体層に側方から入射する光を遮ることができる。
【００２５】
第３層には、蓄積容量７０が設けられている。蓄積容量７０は、ＴＦＴ素子３０の高濃度ドレイン領域１ｃ及び画素電極９ａに電気的に接続された画素電位側容量電極としての下部電極７１と、固定電位側容量電極としての容量電極７２とが、図示しない誘電体膜を挟んで対向配置された構成を有している。より詳細には、下部電極７１は、例えば導電性のポリシリコン膜からなり画素電位側容量電極として機能する。ただし、下部電極７１は、金属又は合金を含む単一層膜又は多層膜から構成してもよい。また、この下部電極７１は、画素電位側容量電極としての機能のほか、画素電極９ａとＴＦＴ素子３０の高濃度ドレイン領域１ｃとを中継接続する機能をもつ。この中継接続は、後述するように、前記中継電極７９を介して行われている。容量電極７２は、蓄積容量７０の固定電位側容量電極として機能する。容量電極７２は、これを固定電位とするために、固定電位とされたシールド層７３と電気的に接続されている。
【００２６】
蓄積容量７０に含まれる誘電体膜は、例えば膜厚５〜２００ｎｍ程度の比較的薄いＨＴＯ（High Temperature Oxide）膜、ＬＴＯ（Low Temperature Oxide）膜等の酸化シリコン膜、あるいは窒化シリコン膜等から構成される。蓄積容量７０を増大させる観点からは、膜の信頼性が十分に得られる限りにおいて、誘電体膜は薄いほどよい。本実施形態では、この誘電体膜は、酸化シリコン膜を下層とし、窒化シリコン膜を上層とする２層構造を有する。
【００２７】
上記ＴＦＴ素子３０ないしゲート電極３ａ及び中継電極７９の上、かつ、蓄積容量７０の下には、例えば、ＮＳＧ（ノンシリケートガラス）、ＰＳＧ（リンシリケートガラス）、ＢＳＧ（ボロンシリケートガラス）、ＢＰＳＧ（ボロンリンシリケートガラス）等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等、あるいは好ましくはＮＳＧからなる第１層間絶縁膜４１が形成されている。そして、この第１層間絶縁膜４１には、ＴＦＴ素子３０の高濃度ドレイン領域１ｃと蓄積容量７０を構成する下部電極７１とを電気的に接続するためのコンタクトホール、及び上記下部電極７１と中継電極７９とを電気的に接続するためのコンタクトホールが開孔されている。
【００２８】
また、第１層間絶縁膜４１の上、すなわち上記第３層と後述する第４層との間には、例えば酸化シリコン膜等からなる第２層間絶縁膜４２が形成されている。この第２層間絶縁膜４２には、後述するシールド層用中継層６１と蓄積容量７０の上部電極たる容量電極７２とを電気的に接続するためのコンタクトホールが開孔されている。また、第２層間絶縁膜４２及び第１層間絶縁膜４１を貫通して、ＴＦＴ素子３０の高濃度ソース領域１ｂとデータ線６ａとを電気的に接続するためのコンタクトホール、及び後述する第２中継電極６２と中継電極７９とを電気的に接続するためのコンタクトホールが形成されている。
【００２９】
第４層には、データ線６ａが設けられている。このデータ線６ａは、平面的には、走査線１１ａと直交する方向にストライプ状に形成されている。データ線６ａは、例えば、チタンと窒化チタンとがこの順に積層された複合チタン層、アルミニウム層、窒化チタン層をこの順に積層することによって形成される。データ線６ａは、上記したコンタクトホールを介してＴＦＴ素子３０の高濃度ソース領域１ｂに電気的に接続されている。また第４層には、データ線６ａと同一膜として、シールド層用中継層６１及び第２中継電極６２が形成されている。
【００３０】
画素回路領域８ａの構成要素のうち、上記第１層から第４層までの構成要素をまとめて、以下では「画素回路素子層７ａ」とも呼ぶ。画素回路素子層７ａは、本発明における回路素子層に対応する。
【００３１】
第５層には、シールド層７３が形成されている。このシールド層７３は、平面的には例えばデータ線６ａ及び走査線１１ａを覆うような格子状の領域に形成される。シールド層７３は、定電位源と電気的に接続されることで、固定電位とされている。なお、定電位源としては、データ線駆動回路１０１に供給される正電源や負電源の定電位源でもよいし、対向基板２０ａの対向電極２１に供給される定電位源でも構わない。このようなシールド層７３の存在によれば、データ線６ａ及び画素電極９ａ間に生じる容量カップリングの影響を排除することが可能となる。シールド層７３は格子状に形成されていることから、走査線１１ａが延在する部分についても無用な容量カップリングが生じないように、これを抑制することが可能となっている。
【００３２】
また、第５層には、このようなシールド層７３と同一膜として、中継層としての第３中継電極７４が形成されている。この第３中継電極７４は、第２中継電極６２及び画素電極９ａ間の電気的接続を中継する機能を有する。なお、これらシールド層７３及び第３中継電極７４間は、平面形状的に連続して形成されているのではなく、両者間はパターニング上分断されるように形成されている。
【００３３】
上述のシールド層７３及び第３中継電極７４は、アルミニウムからなる下層と、窒化チタンからなる上層の２層構造を有している。また、第３中継電極７４の下層は、第２中継電極６２と電気的に接続され、上層は、画素電極９ａと接続されている。シールド層７３及び第３中継電極７４は、光反射性能に比較的優れたアルミニウムを含み、かつ、光吸収性能に比較的優れた窒化チタンを含むことから、遮光層として機能し得る。このような遮光機能は、上述した容量電極７２及びデータ線６ａについても同様にいえる。これらシールド層７３、第３中継電極７４、容量電極７２及びデータ線６ａが、素子基板１０ａ上に構築される積層構造の一部をなしつつ、ＴＦＴ素子３０に対する上側からの光入射を遮る上側遮光膜として機能する。
【００３４】
データ線６ａの上、かつ、シールド層７３の下には、酸化シリコン膜等からなる第３層間絶縁膜４３が形成されている。第３層間絶縁膜４３の表面は、形成時には第４層以下の構成要素の形状に起因する凹凸を有しているが、その後のＣＭＰ等によって研磨され、平坦化されている。第３層間絶縁膜４３には、シールド層７３とシールド層用中継層６１とを電気的に接続するためのコンタクトホール、及び第３中継電極７４と第２中継電極６２とを電気的に接続するためのコンタクトホールが開孔されている。第３層間絶縁膜４３は、本発明における絶縁膜に対応する。
【００３５】
第６層には、ＩＴＯ（Indium Tin Oxide）等からなる透光性を有する画素電極９ａがマトリクス状に形成され、画素電極９ａ上には配向膜１６が積層されている。そして、この画素電極９ａの下には、酸化シリコン膜等からなる第４層間絶縁膜４４が形成されている。第４層間絶縁膜４４も、ＣＭＰ等によって研磨され、平坦化されている。この第４層間絶縁膜４４には、画素電極９ａ及び第３中継電極７４間を電気的に接続するためのコンタクトホールが開孔されている。
【００３６】
一方、対向基板２０ａは、基板２０と、基板２０上に形成された対向電極２１、ポリイミド系の配向膜２２を有している。対向電極２１は、ＩＴＯ等の透明導電性膜からなる。配向膜１６，２２は、液晶５０に含まれる液晶分子に所定のプレティルト角を付与するように、所定方向にラビング処理されている。
【００３７】
続いて、周辺回路領域８ｂにおける構成について説明する。素子基板１０ａの周辺回路領域８ｂも、画素回路領域８ａと同様に、第１層から第６層までの層構造と、これらの各層間に形成された下地絶縁膜１２、第１層間絶縁膜４１、第２層間絶縁膜４２、第３層間絶縁膜４３、第４層間絶縁膜４４とから構成されている。画素回路領域８ａと同様に、第３層間絶縁膜４３の表面は、形成時には第４層以下の構成要素の形状に起因する凹凸を有しているが、その後のＣＭＰ等によって研磨され、平坦化されている。その他、上記各構成要素の材料や特徴等は、画素回路領域８ａと共通するため説明は省略する。
【００３８】
周辺回路領域８ｂにおける回路素子は、第２層に設けられたＴＦＴ素子３０と、各種配線等から構成される。図３においては、ＴＦＴ素子３０の高濃度ソース領域１ｂには、第４層に形成された配線６３が電気的に接続され、高濃度ドレイン領域１ｃには、第４層に形成された配線６４が形成されている。また配線６４はさらに第５層に形成された配線７５に電気的に接続されている。上記ＴＦＴ素子３０及び各種配線の間は、適宜絶縁膜に設けられたコンタクトホールを介して電気的に接続されている。ただし、これらは例示であり、周辺回路領域８ｂにおける配線は、必要に応じて第１層から第６層までのいずれに形成してもよく、また適宜中継層等も設けられる。こうしたＴＦＴ素子３０、各種配線等を含む各種素子から、周辺回路領域８ｂにおける回路が構成される。
【００３９】
ここで、周辺回路領域８ｂの構成要素のうち、上記第１層から第４層までの構成要素をまとめて、以下では「周辺回路素子層７ｂ」とも呼ぶ。周辺回路素子層７ｂは、画素回路素子層７ａと同様、本発明における回路素子層に対応する。
【００４０】
上述した画素回路領域８ａにおいては、画素電極９ａが形成された領域には、透過光を遮るＴＦＴ素子３０やこれに電気的に接続される各種配線、中継層等は形成されない。一方、周辺回路領域８ｂにはこうした領域がなく、各種素子が高密度に配置される。したがって、周辺回路領域８ｂにおける構成要素は、画素回路領域８ａにおける構成要素より高密度に形成されることとなる。
【００４１】
以上に説明した構成を有する液晶装置１００は、次のように動作する。すなわち、まず、画素電極９ａと対向電極２１との間に駆動電圧が印加されると、液晶５０の層には電界が生じる。ここで、駆動電圧は、周辺回路領域８ｂに形成されたデータ線駆動回路１０１及び走査線駆動回路１０４や、画素回路領域８ａに形成されたＴＦＴ素子３０をはじめとする各種素子等の機能によって印加される。液晶５０は、上記電界に従って配向方向を変える。液晶装置１００は、この液晶５０の配向方向に応じた偏光変換機能と、液晶装置１００の外部に配置される図示しない偏光板の偏光選択機能とに基づいて表示を行う装置である。
【００４２】
（Ｂ．電気光学装置の製造方法）
続いて、電気光学装置としての液晶装置１００の製造方法について、図４から図８を用いて説明する。このうち図４は、本実施形態の液晶装置１００の製造方法を示すフローチャートである。また、図５、図６は、液晶装置１００の製造工程における断面図である。以下、図４のフローチャートに沿って説明する。
【００４３】
工程Ｓ１では、基板１０上に、上述した画素回路素子層７ａ、周辺回路素子層７ｂを形成する。この工程は、常圧又は減圧ＣＶＤ法、スピンコート法、フォトリソグラフィー法等の各種の成膜技術を用いて行われ、また、図２に示すウェハ１０Ａの状態の基板１０に対して行われる。この結果、画素回路領域８ａには画素回路素子層７ａが、また周辺回路領域８ｂには、画素回路素子層７ａより素子密度の高い周辺回路素子層７ｂが、それぞれ形成される（図５（ａ））。なお、図５、図６では、画素回路素子層７ａ、周辺回路素子層７ｂにおける詳細な構成要素の描写は省略されている。
【００４４】
次に、工程Ｓ２では、画素回路素子層７ａ、周辺回路素子層７ｂに重ねて第３層間絶縁膜４３が形成される（図５（ａ））。この工程は、例えば常圧又は減圧ＣＶＤ法等により、シリケートガラス膜、窒化シリコン膜、酸化シリコン膜等を形成することによって行われる。第３層間絶縁膜４３は、画素回路素子層７ａ、周辺回路素子層７ｂの表層の形状を反映して、凹凸を有した状態で形成される。
【００４５】
次に、工程Ｓ３では、第３層間絶縁膜４３の表面を研磨する（図５（ｂ））。より詳しくは、ＣＭＰ等によって基板１０上に形成された第３層間絶縁膜４３の表面全体を研磨する。この結果、第３層間絶縁膜４３の表面の細かな凹凸が除去されて平坦化される。ただし、画素回路素子層７ａと周辺回路素子層７ｂとの素子密度の違い等に起因して、第３層間絶縁膜４３の表面にはグローバル段差と呼ばれる段差が残る。具体的には、素子密度が高い周辺回路領域８ｂにおいて第３層間絶縁膜４３が厚く残り、画素回路領域８ａにおける第３層間絶縁膜４３との間で段差が生ずる。すなわち、第３層間絶縁膜４３には、周辺回路領域８ｂを上段とし、画素回路領域８ａを下段とするグローバル段差が生ずる。本実施形態の製造方法によれば、工程Ｓ４以降を実施することによってこのグローバル段差を平坦化することができる。
【００４６】
工程Ｓ４では、第３層間絶縁膜４３上に感光性のレジスト６５を形成する（図５（ｃ））。レジスト６５は、ポジ型、ネガ型のいずれでもよいが、本実施形態ではポジ型のレジスト６５を用いている。レジスト６５は、第３層間絶縁膜４３のグローバル段差を反映して、段差を有した状態で形成される。すなわち、周辺回路領域８ｂでは、画素回路領域８ａより相対的にレジスト６５の表面位置が高くなっている。以下では、このような周辺回路領域８ｂに形成されたレジスト６５の表面位置を「上段」と、また、画素回路領域８ａに形成された、相対的に表面位置の低いレジスト６５の表面位置を「下段」と呼ぶことがある。また、以下ではレジスト６５の表面の上段と下段との間の距離、すなわちレジスト６５の表面の段差の厚さ方向に沿った高さをｄ（以下では、単に「レジスト６５の表面の段差ｄ」とも呼ぶ）とする。本実施形態では、ｄは約０．５μｍである。ここで、レジスト６５の表面の段差ｄは、本発明における「レジストの段差の厚み」に相当する。
【００４７】
続く工程Ｓ５では、レジスト６５を露光・現像する。より詳しくは、まずレジスト６５にフォトマスク（レチクル）８０を介してステッパーにより光を照射（露光）することにより、フォトマスク８０に形成されたマスクパターンを縮小転写する（図５（ｄ））。
【００４８】
図７は、上記フォトマスク８０の形状を示す平面図である。フォトマスク８０には、複数の円形のマスクパターン８１が形成されており、このマスクパターン８１の位置において光が透過する。したがって、レジスト６５には、円形のマスクパターン８１と相似形のパターンが多数縮小転写される。なお、本明細書では、フォトマスク８０上に形成されたパターンを「マスクパターン」と呼び、露光によりレジスト６５上に転写されたパターンを単に「パターン」と呼ぶ。マスクパターン８１の大きさは、レジスト６５上に縮小転写されたときのパターンの直径がレジスト６５の表面の段差ｄと略一致するように設計されている。また、各マスクパターン８１は、その直径と略等しい間隔をおいてマトリクス状に形成されている。すなわち、マスクパターン８１の直径を通る行及び列に沿って、マスクパターン８１に相当する透光部と、それ以外の遮光部との配列ピッチは１：１となっている。フォトマスク８０は、ウェハ１０Ａ（図２）の全体に対してこのような円形のマスクパターン８１と相似形のパターンを均等に転写可能なものであり、画素回路領域８ａや周辺回路領域８ｂの配置に対応したマスクパターンは特に設けられていない。
【００４９】
上記フォトマスク８０と、集光レンズ、及び露光機を有するステッパーは、本発明における露光系に対応する。このような露光系は、露光機の機能、レジスト６５の種類及びその成膜プロセス、フォトマスク８０のマスクパターン８１の大きさ及び配置ピッチ等を最適化することで、レジスト６５の表面の段差ｄの２倍より小さな焦点深度を有するように調整することができる。
【００５０】
図８は、本明細書における焦点深度について説明するための図である。図の横軸は、露光系に置かれたレジスト６５の位置の、露光系の理論上の焦点位置からのずれを示し、縦軸は、その位置に置かれたレジスト６５に転写されるパターンの寸法を示す。曲線９０、９１は、それぞれマスクパターンの異なるフォトマスクを用いたときの転写結果に対応する。曲線９０は、本実施形態の露光系に対応し、上記フォトマスク８０を用いた場合の転写結果である。曲線９１は、これより大きなマスクパターンを有するフォトマスクを用いた場合の転写結果に対応する。
【００５１】
横軸の原点は、露光系において理論上焦点の合う位置である。今、曲線９０に着目すると、この位置においては、レジスト６５上にはパターンが最も大きな寸法で転写されることが分かる。そして、レジスト６５がその焦点位置から遠ざかる方向に変位すると（図の横軸のプラス方向）、焦点がずれるにともなって転写されるパターンの大きさは徐々に減少していき、０．５μｍ変位すると転写されなくなる。同様に、レジスト６５がその焦点位置から近付く方向に変位しても（図の横軸のマイナス方向）、転写されるパターンの大きさは徐々に減少していき、０．５μｍ変位すると転写されなくなる。図の横軸において、パターンの転写される範囲を焦点深度という。換言すれば、レジスト６５の表面が、理論上の焦点位置から焦点深度の１／２だけずれるとパターンが転写されなくなる。曲線９０は、本実施形態の露光系に対応する。したがって、本実施形態の露光系の焦点深度９０ｄは１μｍである。これは、レジスト６５の表面の段差ｄの２倍に相当する。
【００５２】
なお、フォトマスク８０より大きなマスクパターンを有するフォトマスクに対応する曲線９１については、各位置で転写されるパターンが曲線９０より大きく、また焦点深度９１ｄも焦点深度９０ｄより大きくなっている。このように、焦点深度はマスクパターンの大きさに依存し、これ以外に、露光機の機能、レジスト６５の種類及びその成膜プロセス、マスクパターンのピッチ等にも依存する。
【００５３】
図４に戻り、上記工程Ｓ５では、レジスト６５の上段（すなわち周辺回路領域８ｂにおけるレジスト６５の表面）に焦点を合わせて露光が行われる。これにより、周辺回路領域８ｂにおけるレジスト６５には露光によりパターンが転写される。一方、上述したように本実施形態の露光系の焦点深度は１μｍであり、レジスト６５の表面の段差ｄは０．５μｍであるので、レジスト６５の下段（すなわち画素回路領域８ａにおけるレジスト６５の表面）では、焦点が焦点深度の半分だけずれていることとなる。よって、画素回路領域８ａにおけるレジスト６５にはパターンが転写されない。この結果、工程Ｓ５では、レジスト６５が有する段差のうち下段に焦点が合わないように上段に相当する高さに焦点を合わせてレジスト６５に所定パターンを露光することができる。つまり、レジスト６５の上段に対応する部位、すなわちグローバル段差の上段に対応する部位にのみ、露光によりパターンが転写され、露光された部分６５ａが変質する（図５（ｄ））。その後、現像を行い、レジスト６５のうち露光された部分６５ａを除去する。こうして、レジスト６５の一部にパターンが形成される。
【００５４】
次に、工程Ｓ６では、パターンの形成されたレジスト６５をマスクに用いて第３層間絶縁膜４３をエッチングする。この工程は、例えばフッ化水素又はバッファードフッ酸等をエッチング液に用いたウェットエッチングによって行うことができる。これにより、図６（ａ）に示すように、露光・現像によりレジスト６５に形成された開口部の近傍から、第３層間絶縁膜４３が浸食され、薄膜化される。ここで、レジスト６５の開口部は周辺回路領域８ｂにのみ設けられているので、第３層間絶縁膜４３のうち、グローバル段差の上段に相当する部位のみを薄膜化することができる。本工程におけるエッチングは、第３層間絶縁膜４３を平面方向にもエッチングするため、等方性エッチングとすることが好ましい。そして、エッチングを続けることにより、最終的に図６（ｂ）に示すように、周辺回路領域８ｂの第３層間絶縁膜４３が薄膜化され、画素回路領域８ａの第３層間絶縁膜４３と表面の高さが一致するようになる。すなわち、第３層間絶縁膜４３に残ったグローバル段差を解消し、平坦化することができる。
【００５５】
続く工程Ｓ７では、レジスト６５を剥離する（図６（ｃ））。これにより、基板１０上には、グローバル段差のない平坦な面を有する第３層間絶縁膜４３が露出する。
【００５６】
その後、工程Ｓ８から工程Ｓ１０により、素子基板１０ａを完成させる。すなわち、工程Ｓ８において第３層間絶縁膜４３上にシールド層７３等を含む第５層を形成する。次に、工程Ｓ９において第５層の上に第４層間絶縁膜４４を形成し、その表面をＣＭＰ等により研磨して平坦化する。このときには、第４層間絶縁膜４４の下層のグローバル段差が解消しているため、第４層間絶縁膜４４にはグローバル段差は生じない。そして、工程Ｓ１０では、第４層間絶縁膜４４上に画素電極９ａ等を含む第６層を形成する。
【００５７】
続く工程Ｓ１１では、素子基板１０ａに対向基板２０ａを貼り合わせ、素子基板１０ａと対向基板２０ａとの間に液晶５０を封入する。この工程は、ウェハ１０Ａに形成された多数の素子基板１０ａに単品に対応する対向基板２０ａをシール材５２を介して貼り合わせ、その後液晶５０を注入して行われる。あるいは、素子基板１０ａが多数形成されたウェハ１０Ａに液晶５０を滴下した後に、対向基板２０ａが多数形成された同様のウェハを貼り合わせることによって行ってもよい。このように液晶５０を必要量だけ滴下した後に対向基板２０ａを貼り合わせる手法は、ＯＤＦ（One Drop Fill）と呼ばれる。
【００５８】
最後に、工程Ｓ１２では、ウェハ１０Ａをブレイクして単一の液晶装置１００に対応する部分を切り出し、ＦＰＣ（Flexible Printed Circuit）等の外部回路やフレーム等を実装する。
【００５９】
以上の工程を経て液晶装置１００が完成する。このような製造方法によれば、研磨後の第３層間絶縁膜４３の一部が厚く残りグローバル段差が生じたとしても、厚く残った部位を選択的にエッチングして薄膜化することができ、ひいてはグローバル段差を解消することができる。また、上記製造方法によれば、第３層間絶縁膜４３のエッチングに用いるレジストマスクも容易に形成することができる。すなわち、レジスト６５に対し露光によりパターンを転写する領域は、フォトマスク（レチクル）８０のマスクパターンによって選択するのではなく、露光系の焦点深度を狭めてレジスト６５の上段にのみ焦点を当てて結像させることによって自動的に選択される。このため、フォトマスク８０の作成においては回路配置やグローバル段差の分布傾向等を考慮する必要がなく、全面に一様なマスクパターンが形成されたものでよい。よって、製造する液晶装置１００の機種ごとに異なるフォトマスク８０を用意する必要もなく、液晶装置１００の製造工程を簡略化することができ、ひいては製造コストを低減することができる。
【００６０】
以上、本発明の実施形態について説明したが、上記実施形態に対しては、本発明の趣旨から逸脱しない範囲で様々な変形を加えることができる。変形例としては、例えば以下のようなものが考えられる。
【００６１】
（変形例１）
上記実施形態は、第３層間絶縁膜４３をエッチングしてグローバル段差を解消するものであるが、これに限定する趣旨ではない。本発明の実施に際しては、回路素子層上に形成された絶縁膜に対してエッチングを行う構成であれば足り、上記絶縁膜としては、例えば第５層と第６層との間の第４層間絶縁膜４４を選択することもできる。
【００６２】
この場合は、基板１０上に画素回路素子層７ａ、周辺回路素子層７ｂ、第３層間絶縁膜４３、第５層を形成し、その後第４層間絶縁膜４４を形成してＣＭＰ等により平坦化する。このとき、第４層間絶縁膜４４にはグローバル段差が残存する。ここで、上記実施形態の工程Ｓ４から工程Ｓ７に相当する工程（すなわちレジスト６５の形成、露光・現像、第４層間絶縁膜４４のエッチング、レジスト６５剥離）を行うことで、第４層間絶縁膜４４のグローバル段差を解消することができる。その後、上記実施形態の工程Ｓ１０（第６層形成）以降を行うことで、液晶装置１００を製造することができる。
【００６３】
（変形例２）
上記実施形態では、露光系の焦点深度を、レジスト６５の表面の段差ｄの約２倍であるとしたが、段差ｄの２倍より小さくてもよい。そのための方法の一つとして、フォトマスク８０のマスクパターン８１の直径を、段差ｄより小さくすることが挙げられる。その他、露光機の機能、レジスト６５の種類及びその成膜プロセス、マスクパターン８１のピッチ等を調整することでも焦点深度を小さくすることができる。このようにすれば、レジスト６５のうち露光時にパターンが結像される厚さ方向の範囲を狭めることができるため、レジスト６５の下段にパターンが転写されることを確実に防止することができる。
【００６４】
（変形例３）
上記実施形態は、円形のマスクパターン８１を有するフォトマスク８０を用いて露光を行うものであるが、これに限定する趣旨ではなく、レジスト６５の表面の段差ｄの２倍より小さな焦点深度を実現可能なものであれば様々なマスクパターンを有するフォトマスクを使用することができる。図９は、本変形例に係るフォトマスクの形状の一例を示す平面図である。この図に示されたフォトマスク８０ａには、複数の等間隔のスリット状のマスクパターン８１ａが縦横に設けられている。すなわち、フォトマスク８０ａは、格子状の透光部と、マトリクス状に並んだ正方形の遮光部とから構成されている。このようなフォトマスク８０ａを用いても、レジスト６５の上段にのみ選択的にパターンを転写することができる。
【図面の簡単な説明】
【００６５】
【図１】電気光学装置としての液晶装置を示し、（ａ）は平面図、（ｂ）は断面図。
【図２】素子基板の基体となるウェハを示す平面図。
【図３】液晶装置の画素構造を詳細に示す断面図。
【図４】液晶装置の製造方法を示すフローチャート。
【図５】（ａ）から（ｄ）は、液晶装置の製造工程における断面図。
【図６】（ａ）から（ｃ）は、液晶装置の製造工程における断面図。
【図７】フォトマスクの形状を示す平面図。
【図８】本明細書における焦点深度について説明するための図。
【図９】本発明の変形例に係るフォトマスクの形状を示す平面図。
【符号の説明】
【００６６】
７ａ…画素回路素子層、７ｂ…周辺回路素子層、８ａ…画素回路領域、８ｂ…周辺回路領域、１０，２０…基板、１０Ａ…ウェハ、１０ａ…素子基板、２０ａ…対向基板、３０…ＴＦＴ素子、４１…第１層間絶縁膜、４２…第２層間絶縁膜、４３…第３層間絶縁膜、４４…第４層間絶縁膜、５０…液晶、５２…シール材、６５…レジスト、８０，８０ａ…フォトマスク（レチクル）、８１，８１ａ…マスクパターン、９０ｄ，９１ｄ…焦点深度、１００…電気光学装置としての液晶装置、１０１…データ線駆動回路、１０４…走査線駆動回路。
【技術分野】
【０００１】
本発明は、回路素子層が形成された基板を有する電気光学装置の製造方法に関する。
【背景技術】
【０００２】
上記電気光学装置の一つに、回路素子層を有する素子基板と、これに対向配置された対向基板とを備え、素子基板と対向基板との間に液晶が封入された構成を有する液晶装置がある。一般に、上記回路素子層は、ＴＦＴ（Thin Film Transistor）素子や各種配線等を備えた層であり、例えば液晶装置の画素領域に形成された画素回路素子層と、画素領域の周辺に形成された周辺回路素子層とを含む。
【０００３】
ところで、上記回路素子層に絶縁膜を積層した場合、これをＣＭＰ（Chemical Mechanical Polishing）等によって研磨して平坦化しようとすると、画素回路素子層と周辺回路素子層との素子密度の違い等に起因して、絶縁膜の表面にグローバル段差と呼ばれる段差が残ることがある。具体的には、素子密度が高い周辺回路素子層の形成領域において絶縁膜が厚く残り、画素回路素子層の形成領域における絶縁膜との間で段差が生ずることがある。この段差を平坦化させる手段として、特許文献１には、絶縁膜上にレジストパターンを形成した後に絶縁膜の一部をエッチングする方法が記載されている。
【０００４】
【特許文献１】特開平１１−６７７６７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、こうした方法を実施するためには、グローバル段差が生じる領域を予め調査し、それに合わせてレジストを露光するためのフォトマスクを作成しなければならないという問題点がある。特に、機種の違いに応じて基板上の回路配置が異なってくる場合には、さらに機種ごとに上記フォトマスクを作成しなければならない。
【０００６】
本発明は、以上の問題点に鑑みてなされたものであり、本発明の奏する効果の一つにより、グローバル段差の生じる領域や回路配置等に依存しないフォトマスクによって、グローバル段差を平坦化するためのレジストパターンを露光、形成することが可能となる。
【課題を解決するための手段】
【０００７】
本発明の電気光学装置の製造方法は、回路素子層が形成された基板を有する電気光学装置の製造方法であって、前記回路素子層上に、絶縁膜を形成する工程と、前記絶縁膜の表面を研磨する工程と、前記絶縁膜上にレジストを塗布する工程と、前記レジストが有する段差のうち下段に焦点が合わないように上段に相当する高さに焦点を合わせて前記レジストに所定パターンを露光する工程と、前記レジストの前記所定パターンを現像する工程と、前記所定パターンの形成された前記レジストをマスクに用いて前記絶縁膜をエッチングする工程と、前記レジストを剥離する工程とを有することを特徴とする。
【０００８】
このような方法によれば、レジストに所定パターンを露光する工程においては、レジストの上段、すなわち絶縁膜のグローバル段差の上段に相当するレジストの領域にのみ露光によりパターンが転写される。このとき、レジストの下段、すなわち絶縁膜のグローバル段差の下段に相当するレジストの領域には焦点が合わず、露光によるパターンの転写が行われない。こうして得られたレジストパターンをマスクに絶縁膜をエッチングすることで、絶縁膜のうちグローバル段差の上段に相当する部位（例えば膜厚の大きい部位）のみがエッチングされ、薄膜化される。したがって、研磨後の絶縁膜がグローバル段差等の段差を有していても、当該段差を平坦化することができる。また、露光によるパターンの転写領域は、露光に用いるフォトマスク（レチクル）のマスクパターンによって選択するのではなく、露光系の焦点深度を狭めてレジストの上段にのみ焦点を当てて結像させることによって自動的に選択される。このため、上記フォトマスクの作成においては回路配置やグローバル段差の分布傾向等を考慮する必要がなく、例えば全面に一様なマスクパターンが形成されたものでよい。よって、製造する電気光学装置の機種ごとに異なるフォトマスクを用意する必要がなく、電気光学装置の製造工程を簡略化することができ、ひいては製造コストを低減することができる。
【０００９】
なお、前記回路素子層は、画素領域における画素回路素子層と、前記画素領域の周辺に配置された周辺回路領域における周辺回路素子層とを含んでいてもよい。このような場合には、画素回路素子層と周辺回路素子層との素子密度の違いに起因して、研磨後の絶縁膜がグローバル段差を有することがあるが、上記製造方法によれば当該段差を解消することができる。
【００１０】
上記電気光学装置の製造方法において、前記所定パターンを露光する工程は、前記レジストの段差の、厚みの２倍より小さな焦点深度を有する露光系を用いて行ってもよい。このような方法によれば、レジストに所定パターンを露光する工程において、レジストの上段にのみ焦点を合わせ、レジストの下段には焦点が合わないようにすることができる。この結果、レジストの上段にのみ露光によりパターンを転写することができる。
【００１１】
上記電気光学装置の製造方法において、前記所定パターンを露光する工程は、前記レジストに、複数の円形のパターンを露光する工程を含んでいてもよい。このようにすれば、絶縁膜をより平坦な状態にエッチングすることができる。また、露光系の焦点深度を容易に制御することができる。
【００１２】
上記電気光学装置の製造方法において、前記円形のパターンは、直径が前記段差の高さ以下であり、前記直径と略等しい間隔をおいて形成されていることが好ましい。このようにすれば、露光系の焦点深度を、レジストの表面の厚さ方向についての段差の２倍より容易に小さくすることができる。
【００１３】
上記電気光学装置の製造方法において、前記所定パターンを露光する工程は、前記レジストに、複数のスリット状のパターンをステッパーにより露光する工程を含んでいてもよい。このようにすれば、絶縁膜をより平坦な状態にエッチングすることができる。また、露光系の焦点深度を容易に制御することができる。
【発明を実施するための最良の形態】
【００１４】
以下、図面を参照し、本発明の実施形態について説明する。なお、以下に示す各図においては、各構成要素を図面上で認識され得る程度の大きさとするため、各構成要素の寸法や比率を実際のものとは適宜に異ならせてある。
【００１５】
（Ａ．電気光学装置）
図１は、本発明の電気光学装置としての液晶装置１００を示す図であり、（ａ）は平面図、（ｂ）は（ａ）中のＨ−Ｈ’線の位置で切断して示す断面図である。
【００１６】
液晶装置１００は、石英やガラス等の基板１０を含む素子基板１０ａと、石英やガラス等の基板２０を含む対向基板２０ａとを備えている。素子基板１０ａと対向基板２０ａとは、枠状のシール材５２を介して互いに対向した状態で貼り合わされており、このシール材５２によって区画された領域に液晶５０が封入されている。この領域は、表示に寄与する画素と、当該画素を構成する画素回路とが形成される領域であり、以下では画素回路領域８ａとも呼ぶ。
【００１７】
シール材５２の外側の領域には、データ線駆動回路１０１及び外部接続端子１０２が素子基板１０ａの一辺に沿って形成されており、この一辺に隣接する２辺に沿って走査線駆動回路１０４が形成されている。データ線駆動回路１０１、走査線駆動回路１０４は、基板１０上に形成された素子によって構成されている。以下ではこれらの回路の形成領域を周辺回路領域８ｂとも呼ぶ。対向基板２０ａの角部においては、素子基板１０ａと対向基板２０ａとの間で電気的な導通を取るための上下導通材１０６が配設されている。
【００１８】
上記素子基板１０ａは、一般に素子基板１０ａを複数含むような大きさの円盤状のウェハから製造される。図２は、素子基板１０ａの基体となるウェハ１０Ａを示す平面図である。ウェハ１０Ａ内には、複数の素子基板１０ａに対応する構成要素が形成されている。ウェハ１０Ａに対向基板２０ａを貼り合わせ、ウェハ１０Ａをブレイクすることによって液晶装置１００が製造される。
【００１９】
図３は、上記液晶装置１００の画素構造を詳細に示す断面図である。以下では、画素回路領域８ａ及び周辺回路領域８ｂにおける液晶装置１００の構成について、図３を参照して詳述する。
【００２０】
まず、画素回路領域８ａにおける構成について説明する。素子基板１０ａの画素回路領域８ａには、各種の構成要素が積層構造をなして配置されている。この積層構造は、下から順に、走査線１１ａを含む第１層、ＴＦＴ素子３０等を含む第２層、蓄積容量７０を含む第３層、データ線６ａ等を含む第４層、シールド層７３等を含む第５層、画素電極９ａ及び配向膜１６等を含む第６層からなる。また、第１層と第２層との間には下地絶縁膜１２が、第２層と第３層との間には第１層間絶縁膜４１が、第３層と第４層との間には第２層間絶縁膜４２が、第４層と第５層との間には第３層間絶縁膜４３が、第５層と第６層との間には第４層間絶縁膜４４が、それぞれ設けられており、前述の各層間が短絡することを防止している。また、これら各種の絶縁膜１２，４１，４２，４３，４４には、上記各層の構成要素間を電気的に接続するためのコンタクトホールも設けられている。以下では、これらの各要素について、下層から順に説明を行う。
【００２１】
第１層には、例えば、Ｔｉ（チタン）、Ｃｒ（クロム）、Ｗ（タングステン）、Ｔａ（タンタル）、Ｍｏ（モリブデン）等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの、あるいは導電性ポリシリコン等からなる走査線１１ａが設けられている。一つの走査線１１ａは、複数の画素のＴＦＴ素子３０に電気的に接続されており、これらのＴＦＴ素子３０のＯＮ／ＯＦＦを一斉に制御する機能を有する。また、走査線１１ａは、画素電極９ａが形成されない領域を略埋めるように形成されており、ＴＦＴ素子３０に下側から入射しようとする光を遮る機能をも有している。これにより、ＴＦＴ素子３０の半導体層における光リーク電流の発生を抑制することができ、フリッカ等のない高品質な画像表示が可能となる。
【００２２】
第２層には、ゲート電極３ａを含むＴＦＴ素子３０が設けられている。ＴＦＴ素子３０は、ＬＤＤ（Lightly Doped Drain）構造を有している。ＴＦＴ素子３０は、上述したゲート電極３ａ、ゲート電極３ａからの電界によりチャネルが形成される半導体層のチャネル領域１ａ、半導体層における高濃度ソース領域１ｂ、高濃度ドレイン領域１ｃ等を備えている。これらの構成要素は、例えばポリシリコン膜からなる。また、ＴＦＴ素子３０は、ゲート電極３ａと半導体層とを絶縁するゲート絶縁膜として機能する絶縁膜２も備えている。
【００２３】
そして、この第２層には、上述のゲート電極３ａと同一膜として中継電極７９が形成されている。中継電極７９とゲート電極３ａとは同一膜として形成されているから、後者が例えば導電性ポリシリコン膜等からなる場合においては、前者もまた、導電性ポリシリコン膜等からなる。
【００２４】
上記走査線１１ａの上、かつ、ＴＦＴ素子３０の下には、例えばシリコン酸化膜等からなる下地絶縁膜１２が設けられている。この下地絶縁膜１２には、平面的にみて半導体層の両脇にコンタクトホールが設けられている。このコンタクトホールの部位には、走査線１１ａとゲート電極３ａとを電気的に接続する側壁部３ｂが形成されている。この側壁部３ｂは、ＴＦＴ素子３０の半導体層に側方から入射する光を遮ることができる。
【００２５】
第３層には、蓄積容量７０が設けられている。蓄積容量７０は、ＴＦＴ素子３０の高濃度ドレイン領域１ｃ及び画素電極９ａに電気的に接続された画素電位側容量電極としての下部電極７１と、固定電位側容量電極としての容量電極７２とが、図示しない誘電体膜を挟んで対向配置された構成を有している。より詳細には、下部電極７１は、例えば導電性のポリシリコン膜からなり画素電位側容量電極として機能する。ただし、下部電極７１は、金属又は合金を含む単一層膜又は多層膜から構成してもよい。また、この下部電極７１は、画素電位側容量電極としての機能のほか、画素電極９ａとＴＦＴ素子３０の高濃度ドレイン領域１ｃとを中継接続する機能をもつ。この中継接続は、後述するように、前記中継電極７９を介して行われている。容量電極７２は、蓄積容量７０の固定電位側容量電極として機能する。容量電極７２は、これを固定電位とするために、固定電位とされたシールド層７３と電気的に接続されている。
【００２６】
蓄積容量７０に含まれる誘電体膜は、例えば膜厚５〜２００ｎｍ程度の比較的薄いＨＴＯ（High Temperature Oxide）膜、ＬＴＯ（Low Temperature Oxide）膜等の酸化シリコン膜、あるいは窒化シリコン膜等から構成される。蓄積容量７０を増大させる観点からは、膜の信頼性が十分に得られる限りにおいて、誘電体膜は薄いほどよい。本実施形態では、この誘電体膜は、酸化シリコン膜を下層とし、窒化シリコン膜を上層とする２層構造を有する。
【００２７】
上記ＴＦＴ素子３０ないしゲート電極３ａ及び中継電極７９の上、かつ、蓄積容量７０の下には、例えば、ＮＳＧ（ノンシリケートガラス）、ＰＳＧ（リンシリケートガラス）、ＢＳＧ（ボロンシリケートガラス）、ＢＰＳＧ（ボロンリンシリケートガラス）等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等、あるいは好ましくはＮＳＧからなる第１層間絶縁膜４１が形成されている。そして、この第１層間絶縁膜４１には、ＴＦＴ素子３０の高濃度ドレイン領域１ｃと蓄積容量７０を構成する下部電極７１とを電気的に接続するためのコンタクトホール、及び上記下部電極７１と中継電極７９とを電気的に接続するためのコンタクトホールが開孔されている。
【００２８】
また、第１層間絶縁膜４１の上、すなわち上記第３層と後述する第４層との間には、例えば酸化シリコン膜等からなる第２層間絶縁膜４２が形成されている。この第２層間絶縁膜４２には、後述するシールド層用中継層６１と蓄積容量７０の上部電極たる容量電極７２とを電気的に接続するためのコンタクトホールが開孔されている。また、第２層間絶縁膜４２及び第１層間絶縁膜４１を貫通して、ＴＦＴ素子３０の高濃度ソース領域１ｂとデータ線６ａとを電気的に接続するためのコンタクトホール、及び後述する第２中継電極６２と中継電極７９とを電気的に接続するためのコンタクトホールが形成されている。
【００２９】
第４層には、データ線６ａが設けられている。このデータ線６ａは、平面的には、走査線１１ａと直交する方向にストライプ状に形成されている。データ線６ａは、例えば、チタンと窒化チタンとがこの順に積層された複合チタン層、アルミニウム層、窒化チタン層をこの順に積層することによって形成される。データ線６ａは、上記したコンタクトホールを介してＴＦＴ素子３０の高濃度ソース領域１ｂに電気的に接続されている。また第４層には、データ線６ａと同一膜として、シールド層用中継層６１及び第２中継電極６２が形成されている。
【００３０】
画素回路領域８ａの構成要素のうち、上記第１層から第４層までの構成要素をまとめて、以下では「画素回路素子層７ａ」とも呼ぶ。画素回路素子層７ａは、本発明における回路素子層に対応する。
【００３１】
第５層には、シールド層７３が形成されている。このシールド層７３は、平面的には例えばデータ線６ａ及び走査線１１ａを覆うような格子状の領域に形成される。シールド層７３は、定電位源と電気的に接続されることで、固定電位とされている。なお、定電位源としては、データ線駆動回路１０１に供給される正電源や負電源の定電位源でもよいし、対向基板２０ａの対向電極２１に供給される定電位源でも構わない。このようなシールド層７３の存在によれば、データ線６ａ及び画素電極９ａ間に生じる容量カップリングの影響を排除することが可能となる。シールド層７３は格子状に形成されていることから、走査線１１ａが延在する部分についても無用な容量カップリングが生じないように、これを抑制することが可能となっている。
【００３２】
また、第５層には、このようなシールド層７３と同一膜として、中継層としての第３中継電極７４が形成されている。この第３中継電極７４は、第２中継電極６２及び画素電極９ａ間の電気的接続を中継する機能を有する。なお、これらシールド層７３及び第３中継電極７４間は、平面形状的に連続して形成されているのではなく、両者間はパターニング上分断されるように形成されている。
【００３３】
上述のシールド層７３及び第３中継電極７４は、アルミニウムからなる下層と、窒化チタンからなる上層の２層構造を有している。また、第３中継電極７４の下層は、第２中継電極６２と電気的に接続され、上層は、画素電極９ａと接続されている。シールド層７３及び第３中継電極７４は、光反射性能に比較的優れたアルミニウムを含み、かつ、光吸収性能に比較的優れた窒化チタンを含むことから、遮光層として機能し得る。このような遮光機能は、上述した容量電極７２及びデータ線６ａについても同様にいえる。これらシールド層７３、第３中継電極７４、容量電極７２及びデータ線６ａが、素子基板１０ａ上に構築される積層構造の一部をなしつつ、ＴＦＴ素子３０に対する上側からの光入射を遮る上側遮光膜として機能する。
【００３４】
データ線６ａの上、かつ、シールド層７３の下には、酸化シリコン膜等からなる第３層間絶縁膜４３が形成されている。第３層間絶縁膜４３の表面は、形成時には第４層以下の構成要素の形状に起因する凹凸を有しているが、その後のＣＭＰ等によって研磨され、平坦化されている。第３層間絶縁膜４３には、シールド層７３とシールド層用中継層６１とを電気的に接続するためのコンタクトホール、及び第３中継電極７４と第２中継電極６２とを電気的に接続するためのコンタクトホールが開孔されている。第３層間絶縁膜４３は、本発明における絶縁膜に対応する。
【００３５】
第６層には、ＩＴＯ（Indium Tin Oxide）等からなる透光性を有する画素電極９ａがマトリクス状に形成され、画素電極９ａ上には配向膜１６が積層されている。そして、この画素電極９ａの下には、酸化シリコン膜等からなる第４層間絶縁膜４４が形成されている。第４層間絶縁膜４４も、ＣＭＰ等によって研磨され、平坦化されている。この第４層間絶縁膜４４には、画素電極９ａ及び第３中継電極７４間を電気的に接続するためのコンタクトホールが開孔されている。
【００３６】
一方、対向基板２０ａは、基板２０と、基板２０上に形成された対向電極２１、ポリイミド系の配向膜２２を有している。対向電極２１は、ＩＴＯ等の透明導電性膜からなる。配向膜１６，２２は、液晶５０に含まれる液晶分子に所定のプレティルト角を付与するように、所定方向にラビング処理されている。
【００３７】
続いて、周辺回路領域８ｂにおける構成について説明する。素子基板１０ａの周辺回路領域８ｂも、画素回路領域８ａと同様に、第１層から第６層までの層構造と、これらの各層間に形成された下地絶縁膜１２、第１層間絶縁膜４１、第２層間絶縁膜４２、第３層間絶縁膜４３、第４層間絶縁膜４４とから構成されている。画素回路領域８ａと同様に、第３層間絶縁膜４３の表面は、形成時には第４層以下の構成要素の形状に起因する凹凸を有しているが、その後のＣＭＰ等によって研磨され、平坦化されている。その他、上記各構成要素の材料や特徴等は、画素回路領域８ａと共通するため説明は省略する。
【００３８】
周辺回路領域８ｂにおける回路素子は、第２層に設けられたＴＦＴ素子３０と、各種配線等から構成される。図３においては、ＴＦＴ素子３０の高濃度ソース領域１ｂには、第４層に形成された配線６３が電気的に接続され、高濃度ドレイン領域１ｃには、第４層に形成された配線６４が形成されている。また配線６４はさらに第５層に形成された配線７５に電気的に接続されている。上記ＴＦＴ素子３０及び各種配線の間は、適宜絶縁膜に設けられたコンタクトホールを介して電気的に接続されている。ただし、これらは例示であり、周辺回路領域８ｂにおける配線は、必要に応じて第１層から第６層までのいずれに形成してもよく、また適宜中継層等も設けられる。こうしたＴＦＴ素子３０、各種配線等を含む各種素子から、周辺回路領域８ｂにおける回路が構成される。
【００３９】
ここで、周辺回路領域８ｂの構成要素のうち、上記第１層から第４層までの構成要素をまとめて、以下では「周辺回路素子層７ｂ」とも呼ぶ。周辺回路素子層７ｂは、画素回路素子層７ａと同様、本発明における回路素子層に対応する。
【００４０】
上述した画素回路領域８ａにおいては、画素電極９ａが形成された領域には、透過光を遮るＴＦＴ素子３０やこれに電気的に接続される各種配線、中継層等は形成されない。一方、周辺回路領域８ｂにはこうした領域がなく、各種素子が高密度に配置される。したがって、周辺回路領域８ｂにおける構成要素は、画素回路領域８ａにおける構成要素より高密度に形成されることとなる。
【００４１】
以上に説明した構成を有する液晶装置１００は、次のように動作する。すなわち、まず、画素電極９ａと対向電極２１との間に駆動電圧が印加されると、液晶５０の層には電界が生じる。ここで、駆動電圧は、周辺回路領域８ｂに形成されたデータ線駆動回路１０１及び走査線駆動回路１０４や、画素回路領域８ａに形成されたＴＦＴ素子３０をはじめとする各種素子等の機能によって印加される。液晶５０は、上記電界に従って配向方向を変える。液晶装置１００は、この液晶５０の配向方向に応じた偏光変換機能と、液晶装置１００の外部に配置される図示しない偏光板の偏光選択機能とに基づいて表示を行う装置である。
【００４２】
（Ｂ．電気光学装置の製造方法）
続いて、電気光学装置としての液晶装置１００の製造方法について、図４から図８を用いて説明する。このうち図４は、本実施形態の液晶装置１００の製造方法を示すフローチャートである。また、図５、図６は、液晶装置１００の製造工程における断面図である。以下、図４のフローチャートに沿って説明する。
【００４３】
工程Ｓ１では、基板１０上に、上述した画素回路素子層７ａ、周辺回路素子層７ｂを形成する。この工程は、常圧又は減圧ＣＶＤ法、スピンコート法、フォトリソグラフィー法等の各種の成膜技術を用いて行われ、また、図２に示すウェハ１０Ａの状態の基板１０に対して行われる。この結果、画素回路領域８ａには画素回路素子層７ａが、また周辺回路領域８ｂには、画素回路素子層７ａより素子密度の高い周辺回路素子層７ｂが、それぞれ形成される（図５（ａ））。なお、図５、図６では、画素回路素子層７ａ、周辺回路素子層７ｂにおける詳細な構成要素の描写は省略されている。
【００４４】
次に、工程Ｓ２では、画素回路素子層７ａ、周辺回路素子層７ｂに重ねて第３層間絶縁膜４３が形成される（図５（ａ））。この工程は、例えば常圧又は減圧ＣＶＤ法等により、シリケートガラス膜、窒化シリコン膜、酸化シリコン膜等を形成することによって行われる。第３層間絶縁膜４３は、画素回路素子層７ａ、周辺回路素子層７ｂの表層の形状を反映して、凹凸を有した状態で形成される。
【００４５】
次に、工程Ｓ３では、第３層間絶縁膜４３の表面を研磨する（図５（ｂ））。より詳しくは、ＣＭＰ等によって基板１０上に形成された第３層間絶縁膜４３の表面全体を研磨する。この結果、第３層間絶縁膜４３の表面の細かな凹凸が除去されて平坦化される。ただし、画素回路素子層７ａと周辺回路素子層７ｂとの素子密度の違い等に起因して、第３層間絶縁膜４３の表面にはグローバル段差と呼ばれる段差が残る。具体的には、素子密度が高い周辺回路領域８ｂにおいて第３層間絶縁膜４３が厚く残り、画素回路領域８ａにおける第３層間絶縁膜４３との間で段差が生ずる。すなわち、第３層間絶縁膜４３には、周辺回路領域８ｂを上段とし、画素回路領域８ａを下段とするグローバル段差が生ずる。本実施形態の製造方法によれば、工程Ｓ４以降を実施することによってこのグローバル段差を平坦化することができる。
【００４６】
工程Ｓ４では、第３層間絶縁膜４３上に感光性のレジスト６５を形成する（図５（ｃ））。レジスト６５は、ポジ型、ネガ型のいずれでもよいが、本実施形態ではポジ型のレジスト６５を用いている。レジスト６５は、第３層間絶縁膜４３のグローバル段差を反映して、段差を有した状態で形成される。すなわち、周辺回路領域８ｂでは、画素回路領域８ａより相対的にレジスト６５の表面位置が高くなっている。以下では、このような周辺回路領域８ｂに形成されたレジスト６５の表面位置を「上段」と、また、画素回路領域８ａに形成された、相対的に表面位置の低いレジスト６５の表面位置を「下段」と呼ぶことがある。また、以下ではレジスト６５の表面の上段と下段との間の距離、すなわちレジスト６５の表面の段差の厚さ方向に沿った高さをｄ（以下では、単に「レジスト６５の表面の段差ｄ」とも呼ぶ）とする。本実施形態では、ｄは約０．５μｍである。ここで、レジスト６５の表面の段差ｄは、本発明における「レジストの段差の厚み」に相当する。
【００４７】
続く工程Ｓ５では、レジスト６５を露光・現像する。より詳しくは、まずレジスト６５にフォトマスク（レチクル）８０を介してステッパーにより光を照射（露光）することにより、フォトマスク８０に形成されたマスクパターンを縮小転写する（図５（ｄ））。
【００４８】
図７は、上記フォトマスク８０の形状を示す平面図である。フォトマスク８０には、複数の円形のマスクパターン８１が形成されており、このマスクパターン８１の位置において光が透過する。したがって、レジスト６５には、円形のマスクパターン８１と相似形のパターンが多数縮小転写される。なお、本明細書では、フォトマスク８０上に形成されたパターンを「マスクパターン」と呼び、露光によりレジスト６５上に転写されたパターンを単に「パターン」と呼ぶ。マスクパターン８１の大きさは、レジスト６５上に縮小転写されたときのパターンの直径がレジスト６５の表面の段差ｄと略一致するように設計されている。また、各マスクパターン８１は、その直径と略等しい間隔をおいてマトリクス状に形成されている。すなわち、マスクパターン８１の直径を通る行及び列に沿って、マスクパターン８１に相当する透光部と、それ以外の遮光部との配列ピッチは１：１となっている。フォトマスク８０は、ウェハ１０Ａ（図２）の全体に対してこのような円形のマスクパターン８１と相似形のパターンを均等に転写可能なものであり、画素回路領域８ａや周辺回路領域８ｂの配置に対応したマスクパターンは特に設けられていない。
【００４９】
上記フォトマスク８０と、集光レンズ、及び露光機を有するステッパーは、本発明における露光系に対応する。このような露光系は、露光機の機能、レジスト６５の種類及びその成膜プロセス、フォトマスク８０のマスクパターン８１の大きさ及び配置ピッチ等を最適化することで、レジスト６５の表面の段差ｄの２倍より小さな焦点深度を有するように調整することができる。
【００５０】
図８は、本明細書における焦点深度について説明するための図である。図の横軸は、露光系に置かれたレジスト６５の位置の、露光系の理論上の焦点位置からのずれを示し、縦軸は、その位置に置かれたレジスト６５に転写されるパターンの寸法を示す。曲線９０、９１は、それぞれマスクパターンの異なるフォトマスクを用いたときの転写結果に対応する。曲線９０は、本実施形態の露光系に対応し、上記フォトマスク８０を用いた場合の転写結果である。曲線９１は、これより大きなマスクパターンを有するフォトマスクを用いた場合の転写結果に対応する。
【００５１】
横軸の原点は、露光系において理論上焦点の合う位置である。今、曲線９０に着目すると、この位置においては、レジスト６５上にはパターンが最も大きな寸法で転写されることが分かる。そして、レジスト６５がその焦点位置から遠ざかる方向に変位すると（図の横軸のプラス方向）、焦点がずれるにともなって転写されるパターンの大きさは徐々に減少していき、０．５μｍ変位すると転写されなくなる。同様に、レジスト６５がその焦点位置から近付く方向に変位しても（図の横軸のマイナス方向）、転写されるパターンの大きさは徐々に減少していき、０．５μｍ変位すると転写されなくなる。図の横軸において、パターンの転写される範囲を焦点深度という。換言すれば、レジスト６５の表面が、理論上の焦点位置から焦点深度の１／２だけずれるとパターンが転写されなくなる。曲線９０は、本実施形態の露光系に対応する。したがって、本実施形態の露光系の焦点深度９０ｄは１μｍである。これは、レジスト６５の表面の段差ｄの２倍に相当する。
【００５２】
なお、フォトマスク８０より大きなマスクパターンを有するフォトマスクに対応する曲線９１については、各位置で転写されるパターンが曲線９０より大きく、また焦点深度９１ｄも焦点深度９０ｄより大きくなっている。このように、焦点深度はマスクパターンの大きさに依存し、これ以外に、露光機の機能、レジスト６５の種類及びその成膜プロセス、マスクパターンのピッチ等にも依存する。
【００５３】
図４に戻り、上記工程Ｓ５では、レジスト６５の上段（すなわち周辺回路領域８ｂにおけるレジスト６５の表面）に焦点を合わせて露光が行われる。これにより、周辺回路領域８ｂにおけるレジスト６５には露光によりパターンが転写される。一方、上述したように本実施形態の露光系の焦点深度は１μｍであり、レジスト６５の表面の段差ｄは０．５μｍであるので、レジスト６５の下段（すなわち画素回路領域８ａにおけるレジスト６５の表面）では、焦点が焦点深度の半分だけずれていることとなる。よって、画素回路領域８ａにおけるレジスト６５にはパターンが転写されない。この結果、工程Ｓ５では、レジスト６５が有する段差のうち下段に焦点が合わないように上段に相当する高さに焦点を合わせてレジスト６５に所定パターンを露光することができる。つまり、レジスト６５の上段に対応する部位、すなわちグローバル段差の上段に対応する部位にのみ、露光によりパターンが転写され、露光された部分６５ａが変質する（図５（ｄ））。その後、現像を行い、レジスト６５のうち露光された部分６５ａを除去する。こうして、レジスト６５の一部にパターンが形成される。
【００５４】
次に、工程Ｓ６では、パターンの形成されたレジスト６５をマスクに用いて第３層間絶縁膜４３をエッチングする。この工程は、例えばフッ化水素又はバッファードフッ酸等をエッチング液に用いたウェットエッチングによって行うことができる。これにより、図６（ａ）に示すように、露光・現像によりレジスト６５に形成された開口部の近傍から、第３層間絶縁膜４３が浸食され、薄膜化される。ここで、レジスト６５の開口部は周辺回路領域８ｂにのみ設けられているので、第３層間絶縁膜４３のうち、グローバル段差の上段に相当する部位のみを薄膜化することができる。本工程におけるエッチングは、第３層間絶縁膜４３を平面方向にもエッチングするため、等方性エッチングとすることが好ましい。そして、エッチングを続けることにより、最終的に図６（ｂ）に示すように、周辺回路領域８ｂの第３層間絶縁膜４３が薄膜化され、画素回路領域８ａの第３層間絶縁膜４３と表面の高さが一致するようになる。すなわち、第３層間絶縁膜４３に残ったグローバル段差を解消し、平坦化することができる。
【００５５】
続く工程Ｓ７では、レジスト６５を剥離する（図６（ｃ））。これにより、基板１０上には、グローバル段差のない平坦な面を有する第３層間絶縁膜４３が露出する。
【００５６】
その後、工程Ｓ８から工程Ｓ１０により、素子基板１０ａを完成させる。すなわち、工程Ｓ８において第３層間絶縁膜４３上にシールド層７３等を含む第５層を形成する。次に、工程Ｓ９において第５層の上に第４層間絶縁膜４４を形成し、その表面をＣＭＰ等により研磨して平坦化する。このときには、第４層間絶縁膜４４の下層のグローバル段差が解消しているため、第４層間絶縁膜４４にはグローバル段差は生じない。そして、工程Ｓ１０では、第４層間絶縁膜４４上に画素電極９ａ等を含む第６層を形成する。
【００５７】
続く工程Ｓ１１では、素子基板１０ａに対向基板２０ａを貼り合わせ、素子基板１０ａと対向基板２０ａとの間に液晶５０を封入する。この工程は、ウェハ１０Ａに形成された多数の素子基板１０ａに単品に対応する対向基板２０ａをシール材５２を介して貼り合わせ、その後液晶５０を注入して行われる。あるいは、素子基板１０ａが多数形成されたウェハ１０Ａに液晶５０を滴下した後に、対向基板２０ａが多数形成された同様のウェハを貼り合わせることによって行ってもよい。このように液晶５０を必要量だけ滴下した後に対向基板２０ａを貼り合わせる手法は、ＯＤＦ（One Drop Fill）と呼ばれる。
【００５８】
最後に、工程Ｓ１２では、ウェハ１０Ａをブレイクして単一の液晶装置１００に対応する部分を切り出し、ＦＰＣ（Flexible Printed Circuit）等の外部回路やフレーム等を実装する。
【００５９】
以上の工程を経て液晶装置１００が完成する。このような製造方法によれば、研磨後の第３層間絶縁膜４３の一部が厚く残りグローバル段差が生じたとしても、厚く残った部位を選択的にエッチングして薄膜化することができ、ひいてはグローバル段差を解消することができる。また、上記製造方法によれば、第３層間絶縁膜４３のエッチングに用いるレジストマスクも容易に形成することができる。すなわち、レジスト６５に対し露光によりパターンを転写する領域は、フォトマスク（レチクル）８０のマスクパターンによって選択するのではなく、露光系の焦点深度を狭めてレジスト６５の上段にのみ焦点を当てて結像させることによって自動的に選択される。このため、フォトマスク８０の作成においては回路配置やグローバル段差の分布傾向等を考慮する必要がなく、全面に一様なマスクパターンが形成されたものでよい。よって、製造する液晶装置１００の機種ごとに異なるフォトマスク８０を用意する必要もなく、液晶装置１００の製造工程を簡略化することができ、ひいては製造コストを低減することができる。
【００６０】
以上、本発明の実施形態について説明したが、上記実施形態に対しては、本発明の趣旨から逸脱しない範囲で様々な変形を加えることができる。変形例としては、例えば以下のようなものが考えられる。
【００６１】
（変形例１）
上記実施形態は、第３層間絶縁膜４３をエッチングしてグローバル段差を解消するものであるが、これに限定する趣旨ではない。本発明の実施に際しては、回路素子層上に形成された絶縁膜に対してエッチングを行う構成であれば足り、上記絶縁膜としては、例えば第５層と第６層との間の第４層間絶縁膜４４を選択することもできる。
【００６２】
この場合は、基板１０上に画素回路素子層７ａ、周辺回路素子層７ｂ、第３層間絶縁膜４３、第５層を形成し、その後第４層間絶縁膜４４を形成してＣＭＰ等により平坦化する。このとき、第４層間絶縁膜４４にはグローバル段差が残存する。ここで、上記実施形態の工程Ｓ４から工程Ｓ７に相当する工程（すなわちレジスト６５の形成、露光・現像、第４層間絶縁膜４４のエッチング、レジスト６５剥離）を行うことで、第４層間絶縁膜４４のグローバル段差を解消することができる。その後、上記実施形態の工程Ｓ１０（第６層形成）以降を行うことで、液晶装置１００を製造することができる。
【００６３】
（変形例２）
上記実施形態では、露光系の焦点深度を、レジスト６５の表面の段差ｄの約２倍であるとしたが、段差ｄの２倍より小さくてもよい。そのための方法の一つとして、フォトマスク８０のマスクパターン８１の直径を、段差ｄより小さくすることが挙げられる。その他、露光機の機能、レジスト６５の種類及びその成膜プロセス、マスクパターン８１のピッチ等を調整することでも焦点深度を小さくすることができる。このようにすれば、レジスト６５のうち露光時にパターンが結像される厚さ方向の範囲を狭めることができるため、レジスト６５の下段にパターンが転写されることを確実に防止することができる。
【００６４】
（変形例３）
上記実施形態は、円形のマスクパターン８１を有するフォトマスク８０を用いて露光を行うものであるが、これに限定する趣旨ではなく、レジスト６５の表面の段差ｄの２倍より小さな焦点深度を実現可能なものであれば様々なマスクパターンを有するフォトマスクを使用することができる。図９は、本変形例に係るフォトマスクの形状の一例を示す平面図である。この図に示されたフォトマスク８０ａには、複数の等間隔のスリット状のマスクパターン８１ａが縦横に設けられている。すなわち、フォトマスク８０ａは、格子状の透光部と、マトリクス状に並んだ正方形の遮光部とから構成されている。このようなフォトマスク８０ａを用いても、レジスト６５の上段にのみ選択的にパターンを転写することができる。
【図面の簡単な説明】
【００６５】
【図１】電気光学装置としての液晶装置を示し、（ａ）は平面図、（ｂ）は断面図。
【図２】素子基板の基体となるウェハを示す平面図。
【図３】液晶装置の画素構造を詳細に示す断面図。
【図４】液晶装置の製造方法を示すフローチャート。
【図５】（ａ）から（ｄ）は、液晶装置の製造工程における断面図。
【図６】（ａ）から（ｃ）は、液晶装置の製造工程における断面図。
【図７】フォトマスクの形状を示す平面図。
【図８】本明細書における焦点深度について説明するための図。
【図９】本発明の変形例に係るフォトマスクの形状を示す平面図。
【符号の説明】
【００６６】
７ａ…画素回路素子層、７ｂ…周辺回路素子層、８ａ…画素回路領域、８ｂ…周辺回路領域、１０，２０…基板、１０Ａ…ウェハ、１０ａ…素子基板、２０ａ…対向基板、３０…ＴＦＴ素子、４１…第１層間絶縁膜、４２…第２層間絶縁膜、４３…第３層間絶縁膜、４４…第４層間絶縁膜、５０…液晶、５２…シール材、６５…レジスト、８０，８０ａ…フォトマスク（レチクル）、８１，８１ａ…マスクパターン、９０ｄ，９１ｄ…焦点深度、１００…電気光学装置としての液晶装置、１０１…データ線駆動回路、１０４…走査線駆動回路。
【特許請求の範囲】
【請求項１】
回路素子層が形成された基板を有する電気光学装置の製造方法であって、
前記回路素子層上に、絶縁膜を形成する工程と、
前記絶縁膜の表面を研磨する工程と、
前記絶縁膜上にレジストを塗布する工程と、
前記レジストが有する段差のうち下段に焦点が合わないように上段に相当する高さに焦点を合わせて前記レジストに所定パターンを露光する工程と、
前記レジストの前記所定パターンを現像する工程と、
前記所定パターンの形成された前記レジストをマスクに用いて前記絶縁膜をエッチングする工程と、
前記レジストを剥離する工程とを有することを特徴とする電気光学装置の製造方法。
【請求項２】
請求項１に記載の電気光学装置の製造方法であって、
前記所定パターンを露光する工程は、前記レジストの段差の、厚みの２倍より小さな焦点深度を有する露光系を用いて行われることを特徴とする電気光学装置の製造方法。
【請求項３】
請求項１又は２に記載の電気光学装置の製造方法であって、
前記所定パターンを露光する工程は、前記レジストに、複数の円形のパターンを露光する工程を含むことを特徴とする電気光学装置の製造方法。
【請求項４】
請求項３に記載の電気光学装置の製造方法であって、
前記円形のパターンは、直径が前記段差の高さ以下であり、前記直径と略等しい間隔をおいて形成されることを特徴とする電気光学装置の製造方法。
【請求項５】
請求項１又は２に記載の電気光学装置の製造方法であって、
前記所定パターンを露光する工程は、前記レジストに、複数のスリット状のパターンをステッパーにより露光する工程を含むことを特徴とする電気光学装置の製造方法。
【請求項１】
回路素子層が形成された基板を有する電気光学装置の製造方法であって、
前記回路素子層上に、絶縁膜を形成する工程と、
前記絶縁膜の表面を研磨する工程と、
前記絶縁膜上にレジストを塗布する工程と、
前記レジストが有する段差のうち下段に焦点が合わないように上段に相当する高さに焦点を合わせて前記レジストに所定パターンを露光する工程と、
前記レジストの前記所定パターンを現像する工程と、
前記所定パターンの形成された前記レジストをマスクに用いて前記絶縁膜をエッチングする工程と、
前記レジストを剥離する工程とを有することを特徴とする電気光学装置の製造方法。
【請求項２】
請求項１に記載の電気光学装置の製造方法であって、
前記所定パターンを露光する工程は、前記レジストの段差の、厚みの２倍より小さな焦点深度を有する露光系を用いて行われることを特徴とする電気光学装置の製造方法。
【請求項３】
請求項１又は２に記載の電気光学装置の製造方法であって、
前記所定パターンを露光する工程は、前記レジストに、複数の円形のパターンを露光する工程を含むことを特徴とする電気光学装置の製造方法。
【請求項４】
請求項３に記載の電気光学装置の製造方法であって、
前記円形のパターンは、直径が前記段差の高さ以下であり、前記直径と略等しい間隔をおいて形成されることを特徴とする電気光学装置の製造方法。
【請求項５】
請求項１又は２に記載の電気光学装置の製造方法であって、
前記所定パターンを露光する工程は、前記レジストに、複数のスリット状のパターンをステッパーにより露光する工程を含むことを特徴とする電気光学装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【公開番号】特開２００８−１９８６９２（Ｐ２００８−１９８６９２Ａ）
【公開日】平成２０年８月２８日（２００８．８．２８）
【国際特許分類】
【出願番号】特願２００７−３００７９（Ｐ２００７−３００７９）
【出願日】平成１９年２月９日（２００７．２．９）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
【公開日】平成２０年８月２８日（２００８．８．２８）
【国際特許分類】
【出願日】平成１９年２月９日（２００７．２．９）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
[ Back to top ]