【課題】オン電流を確保しつつ、オフ電流を低減した薄膜トランジスタを有する表示装置を提供することを目的とする。
【解決手段】ゲート電極ＧＴと、ゲート電極ＧＴの上側に形成される結晶化された第１の半導体層ＭＳと、第１の半導体層ＭＳの上側に形成される、ソース電極ＳＴおよびドレイン電極ＤＴと、第１の半導体層ＭＳの側方から延伸して、ソース電極ＳＴ及びドレイン電極ＤＴのうちの一方と第１の半導体層ＭＳとの間に介在する第２の半導体層ＳＬと、を有する表示装置であって、第２の半導体層ＳＬは、第１の半導体層ＭＳと接触して結晶化されて形成される第１部分ＳＬａと、第１部分ＳＬａよりも結晶性が低い第２部分ＳＬｂを有する、ことを特徴とする表示装置。 （もっと読む）

【課題】安定した特性を有するセルフアライン構造の薄膜トランジスタを備えた表示装置、およびこの表示装置を備えた電子機器を提供する。
【解決手段】薄膜トランジスタ１の第１酸化物半導体膜２０のソース領域２０Ｓおよびドレイン領域２０Ｄの上面から深さ方向における少なくとも一部に、チャネル領域２０Ａよりも酸素濃度が低い第１低抵抗領域２１を設ける。基板１１の薄膜トランジスタ１が設けられた領域以外の領域に第２酸化物半導体膜８０を設け、上面から深さ方向における少なくとも一部に、チャネル領域２０Ａよりも酸素濃度が低い第２低抵抗領域８１を設ける。薄膜トランジスタ１，第２酸化物半導体膜８０および基板１１を高抵抗膜５０で覆い、この高抵抗膜５０のうち、第１低抵抗領域２１に接する領域に第１透光領域５１を設け、第２低抵抗領域８１に接する領域に第２透光領域５２を設ける。 （もっと読む）

【課題】オフ電流を抑えるための側壁酸化膜を有する表示装置と、その製造方法を提供することを目的とする。
【解決手段】
ゲート電極ＧＴと、ゲート電極ＧＴの上側に島状に形成される半導体層Ｓと、半導体層Ｓの側面に形成される側壁酸化膜ＯＷと、半導体層Ｓの側方から延伸して半導体層Ｓの上側に形成されるドレイン電極ＤＴおよびソース電極ＳＴと、を有する表示装置であって、側壁酸化膜ＯＷは、２．１ｎｍ以上の厚みを有する、ことを特徴とする表示装置。 （もっと読む）

【課題】小型化と出力容量の低下を同時に図る。
【解決手段】従来の半導体装置では、ドレイン領域やソース領域の深さが活性層の厚みよりも浅く(薄く)なっていた。これに対して本実施形態の半導体装置１では、活性層３の厚みを薄くしてドレイン領域４Ａ，４Ｂやソース領域５Ａ，５Ｂの深さを活性層３の厚みと同じにしている。その結果、Ｎ型のドレイン領域４Ａ，４Ｂ及びソース領域５Ａ，５ＢとＰ型のベース領域７Ａ，７ＢとのＰＮ接合の接合面積が従来よりも減少するので、当該ＰＮ接合に生じる出力容量Cossの低下を図ることができる。しかも、特許文献１記載の従来例に比べて、２つのダイオードや配線パターンが不要であるから小型化を図ることもできる。 （もっと読む）

【課題】表示装置に含まれるＴＦＴのゲート電極と、ソース電極及びドレイン電極との間の絶縁耐圧が低くなる場合がある。
【解決手段】表示装置であって、基板上に形成されるゲート電極と、前記ゲート電極上に、前記ゲート電極を覆うように形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成された半導体層と、前記半導体層上に形成されたソース配線と、前記半導体層上に形成されたドレイン配線と、を有し、前記半導体層は、前記ゲート電極の上方に形成されたチャネル層と、前記チャネル層の両側に、それぞれ前記ソース配線またはドレイン配線を介して分離して形成されたエッチング防止層と、を有する、ことを特徴とする。 （もっと読む）

【課題】低コストで高スループットなプリント技術を使用した不揮発性メモリセルを提供する。
【解決手段】同一水平レベルにおいて所定の距離で離間している第１及び第２の半導体アイランドであって、第１の半導体アイランド２が制御ゲートを構成し、第２の半導体アイランド３がソース端子及びドレイン端子を構成する、当該第１及び第２の半導体アイランドと、第１の半導体アイランド２の少なくとも一部の上のゲート誘電体層４と、第２半導体アイランドの少なくとも一部の上のトンネリング誘電体層５と、ゲート誘電体層４とトンネリング誘電体層５の少なくとも一部の上のフローティングゲート７と、制御ゲート２並びにソース端子及びドレイン端子に電気的に接触する金属層と、を備える。一つの効果的な実施形態では、不揮発性メモリセルを、「全プリント」加工技術を使用して製造することができる。 （もっと読む）

【課題】良好なノーマリ・オフ動作を可能とすることに加え、アバランシェ耐量が大きく、外部のダイオードを接続することを要せず、確実に安定動作を得ることができる信頼性の高い高耐圧のＨＥＭＴを得る。
【解決手段】化合物半導体積層構造２に形成された電極用リセス２Ｃを、ゲート絶縁膜６を介して電極材料で埋め込むようにゲート電極７を形成すると共に、化合物半導体積層構造２に形成された電極用リセス２Ｄを、少なくとも電極用リセス２Ｄの底面で化合物半導体積層構造２と直接的に接するように電極材料で埋め込み、化合物半導体積層構造２とショットキー接触するフィールドプレート電極８を形成する。 （もっと読む）

【課題】大面積のガラス基板上に薄膜からなる集積回路を形成した後、基板から剥離を行い、接触、好ましくは非接触でデータの受信または送信が可能な微小なデバイスを大量に効率よく作製する方法を提供することを課題とする。特に薄膜からなる集積回路は、非常に薄いため、搬送時に飛んでしまう恐れがあり、取り扱いが難しかった。
【解決手段】
本発明は、分離層に対して少なくとも異なる２種類の方法を用いてダメージ（レーザ光照
射によるダメージ、エッチングによるダメージ、または物理的手段によるダメージ）を複
数回与えることにより、基板から被剥離層を効率よく剥離する。また、剥離後のデバイス
に反りを持たせることによって、個々のデバイスの取り扱いを容易とする。 （もっと読む）

【課題】埋め込み絶縁層により活性層と支持基板とが電気的に絶縁された半導体基板において、支持基板の電位を活性層の表面から取り出すための基板コンタクトの低抵抗化を図ることができる半導体装置およびその製造方法を提供すること。
【解決手段】活性層１６に素子領域４およびコンタクト領域５が形成された厚膜ＳＯＩ基板２において、ＣＭＯＳトランジスタ７のＢ／Ｌ層２９およびＬ／Ｉ層３７、ｎｐｎバイポーラトランジスタ８のコレクタ層４９と同一層に、ｎ型基板コンタクト１２の貫通コンタクト５８を取り囲むｎ型コンタクト埋め込み層５７を形成する。 （もっと読む）

【課題】結晶グレインサイズが拡大し、結晶性の高い領域が増加し、キャリア移動度が向上した有機半導体層を有する有機トランジスタ、該有機トランジスタを用いた表示装置、及び該有機トランジスタの製造方法の提供。
【解決手段】基板１と、ゲート電極２と、ゲート絶縁層３と、有機半導体層５と、ソース電極６と、ドレイン電極７と、有機半導体層５と接する結晶促進層４とから構成される有機トランジスタであって、前記結晶促進層４は、少なくとも、前記有機半導体層５に接する第二の単分子膜と、該第二の単分子膜に接する第一の単分子膜とから構成され、前記第二の単分子膜を構成する有機分子骨格群が面内の少なくとも一方向に等しい重心間距離で配列した領域があり、前記有機半導体層５を構成する、少なくとも前記領域に接する有機分子骨格群が、面内の少なくとも一方向に等しい重心間距離で配列していることを特徴とする有機トランジスタ。 （もっと読む）

【課題】 層間絶縁膜を挟んでゲート電極と容量電極が対向してできる容量の占有面積を小さくする。
【解決手段】 チャネル領域上の層間絶縁膜が周囲よりも膜厚が薄く、その部分で容量電極がゲート電極と対向して容量を形成している半導体装置。 （もっと読む）

【課題】リセス等の形成に伴う処理で生じる残渣を適切に除去することができる化合物半導体装置の製造方法及び洗浄剤を提供する。
【解決手段】化合物半導体積層構造１を形成し、化合物半導体積層構造１の一部を除去して凹部４を形成し、洗浄剤を用いて凹部４内の洗浄を行う。洗浄剤は、凹部４内に存在する残渣と相溶する基材樹脂と溶媒とを含む。 （もっと読む）

【課題】不良を抑制しつつ微細化を達成した半導体装置を提供する。または、良好な特性を維持しつつ微細化を達成した半導体装置を提供する。
【解決手段】半導体層を形成し、半導体層上に、単層でなる第１の導電層を形成し、第１の導電層上に、３６５ｎｍ以下の波長の光を用いて第１のレジストマスクを形成し、第１のレジストマスクを用いて第１の導電層をエッチングして、凹部を有する第２の導電層とし、第１のレジストマスクを縮小させて第２のレジストマスクを形成し、第２のレジストマスクを用いて第２の導電層をエッチングして、周縁に突出部を有し、且つ突出部はテーパ形状であるソース電極及びドレイン電極を形成し、ソース電極及びドレイン電極上に、半導体層の一部と接するゲート絶縁層を形成し、ゲート絶縁層上の半導体層と重畳する位置にゲート電極を形成する。 （もっと読む）

【課題】ｐｎ接合におけるリーク電流を抑制する。
【解決手段】Ｎ⁻型半導体層１０と、シリサイド層２０ｓがその表面に形成されたＰ⁻型半導体層２０とが、絶縁体９上に形成される。半導体層１０にはＰＭＯＳトランジスタを、半導体層２０にはＮＭＯＳトランジスタを、それぞれ形成することができる。半導体層１０，２０がｐｎ接合Ｊ５０ａを形成する場合、これはシリサイド層２０ｓの端部から近く、結晶欠陥が小さい位置に存在するので、ここにおけるリーク電流は非常に小さい。半導体層１０，２０が形成するｐｎ接合は、シリサイド層２０ｓの端部から２μｍ以下の距離にあることが望ましい。 （もっと読む）

【課題】多結晶酸化物半導体をチャネルとして用い、キャリアの移動度を保ちつつ、素子特性のばらつきを低減することが可能な薄膜トランジスタを提供する。
【解決手段】薄膜トランジスタ１は、ボトムゲート型のＴＦＴであり、基板１１上に、ゲート電極１２、ゲート絶縁膜１３、多結晶酸化物半導体を主成分とするチャネル層１４およびソース・ドレイン電極１５Ａ，１５Ｂをこの順に備えている。チャネル層１４の膜厚は、チャネル層を構成する多結晶酸化物半導体の平均結晶粒の直径よりも薄くなるように形成することにより、キャリアの走行方向が制御され素子特性が安定化する。 （もっと読む）

【課題】トランジスタの作製及び表示装置の作製に用いるフォトマスクの枚数を従来よりも少なくすることを課題の一とする。
【解決手段】ゲート電極を形成する工程と、島状半導体層を形成するための工程を、１回のフォトリソグラフィ工程で行い、平坦化絶縁層を形成した後、コンタクトホールを形成する工程を１回のフォトリソグラフィ工程で行い、ソース電極及びドレイン電極を形成する工程と画素電極を形成する工程を１回のフォトリソグラフィ工程で行い、合計３回のフォトリソグラフィ工程で表示装置を作製する。 （もっと読む）

【課題】閾値電圧の絶対値及びヒステリシスが小さい有機薄膜トランジスタを製造しうる有機薄膜トランジスタ絶縁層材料を提供すること。
【解決手段】分子内に、（メタ）アクリロイル基及び、２個以上の第１の官能基を含み、該第１の官能基が電磁波の照射もしくは熱の作用により、活性水素と反応する第２の官能基を生成する官能基である高分子化合物（Ａ）を含有する有機薄膜トランジスタ絶縁層材料。 （もっと読む）

【課題】製造コストの削減が可能であるとともに、安定したトランジスタ特性を得ることを可能とする。
【解決手段】 絶縁基板上に酸化物半導体薄膜を形成し、前記酸化物半導体薄膜の第１領域上に積層されたゲート絶縁膜及びゲート電極を形成するとともに、前記酸化物半導体薄膜の前記第１領域を挟んだ両側に位置する第２領域及び第３領域を前記ゲート絶縁膜から露出し、前記酸化物半導体薄膜の前記第２領域及び前記第３領域、前記ゲート絶縁膜、及び、前記ゲート電極を覆う窒化シリコン（ＳｉＮ）からなる層間絶縁膜を形成し、前記層間絶縁膜に、前記第２領域に到達する第１コンタクトホール及び前記第３領域に到達する第２コンタクトホールを形成し、前記第１コンタクトホールから前記第２領域にコンタクトしたソース電極、及び、前記第２コンタクトホールから前記第３領域にコンタクトしたドレイン電極を形成する。 （もっと読む）

【課題】閾値電圧の絶対値及びヒステリシスが小さい有機薄膜トランジスタを製造しうる有機薄膜トランジスタ絶縁層材料を提供すること。
【解決手段】置換マレイミド基を有する繰り返し単位と、第１の官能基を含有する繰り返し単位とを有し、該第１の官能基が、電磁波の照射もしくは熱の作用により、活性水素と反応する第２の官能基を生成する官能基である高分子化合物（Ａ）を含有する有機薄膜トランジスタ絶縁層材料。 （もっと読む）

【課題】酸化物半導体層の側面からの酸素の脱離を防ぎ、酸化物半導体層中の欠陥（酸素欠損）が十分に少なく、ソースとドレインの間のリーク電流が抑制された半導体装置を提供する。
【解決手段】酸化物半導体膜に対して第１の加熱処理を施した後に該酸化物半導体膜を加工して酸化物半導体層を形成し、その直後に該酸化物半導体層の側壁を絶縁性酸化物で覆い、第２の加熱処理を施すことで、酸化物半導体層の側面が真空に曝されることを防ぎ、酸化物半導体層中の欠陥（酸素欠損）を少なくして半導体装置を作製する。酸化物半導体層の側壁はサイドウォール絶縁層により覆われている。なお、該半導体装置はＴＧＢＣ（Ｔｏｐ Ｇａｔｅ Ｂｏｔｔｏｍ Ｃｏｎｔａｃｔ）構造とする。 （もっと読む）