説明

Fターム[5F110PP34]の内容

薄膜トランジスタ (412,022) | 再結晶化 (11,370) | 前処理 (1,993) | ドープ (878) | 触媒となるもの (815)

Fターム[5F110PP34]に分類される特許

161 - 180 / 815


【課題】有機電界発光表示装置及びその製造方法を提供する。
【解決手段】基板100上に位置するバッファ層110と、バッファ層110上に位置する半導体層と、基板100全面にわたって位置するゲート絶縁膜と、半導体層に対応するゲート電極と、ゲート電極と絶縁され、半導体層と接続されるソース/ドレイン電極とを含み、半導体層の上部表面には溝を含んでおり、上記溝には金属シリサイトが位置することを特徴とする薄膜トランジスタ及びその製造方法に関し、上記薄膜トランジスタを含む有機電界発光表示装置及びその製造方法。 (もっと読む)


【課題】半導体層における特性が更に向上した薄膜トランジスタ及び当該薄膜トランジスタを備える有機電界発光表示装置とこれらの製造方法を提供すること。
【解決手段】本発明に係る薄膜トランジスタは、基板上に位置するバッファ層と、前記バッファ層上に位置するソース/ドレイン領域及び1又は複数のチャンネル領域を有する半導体層と、前記基板全面にわたって設けられるゲート絶縁膜と、前記ゲート絶縁膜上に設けられるゲート電極と、前記基板全面にわたって設けられる層間絶縁膜と、前記層間絶縁膜上に位置し、前記半導体層と電気的に接触するソース/ドレイン電極とを含み、前記半導体層のチャンネル領域の多結晶シリコン層は、低角結晶粒界のみを含み、高角結晶粒界は、前記半導体層のチャンネル領域以外の領域に位置する。 (もっと読む)


【課題】寄生抵抗のさらなる低減を図る半導体装置を提供する。
【解決手段】ガラス基板1上にシリコン窒化膜2およびシリコン酸化膜3が形成されている。そのシリコン酸化膜3上に、ソース領域45、ドレイン領域46、チャネル領域40、GOLD領域41,42、ゲート絶縁膜5およびゲート電極6aを含むn型GOLD構造の薄膜トランジスタT4と、ソース領域45、ドレイン領域46、チャネル領域40、ゲート絶縁膜5およびゲート電極6aを含むn型SD構造の薄膜トランジスタT5と、p型のソース領域45、ドレイン領域46、チャネル領域40、ゲート絶縁膜5およびゲート電極6aを含むp型の薄膜トランジスタT6とが形成されている。 (もっと読む)


【課題】基板処理の効率を高めることができ、また半導体膜の移動度を高めることができるレーザー結晶化法を用いた半導体製造装置を提供する。
【解決手段】半導体膜を成膜する成膜装置と、レーザー装置とを備えたマルチチャンバー方式の半導体製造装置であり、レーザー装置は、被処理物に対するレーザー光の照射位置を制御する第1の手段と、レーザー光を発振する第2の手段(レーザー発振装置1213)と、前記レーザー光を加工または集光する第3の手段(光学系1214)と、前記第2の手段の発振を制御し、なおかつ第3の手段によって加工されたレーザー光のビームスポットがマスクの形状のデータ(パターン情報)に従って定められる位置を覆うように前記第1の手段を制御する第4の手段とを有する。 (もっと読む)


【課題】チャネル形成領域の空乏化領域を増やし、電流駆動能力の高い半導体装置を提供する。
【解決手段】トランジスタを有する半導体装置であって、絶縁表面上に所定の間隔を隔てて互いに平行に配列された複数の短冊状の半導体膜と、前記複数の短冊状の半導体膜の上面及び側面に接するゲート絶縁膜と、前記ゲート絶縁膜を介して前記複数の短冊状の半導体膜の上面及び側面を覆うゲート電極を有する半導体装置である。半導体膜の上部及び側部をチャネル形成領域とすることで、電流駆動能力を向上させることができる。 (もっと読む)


【課題】従来のメモリ素子とは異なり、軟化又は溶融といった状態変化を利用したメモリ素子を提供し、メモリ容量が増大されたメモリ装置を提供することを課題とする。
【解決手段】一対の電極間に、ガラス転移温度が異なる複数のメモリ材料層を積層させたメモリ素子である。ガラス転移温度は10℃以上の差があると好ましい。このようなメモリ素子に電圧を印加することで、複数のメモリ材料層を一つずつ軟化又は溶融させる。このような構成により、メモリ容量が3値以上となり増大される。 (もっと読む)


【課題】無線通信機能を有する半導体装置の低消費電力化、通信距離の拡大を図る。
【解決手段】メモリ部と、論理部と、メモリ部及び論理部間を電気的に接続する複数の信号線と、を備え、半導体装置及び通信装置間の転送レートをα[bps]、論理部で生成される第1のクロック周波数をKα[Hz](Kは1以上の整数)、複数の信号線のうち読み出し用信号線をn本(nは2以上の整数)、論理部で生成される第2のクロック周波数をLα/n[Hz](Lは、L/n<Kを満たす任意の整数)とした場合、メモリ部に格納されたデータを論理部へ読み出す場合は、第2のクロック周波数Lα/n[Hz]を用いて、n本の読み出し用信号線を介して行う。 (もっと読む)


【課題】信頼性の高いTFT構造を用いた半導体装置を実現する。
【解決手段】TFTに利用する絶縁膜、例えばゲート絶縁膜、保護膜、下地膜、層間絶縁膜等として、ボロンを含む窒化酸化珪素膜(SiNX Y Z )をスパッタ法で形成する。その結果、この膜の内部応力は、代表的には−5ラ1010dyn/cm2 〜5ラ10
10dyn/cm2 、好ましくは−1010dyn/cm2 〜1010dyn/cm2 となり、高い熱伝導性を有するため、TFTのオン動作時に発生する熱による劣化を防ぐことが可能となった。 (もっと読む)


【課題】明るい画像表示の可能な電子装置を提供する。また、信頼性の高い電子装置を提供することを課題とする。さらに、上記高輝度の画像表示が可能な電子装置の製造コストを低減するためのプロセスを提供することを課題とする。
【解決手段】スイッチング用TFT及び電流制御用TFTを形成し、電流制御用TFTにEL素子が電気的に接続された画素構造とする。電流制御用TFTにゲート絶縁膜を挟んでゲート電極と重なるようにLDD領域を形成し、ゲート電極とLDD領域との間のゲート容量によりゲート電極にかかる電圧が保持される有効発光面積の大きい画素が得られる。 (もっと読む)


【課題】 有機化合物層において生じた光の全てが透明電極である陰極から取り出されるわけではなく、例えば、横方向(基板面と平行な方向)にも発光されるが、結果的にこの横方向に発光する光は取り出されないため、ロスになっていた。そこで、本発明は、発光素子において、ある一方向に取り出す発光量を増加させる構造とした半導体装置およびその作製方法を提供することを課題とする。
【解決手段】 本発明は、半導体基板にlang=EN-US>FETを形成し、絶縁物19の上端部に曲率半径を有する曲面を形成し、該曲面に合わせて第1の電極18c、18dの一部が露呈して斜面が形成され、発光領域となる領域に第1の電極18bが露呈するようにエッチング処理する。有機化合物層20からの発光を第1の電極18c、18dの斜面で反射させて、図1(A)中に示した矢印方向におけるトータルの光の取り出し量を増加させる。 (もっと読む)


【課題】半導体装置の歩留まりを向上させること若しくは製造コストを低減すること又は集積回路の面積を低減する半導体装置を提供する。
【解決手段】半導体装置が有するメモリ素子10のメモリ層12及び抵抗素子20の抵抗層22が同一材料によって構成される。そのため、メモリ層12と、抵抗層22とを同一工程によって形成することで、半導体装置の作製工程数を低減することができる。結果として、半導体装置の歩留まりを向上させること又は製造コストを低減することができる。また、半導体装置は、抵抗値の高い抵抗成分を備えた抵抗素子20を有する。そのため、半導体装置が有する集積回路の面積を低減することができる。 (もっと読む)


【課題】効果的に不純物がドーピングされた多結晶シリコン膜をキャパシタの電極として使用した有機発光表示装置を提供する。
【解決手段】本発明の実施例による有機発光表示装置は、基板本体、前記基板本体上の同一層に形成された半導体層及び第1キャパシタ電極、前記半導体層及び前記第1キャパシタ電極上に形成されたゲート絶縁膜、前記ゲート絶縁膜を間において前記半導体層上に形成されたゲート電極、そして前記ゲート絶縁膜を間において前記第1キャパシタ電極上に形成されて、前記ゲート電極と同一層に形成された第2キャパシタ電極を含む。そして、前記第1キャパシタ電極及び前記半導体層は、各々不純物がドーピングされた多結晶シリコン膜を含み、前記第2キャパシタ電極は前記ゲート電極より相対的に厚さが薄い。 (もっと読む)


【課題】下地に対する選択比が大きく、テーパー形状の配線を形成するドライエッチング
方法を提供する。
【解決手段】基板上に導電性材料からなる膜を形成し、ICPエッチング装置を用いて前
記導電性材料からなる膜をドライエッチングして、テーパー角が60°以下の配線を形成
する。また、基板上に導電性材料からなる膜を形成し、ICPエッチング装置を用いて前
記導電性材料からなる膜をドライエッチングして、テーパー角が60°以下のゲート配線
を形成し、前記ゲート配線上にゲート絶縁膜を形成し、前記ゲート絶縁膜上に活性層を形
成する。 (もっと読む)


【課題】照射面またはその近傍におけるレーザ光の端部は、レンズの収差などにより、エネルギー密度が徐々に減衰しているこのような領域(減衰領域)は被照射体のアニールにおけるエネルギー密度が十分でないので前記被照射体に対して均一なアニールを行うことを提供する。
【解決手段】複数のレーザ光のうちの1つのレーザ光のスポットを切断して2つに分割し、分割されたレーザ光のそれぞれの切断面が外側となるように入れ替える手段と、複数のレーザ光を1つに重ね合わせ線状に形成する手段とを有し、重ね合わせ線状に形成する手段により重ね合わされた線状のレーザー光の長尺方向において、減衰領域を除いたエネルギー密度の平均値は±10%以内であり、重ね合わされた線状のレーザ光は、分割された
レーザ光の切断面を長尺方向の両端部とし、かつ分割されたレーザ光同士は重なり合わない。 (もっと読む)


【課題】多層配線間で形成される寄生容量を低減することを目的の一とする。
【解決手段】画素、メモリ部、又はCMOS回路等に配置されたトランジスタのチャネル形成領域213、214と重なる第1の配線(ゲート電極)の一部または全部と第2の配線(ソース線またはドレイン線)154、157とを重ねる。また、ゲート電極と第2配線154、157の間には第1の層間絶縁膜149及び第2の層間絶縁膜150cを設け、寄生容量を低減した半導体装置である。 (もっと読む)


【課題】半導体膜に混入する不純物濃度を制御した活性層を有する半導体回路を備えた半
導体装置を提供するものである。
【解決手段】上記目的を解決するため、ガラス基板上に200nm〜500nmの膜厚の
第1の窒化珪素膜と、前記第1の窒化珪素膜上に第2の窒化珪素膜と、前記第2の窒化珪
素膜上にチャネル形成領域となる領域を含む非晶質半導体膜と、を有する構成において、
前記第1の絶縁膜と前記第2の絶縁膜との界面において、ボロンを有する。 (もっと読む)


【課題】製造工数を増やすことなく、大粒径の多結晶シリコン膜を有する半導体装置を製造可能な製造装置、および、製造方法を提供する。
【解決手段】製造装置100は、反応室1と、ヒータ2と、圧力計3と、複数のガス導入管4a〜4gと、MFC5a〜5gと、ニッケル導入部6と、バルブ7a,7bと、ICP−MS8と、ガス排出管9と、APC10と、ポンプ11a,11bと、を備えている。製造装置100にニッケル導入部6を設けるため、製造工数を抑えて製造装置100内で大粒径の多結晶シリコン膜34の形成を行うことができ、製造コストを抑えることができる。 (もっと読む)


【課題】本発明は、酸化物半導体層及び多結晶シリコン半導体層を共に使用して、全体的な性能を向上させると同時に、製造工程を単純化した、有機発光表示装置及びその製造方法を提供する。
【解決手段】本発明の実施形態による有機発光表示装置は、基板本体と、第1ゲート電極、第1半導体層、第1ソース電極、及び第1ドレイン電極を有して、前記基板本体上に形成された第1薄膜トランジスターと、第2半導体層、第2ゲート電極、第2ソース電極、及び第2ドレイン電極を有して、前記基板本体上に形成された第2薄膜トランジスターと、前記第1薄膜トランジスターと接続された有機発光素子とを含む。また、前記第1ゲート電極及び前記第2半導体層は互いに同一層に形成されて、各々多結晶シリコンを含む。 (もっと読む)


【課題】 本発明は、非破壊かつ簡便に、所望の電気特性を得るために最適なキャリア濃
度にドーピングできるドーピング装置、並びにドーピング方法、それを用いる薄膜トラン
ジスタの作製方法を提供することを課題とする。
【解決手段】 本発明では、接触角を用いて、半導体素子の電気特性(トランジスタにお
けるしきい値電圧など)を正確かつ精密にモニタし、ドーピング方法を制御することによ
って、特性を制御する。また、本発明により、in−situで特性をモニタすることを
よって、情報を時々刻々取得し、時間遅延なくフィードバックできる。 (もっと読む)


【課題】酸化物半導体層と多結晶シリコン半導体層を共に用い得る有機発光表示装置及びその製造方法を提供する。
【解決手段】基板本体と、基板本体上に形成された第1ゲート電極及び第2半導体層と、第1ゲート電極及び第2半導体層の上に形成されたゲート絶縁膜と、ゲート絶縁膜を介在して第1ゲート電極及び第2半導体層上にそれぞれ形成された第1半導体層及び第2ゲート電極と、第1半導体層と少なくとも一部が相接して重畳した複数のエッチングストッパ層と、複数のエッチングストッパ層をそれぞれ露出する複数のコンタクトホールを有し、第1半導体層及び第2ゲート電極上に形成された層間絶縁膜と、層間絶縁膜上に形成され、複数のエッチングストッパ層を通じて第1半導体層とそれぞれ直接的/間接的に接続された第1ソース電極及び第1ドレイン電極と、層間絶縁膜上に形成され、第2半導体層と接続された第2ソース電極及び第2ドレイン電極とを含む。 (もっと読む)


161 - 180 / 815