多結晶シリコン層の製造方法、薄膜トランジスタ、それを含む有機電界発光表示装置及びその製造方法
【課題】有機電界発光表示装置及びその製造方法を提供する。
【解決手段】基板１００上に位置するバッファ層１１０と、バッファ層１１０上に位置する半導体層と、基板１００全面にわたって位置するゲート絶縁膜と、半導体層に対応するゲート電極と、ゲート電極と絶縁され、半導体層と接続されるソース／ドレイン電極とを含み、半導体層の上部表面には溝を含んでおり、上記溝には金属シリサイトが位置することを特徴とする薄膜トランジスタ及びその製造方法に関し、上記薄膜トランジスタを含む有機電界発光表示装置及びその製造方法。
【解決手段】基板１００上に位置するバッファ層１１０と、バッファ層１１０上に位置する半導体層と、基板１００全面にわたって位置するゲート絶縁膜と、半導体層に対応するゲート電極と、ゲート電極と絶縁され、半導体層と接続されるソース／ドレイン電極とを含み、半導体層の上部表面には溝を含んでおり、上記溝には金属シリサイトが位置することを特徴とする薄膜トランジスタ及びその製造方法に関し、上記薄膜トランジスタを含む有機電界発光表示装置及びその製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、多結晶シリコン層の製造方法、薄膜トランジスタ、それを含む有機電界発光表示装置及びその製造方法に関し、バッファ層、非晶質シリコン層またはキャッピング層にライン状のスクラッチを形成することで、その後、金属触媒を用いて非晶質シリコン層を結晶化時に金属シリサイトをコントロールして多結晶シリコン層の結晶成長をコントロールすることができる。
【背景技術】
【０００２】
一般に、多結晶シリコン層は、高い電界効果移動度及び高速動作回路に適用できるためＣＭＯＳ回路構成が可能であるという長所を有し、薄膜トランジスタ用半導体層の用途として多く用いられる。このような多結晶シリコン層を用いた薄膜トランジスタは、主に能動行列液晶ディスプレイ装置（ＡＭＬＣＤ）の能動素子と有機電界発光素子（ＯＬＥＤ）のスイッチング素子及び駆動素子として用いられる。
【０００３】
上記非晶質シリコンを多結晶シリコンに結晶化する方法としては、固相結晶化法（Ｓｏｌｉｄ Ｐｈａｓｅ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）、エキシマレーザ結晶化法（Ｅｘｃｉｍｅｒ Ｌａｓｅｒ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）、金属誘導結晶化法（Ｍｅｔａｌ Ｉｎｄｕｃｅｄ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）及び金属誘導側面結晶化法（Ｍｅｔａｌ Ｉｎｄｕｃｅｄ Ｌａｔｅｒａｌ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）などがある。
【０００４】
現在、金属を用いて非晶質シリコン層を結晶化する方法は、固相結晶化（Ｓｏｌｉｄ Ｐｈａｓｅ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）よりも低い温度で早期に結晶化される長所を有するため多く研究されている。金属を用いた結晶化方法は、金属誘導結晶化（ＭＩＣ、Ｍｅｔａｌ Ｉｎｄｕｃｅｄ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）方法と金属誘導側面結晶化（ＭＩＬＣ、Ｍｅｔａｌ Ｉｎｄｕｃｅｄ Ｌａｔｅｒａｌ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）方法、ＳＧＳ結晶化（Ｓｕｐｅｒ Ｇｒａｉｎ Ｓｉｌｉｃｏｎ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）方法などがある。しかし、金属触媒を用いた上記方法の場合は、結晶粒形成に係る金属シリサイトからなるシードをコントロールすることが難しく、金属触媒による半導体層の汚染により薄膜トランジスタの素子特性が低下されるとの問題があった。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明は、上記の従来技術の問題点を解決するためのものであって、本発明の目的は、金属触媒を用いて結晶化する際に金属触媒下部領域に位置するバッファ層、非晶質シリコン層またはキャッピング層にスクラッチを形成することで、金属シリサイトの形成をコントロールして多結晶シリコン層の結晶粒をコントロールすることができ、半導体層に存在する金属触媒量を減少させることができるため、特性が向上した半導体層を備える薄膜トランジスタ、それを備える有機電界発光表示装置及びその製造方法を提供することにある。
【課題を解決するための手段】
【０００６】
本発明は、多結晶シリコン層の製造方法、薄膜トランジスタ、それを含む有機電界発光表示装置及びその製造方法に関し、基板を提供する工程と、上記基板上にバッファ層を形成する工程と、上記バッファ層上に非晶質シリコン層を形成する工程と、上記非晶質シリコン層上に溝を形成する工程と、上記非晶質シリコン層上にキャッピング層を形成する工程と、上記キャッピング層上に金属触媒層を形成する工程と、上記基板を熱処理し、上記非晶質シリコン層を多結晶シリコン層に結晶化する工程とを含むことを特徴とする多結晶シリコン層の製造方法を提供する。
【０００７】
そして、基板と、上記基板上に位置するバッファ層と、上記バッファ層上に位置する半導体層と、上記基板全面にわたって位置するゲート絶縁膜と、上記半導体層に対応するゲート電極と、上記ゲート電極と絶縁され、上記半導体層と接続されるソース／ドレイン電極とを含み、上記半導体層の上部表面には溝を含んで、上記溝には金属シリサイトが位置することを特徴とする薄膜トランジスタ及びその製造方法を提供する。
【０００８】
また、上記薄膜トランジスタを含む有機電界発光表示装置及びその製造方法を提供する。
【発明の効果】
【０００９】
本発明は、金属触媒を用いて結晶化する際に、金属触媒下部領域に位置するバッファ層、非晶質シリコン層またはキャッピング層にスクラッチを形成することで、金属シリサイトの形成をコントロールし、多結晶シリコン層の結晶粒をコントロールすることができ、半導体層に存在する金属触媒量を減少することができるため、特性が向上した半導体層の薄膜トランジスタ、それを備える有機電界発光表示装置及びその製造方法を提供することができる。
【図面の簡単な説明】
【００１０】
【図１Ａ】本発明の第１実施例を示す図である。
【図１Ｂ】本発明の第１実施例を示す図である。
【図１Ｃ】本発明の第１実施例を示す図である。
【図１Ｄ】本発明の第１実施例を示す図である。
【図１Ｅ】本発明の第１実施例を示す図である。
【図１Ｆ】本発明の第１実施例に結晶化された多結晶シリコン層の写真である。
【図２Ａ】本発明の第２実施例による薄膜トランジスタを示す図である。
【図２Ｂ】本発明の第２実施例による薄膜トランジスタを示す図である。
【図２Ｃ】本発明の第２実施例による薄膜トランジスタを示す図である。
【図３Ａ】本発明の第３実施例による有機電界発光表示装置を示す図である。
【図３Ｂ】本発明の第３実施例による有機電界発光表示装置を示す図である。
【発明を実施するための形態】
【００１１】
以下、添付した図面を参照して、本発明の好適な実施形態を詳細に説明する。しかしながら、本発明は、ここで説明する実施形態に限定されるわけではなく、他の形態で具体化することができる。
【００１２】
（実施例１）
図１Ａないし図１Ｅは、本発明の一実施例による多結晶シリコン層の製造方法に関する図であり、図１Ｆは多結晶シリコン層の写真である。
【００１３】
図１Ａに示すように、ガラスまたはプラスチックのような基板１００上にバッファ層１１０を形成する。上記バッファ層１１０は、化学的気相蒸着（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法または物理的気相蒸着（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いてシリコン酸化膜、シリコン窒化膜のような絶縁膜を用いて単層またはそれらの複層から形成される。好ましくは、金属触媒がよく拡散されるように、シリコン窒化膜とシリコン酸化膜との複層に形成される。
【００１４】
そして、図１Ｂに示すように、上記基板１００上に非晶質シリコン層１２０Ａを形成する。このとき、上記非晶質シリコン層１２０Ａ上にスクラッチを形成して溝Ａを１つまたは複数個形成する。このとき、上記溝Ａは連続したライン状とすることができる。図１Ｆに示すように、上記非晶質シリコン層１２０Ａ上に形成されている溝Ａを確認することができる。上記溝Ａの幅と深さにより結晶模様を調節することができる。
【００１５】
その後、図１Ｃに示すように、上記溝Ａを備える非晶質シリコン層１２０Ａ上にキャッピング層１２５と金属触媒層１２８を順に形成する。このとき、上記キャッピング層１２５は１０〜２０００Åに形成することが好ましい。厚さが１０Å未満になると、上記キャッピング層１２５内に存在する金属触媒が非晶質シリコン層上に拡散することを妨害する。一方、厚さが２０００Åを超えると、以後に形成される非晶質シリコン層に拡散される金属触媒量が少なくて多結晶シリコン層に結晶化しにくくなる。
【００１６】
また、上記金属触媒層１２８は、Ｎｉ、Ｐｄ、Ａｇ、Ａｕ、Ａｌ、Ｓｎ、Ｓｂ、Ｃｕ、Ｔｒ、及びＣｄからなる群より選択されるいずれか１つを用いて形成することができるが、好ましくは、ニッケル（Ｎｉ）が用いられる。このとき、上記金属触媒層１２８は、上記キャッピング層１２５上に１０１１〜１０１５ａｔｏｍｓ／ｃｍ２の面密度で形成されるが、上記金属触媒が１０１１ａｔｏｍｓ／ｃｍ２の面密度よりも少なく形成された場合には、結晶化の核であるシードの量が少なく上記非晶質シリコン層が多結晶シリコン層として結晶化しにくく、上記金属触媒が１０１５ａｔｏｍｓ／ｃｍ２の面密度よりも多く形成された場合には非晶質シリコン層に拡散される金属触媒量が多くて、多結晶シリコン層の結晶粒が小さくなり、また、残留の金属触媒量が多くなって上記多結晶シリコン層をパターニングして形成される半導体層の特性が低下されることになる。
【００１７】
そして、上記基板１００を熱処理（Ｈ）して、上記金属触媒による上記非晶質シリコン層１２０Ａを結晶化して多結晶シリコン層（図１Ｄに示す１２０Ｂ）として結晶化する。このとき、上記熱処理（Ｈ）工程は、２００〜９００℃の温度範囲で数秒〜数時間の間に進行して上記金属触媒Ａを拡散させることになるが、上記温度と時間で進行させた場合、過度な熱処理工程による基板の変形などを防止することができ、製造コスト及び収率の面からも好ましい。上記熱処理（Ｈ）工程は、炉工程、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）工程、ＵＶ工程またはレーザ工程のうちのいずれか１つの工程が用いられる。
【００１８】
続いて、図１Ｄに示すように、上記熱処理（Ｈ）工程を実施し、結晶化された多結晶シリコン層１２０Ｂを形成し、上記基板１００上のキャッピング層１２５及び金属触媒層１２８を除去する。このとき、上記多結晶シリコン層は上記溝Ａ下部にシード領域１２０ｓを含む。上記シード領域１２０ｓは金属触媒から拡散された金属触媒と非晶質シリコン層との結合で形成された金属シリサイトがシードとなって結晶を形成し始めたものであって、上記シードは溝Ａに集まって形成されるので、溝の同様にライン状に配置される。
【００１９】
図１Ｆに示すように、ライン状のシードが連結しながら形成されていて、シードを中心として両側に一定模様の結晶が成長されていることが観察できる。
【００２０】
したがって、上記ライン状にシードが形成されたことは、スクラッチによる溝部にシードが集まって形成されたものであって、簡単に非晶質シリコン層上部にスクラッチを形成することで、シードの形成位置を調節することができ、結晶の成長を調節することができることがわかる。よって、上記シードを調節して多結晶シリコン層の結晶性を調節し、選択的に半導体層を形成することで、結晶性の均一度の向上した半導体層を備える薄膜トランジスタ及びそれを含む素子を形成することができる。
【００２１】
上記実施例では、非晶質シリコン層に溝を形成して結晶化を進行させたが、非晶質シリコン層の代わりに、バッファ層またはキャッピング層上に溝を形成しても本発明のような結晶化を形成することができる。
【００２２】
（実施例２）
図２Ａないし図２Ｃは、上記第１実施例に記載の多結晶シリコン層の製造方法で形成した薄膜トランジスタを示す図である。以下、上記多結晶シリコン層の製造方法で多結晶シリコン層を形成したので、同じ記載はその説明は省略する。
【００２３】
図２Ａに示すように、第１実施例のように結晶化を実行して多結晶シリコン層２２０Ｂを形成し、上記多結晶シリコン層２２０Ｂの溝の下部には金属触媒とシリコン層からなる金属シリサイトであるシードが形成されてシード領域２２０ｓを形成し、上記シード領域２２０ｓは、上記ライン状の溝Ａに沿って同様に形成されている。そして、上記シードを中心に上記結晶が横に成長されている。
【００２４】
そして、図２Ｂに示すように、上記結晶化された多結晶シリコン層１２０Ｂをパターニングして半導体層２２０に形成する。このとき、上記多結晶シリコン層２２０Ｂの溝部の下部にはシード領域２２０ｓが含まれているので、半導体層の特性を左右するチャンネル領域には溝部が含まれないようにパターニングし、上記半導体層の電流方向が上記溝Ａラインと垂直方向になるように半導体層をパターニングする。
【００２５】
その後、上記基板全面にわたってゲート絶縁膜２３０を形成する。上記ゲート絶縁膜２３０は、シリコン酸化膜、シリコン窒化膜またはこれらの２重層とすることができる。
【００２６】
そして、上記ゲート絶縁膜２３０上に、上記半導体層１２０と対応するゲート電極２４０を形成する。上記ゲート電極２４０は、アルミニウム（Ａｌ）またはアルミニウム−ネオジム（Ａｌ−Ｎｄ）のようなアルミニウム合金の単一層や、クロム（Ｃｒ）またはモリブデン（Ｍｏ）合金の上にアルミニウム合金が積層された多重層のゲート電極用金属層（図示せず）を形成し、フォトエッチング工程で上記ゲート電極用金属層をエッチングして形成する。
【００２７】
その後、図２Ｃに示すように、上記基板２００全面にわたって、層間絶縁膜２５０を形成し、上記ゲート電極２４０と絶縁され、上記半導体層２２０と電気的に接続するソース／ドレイン電極２６０ａ、２６０ｂを形成して本願発明の第２実施例による薄膜トランジスタを完成する。
【００２８】
（実施例３）
第３実施例は、第２実施例の記載の薄膜トランジスタを備える有機電界発光表示装置に関し、同一記載はその説明を省略する。
【００２９】
図３Ａ及び図３Ｂは、本発明の第３実施例による有機電界発光表示装置に関し、まず、図３Ａに示すように、第２実施例による薄膜トランジスタを備える基板２００上に基板全面にわたって絶縁膜２７０を形成する。
【００３０】
そして、上記基板２００上のソース／ドレイン電極２６０ａ、２６０ｂと電気的に接続する第１電極２８０を形成する。
【００３１】
その後、図３Ｂに示すように、上記基板２００上に、上記第１電極２８０の一部を露出させて画素を定義する画素定義膜２８５を形成し、上記露出した第１電極２８０上に有機発光層を含む有機膜層２９０を形成する。
【００３２】
そして、基板２００全面にわたって第２電極２９５を形成することで、本願発明の第３実施例による有機電界発光表示装置を完成する。
【００３３】
（比較例）
比較例は、上記第１実施例のスクラッチを用いて非晶質シリコン層上に溝を形成する工程を省略したものであって、その外の工程は第１実施例と同一であり、同一内容はその記載を省略する。
【００３４】
表１は、本発明の第１実施例による薄膜トランジスタと溝を形成せず、一般のＳＧＳ結晶化を行った比較例の薄膜トランジスタ特性の散布を比較したデータである。
【００３５】
【表１】
【００３６】
表１に示すように、本発明によって非晶質シリコン層上部に溝を形成し、シードを調節する結晶化方法を用いて薄膜トランジスタを形成した実施例１の場合は、閾値電圧が０．０９Ｖであって、本願発明と異なって溝を形成せず結晶化を実施した比較例による閾値電圧は０．２１Ｖであったので、実施例１による薄膜トランジスタの閾値電圧の特性散布がもっとも小さく、実施例１の場合の特性がさらに均一であることがわかる。また、電子移動度の散布は、実施例１の場合が１．０３ｃｍ２／Ｖ・ｓであり、比較例の場合が７．０２ｃｍ２／Ｖ・ｓであって、実施例１の散布値がより小さく、実施例１による薄膜トランジスタの特性もより均一であることがわかる。そして、Ｓファクタの散布も実施例１は０．０４で、比較例は０．０６であるため、実施例１による薄膜トランジスタの散布値がさらに優れ、オン電流特性も実施例１の場合は０．１５μＡ／μｍで、比較例の場合は０．８２μＡ／μｍであって、実施例１のオン電流散布値がさらに優れることがわかる。
【００３７】
したがって、上記のように本発明により形成された薄膜トランジスタはシードの調節が可能であり、非晶質シリコン層の結晶化時に結晶粒を調節することができる。したがって、結晶粒により選択的に半導体層を形成することができるので、本願発明の実施例により形成された薄膜トランジスタは特性の均一度を向上させることができる。したがって、複数個の薄膜トランジスタを備える素子を形成することにおいて、特性の均一な薄膜トランジスタを供給することで輝度等の特性が向上された素子を生産することができる。
【００３８】
上記の第１実施例、第２実施例及び第３実施例は、非晶質シリコン層の表面にスクラッチを形成してライン状の溝を形成した後に結晶化を実施したが、これに限らず、非晶質シリコン層の代わりに、バッファ層またはキャッピング層上に溝を形成した後に結晶化を進行させても同様な結晶化を進行させることができる。
【００３９】
また、上記実施例が非晶質シリコン層上部にキャッピング層を形成した後、金属触媒層を形成して結晶化を進行することを例としてあげて説明したが、これに限定されるものではなく、非晶質シリコン層上部にキャッピング層は省略し、金属触媒層を直接形成して結晶化を進行することも可能である。
【００４０】
また、上記実施例の薄膜トランジスタ及び有機電界発光表示装置は、トップゲート構造として説明したが、これに限定されるものではなく、ボトムゲート構造などにも応用可能である。
【００４１】
上述では、本発明の好ましい実施形態を参照して説明したが、当該技術分野の熟練した当業者は、添付の特許請求範囲に記載された本発明の思想及び領域から逸脱しない範囲で、本発明を多様に修正及び変更させることができる。
【符号の説明】
【００４２】
１００ 基板
１１０ バッファ層
１２０Ａ 非晶質シリコン層
１２５ キャッピング層
１２８ 金属触媒層
Ａ 溝
【技術分野】
【０００１】
本発明は、多結晶シリコン層の製造方法、薄膜トランジスタ、それを含む有機電界発光表示装置及びその製造方法に関し、バッファ層、非晶質シリコン層またはキャッピング層にライン状のスクラッチを形成することで、その後、金属触媒を用いて非晶質シリコン層を結晶化時に金属シリサイトをコントロールして多結晶シリコン層の結晶成長をコントロールすることができる。
【背景技術】
【０００２】
一般に、多結晶シリコン層は、高い電界効果移動度及び高速動作回路に適用できるためＣＭＯＳ回路構成が可能であるという長所を有し、薄膜トランジスタ用半導体層の用途として多く用いられる。このような多結晶シリコン層を用いた薄膜トランジスタは、主に能動行列液晶ディスプレイ装置（ＡＭＬＣＤ）の能動素子と有機電界発光素子（ＯＬＥＤ）のスイッチング素子及び駆動素子として用いられる。
【０００３】
上記非晶質シリコンを多結晶シリコンに結晶化する方法としては、固相結晶化法（Ｓｏｌｉｄ Ｐｈａｓｅ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）、エキシマレーザ結晶化法（Ｅｘｃｉｍｅｒ Ｌａｓｅｒ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）、金属誘導結晶化法（Ｍｅｔａｌ Ｉｎｄｕｃｅｄ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）及び金属誘導側面結晶化法（Ｍｅｔａｌ Ｉｎｄｕｃｅｄ Ｌａｔｅｒａｌ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）などがある。
【０００４】
現在、金属を用いて非晶質シリコン層を結晶化する方法は、固相結晶化（Ｓｏｌｉｄ Ｐｈａｓｅ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）よりも低い温度で早期に結晶化される長所を有するため多く研究されている。金属を用いた結晶化方法は、金属誘導結晶化（ＭＩＣ、Ｍｅｔａｌ Ｉｎｄｕｃｅｄ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）方法と金属誘導側面結晶化（ＭＩＬＣ、Ｍｅｔａｌ Ｉｎｄｕｃｅｄ Ｌａｔｅｒａｌ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）方法、ＳＧＳ結晶化（Ｓｕｐｅｒ Ｇｒａｉｎ Ｓｉｌｉｃｏｎ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）方法などがある。しかし、金属触媒を用いた上記方法の場合は、結晶粒形成に係る金属シリサイトからなるシードをコントロールすることが難しく、金属触媒による半導体層の汚染により薄膜トランジスタの素子特性が低下されるとの問題があった。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明は、上記の従来技術の問題点を解決するためのものであって、本発明の目的は、金属触媒を用いて結晶化する際に金属触媒下部領域に位置するバッファ層、非晶質シリコン層またはキャッピング層にスクラッチを形成することで、金属シリサイトの形成をコントロールして多結晶シリコン層の結晶粒をコントロールすることができ、半導体層に存在する金属触媒量を減少させることができるため、特性が向上した半導体層を備える薄膜トランジスタ、それを備える有機電界発光表示装置及びその製造方法を提供することにある。
【課題を解決するための手段】
【０００６】
本発明は、多結晶シリコン層の製造方法、薄膜トランジスタ、それを含む有機電界発光表示装置及びその製造方法に関し、基板を提供する工程と、上記基板上にバッファ層を形成する工程と、上記バッファ層上に非晶質シリコン層を形成する工程と、上記非晶質シリコン層上に溝を形成する工程と、上記非晶質シリコン層上にキャッピング層を形成する工程と、上記キャッピング層上に金属触媒層を形成する工程と、上記基板を熱処理し、上記非晶質シリコン層を多結晶シリコン層に結晶化する工程とを含むことを特徴とする多結晶シリコン層の製造方法を提供する。
【０００７】
そして、基板と、上記基板上に位置するバッファ層と、上記バッファ層上に位置する半導体層と、上記基板全面にわたって位置するゲート絶縁膜と、上記半導体層に対応するゲート電極と、上記ゲート電極と絶縁され、上記半導体層と接続されるソース／ドレイン電極とを含み、上記半導体層の上部表面には溝を含んで、上記溝には金属シリサイトが位置することを特徴とする薄膜トランジスタ及びその製造方法を提供する。
【０００８】
また、上記薄膜トランジスタを含む有機電界発光表示装置及びその製造方法を提供する。
【発明の効果】
【０００９】
本発明は、金属触媒を用いて結晶化する際に、金属触媒下部領域に位置するバッファ層、非晶質シリコン層またはキャッピング層にスクラッチを形成することで、金属シリサイトの形成をコントロールし、多結晶シリコン層の結晶粒をコントロールすることができ、半導体層に存在する金属触媒量を減少することができるため、特性が向上した半導体層の薄膜トランジスタ、それを備える有機電界発光表示装置及びその製造方法を提供することができる。
【図面の簡単な説明】
【００１０】
【図１Ａ】本発明の第１実施例を示す図である。
【図１Ｂ】本発明の第１実施例を示す図である。
【図１Ｃ】本発明の第１実施例を示す図である。
【図１Ｄ】本発明の第１実施例を示す図である。
【図１Ｅ】本発明の第１実施例を示す図である。
【図１Ｆ】本発明の第１実施例に結晶化された多結晶シリコン層の写真である。
【図２Ａ】本発明の第２実施例による薄膜トランジスタを示す図である。
【図２Ｂ】本発明の第２実施例による薄膜トランジスタを示す図である。
【図２Ｃ】本発明の第２実施例による薄膜トランジスタを示す図である。
【図３Ａ】本発明の第３実施例による有機電界発光表示装置を示す図である。
【図３Ｂ】本発明の第３実施例による有機電界発光表示装置を示す図である。
【発明を実施するための形態】
【００１１】
以下、添付した図面を参照して、本発明の好適な実施形態を詳細に説明する。しかしながら、本発明は、ここで説明する実施形態に限定されるわけではなく、他の形態で具体化することができる。
【００１２】
（実施例１）
図１Ａないし図１Ｅは、本発明の一実施例による多結晶シリコン層の製造方法に関する図であり、図１Ｆは多結晶シリコン層の写真である。
【００１３】
図１Ａに示すように、ガラスまたはプラスチックのような基板１００上にバッファ層１１０を形成する。上記バッファ層１１０は、化学的気相蒸着（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法または物理的気相蒸着（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いてシリコン酸化膜、シリコン窒化膜のような絶縁膜を用いて単層またはそれらの複層から形成される。好ましくは、金属触媒がよく拡散されるように、シリコン窒化膜とシリコン酸化膜との複層に形成される。
【００１４】
そして、図１Ｂに示すように、上記基板１００上に非晶質シリコン層１２０Ａを形成する。このとき、上記非晶質シリコン層１２０Ａ上にスクラッチを形成して溝Ａを１つまたは複数個形成する。このとき、上記溝Ａは連続したライン状とすることができる。図１Ｆに示すように、上記非晶質シリコン層１２０Ａ上に形成されている溝Ａを確認することができる。上記溝Ａの幅と深さにより結晶模様を調節することができる。
【００１５】
その後、図１Ｃに示すように、上記溝Ａを備える非晶質シリコン層１２０Ａ上にキャッピング層１２５と金属触媒層１２８を順に形成する。このとき、上記キャッピング層１２５は１０〜２０００Åに形成することが好ましい。厚さが１０Å未満になると、上記キャッピング層１２５内に存在する金属触媒が非晶質シリコン層上に拡散することを妨害する。一方、厚さが２０００Åを超えると、以後に形成される非晶質シリコン層に拡散される金属触媒量が少なくて多結晶シリコン層に結晶化しにくくなる。
【００１６】
また、上記金属触媒層１２８は、Ｎｉ、Ｐｄ、Ａｇ、Ａｕ、Ａｌ、Ｓｎ、Ｓｂ、Ｃｕ、Ｔｒ、及びＣｄからなる群より選択されるいずれか１つを用いて形成することができるが、好ましくは、ニッケル（Ｎｉ）が用いられる。このとき、上記金属触媒層１２８は、上記キャッピング層１２５上に１０１１〜１０１５ａｔｏｍｓ／ｃｍ２の面密度で形成されるが、上記金属触媒が１０１１ａｔｏｍｓ／ｃｍ２の面密度よりも少なく形成された場合には、結晶化の核であるシードの量が少なく上記非晶質シリコン層が多結晶シリコン層として結晶化しにくく、上記金属触媒が１０１５ａｔｏｍｓ／ｃｍ２の面密度よりも多く形成された場合には非晶質シリコン層に拡散される金属触媒量が多くて、多結晶シリコン層の結晶粒が小さくなり、また、残留の金属触媒量が多くなって上記多結晶シリコン層をパターニングして形成される半導体層の特性が低下されることになる。
【００１７】
そして、上記基板１００を熱処理（Ｈ）して、上記金属触媒による上記非晶質シリコン層１２０Ａを結晶化して多結晶シリコン層（図１Ｄに示す１２０Ｂ）として結晶化する。このとき、上記熱処理（Ｈ）工程は、２００〜９００℃の温度範囲で数秒〜数時間の間に進行して上記金属触媒Ａを拡散させることになるが、上記温度と時間で進行させた場合、過度な熱処理工程による基板の変形などを防止することができ、製造コスト及び収率の面からも好ましい。上記熱処理（Ｈ）工程は、炉工程、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）工程、ＵＶ工程またはレーザ工程のうちのいずれか１つの工程が用いられる。
【００１８】
続いて、図１Ｄに示すように、上記熱処理（Ｈ）工程を実施し、結晶化された多結晶シリコン層１２０Ｂを形成し、上記基板１００上のキャッピング層１２５及び金属触媒層１２８を除去する。このとき、上記多結晶シリコン層は上記溝Ａ下部にシード領域１２０ｓを含む。上記シード領域１２０ｓは金属触媒から拡散された金属触媒と非晶質シリコン層との結合で形成された金属シリサイトがシードとなって結晶を形成し始めたものであって、上記シードは溝Ａに集まって形成されるので、溝の同様にライン状に配置される。
【００１９】
図１Ｆに示すように、ライン状のシードが連結しながら形成されていて、シードを中心として両側に一定模様の結晶が成長されていることが観察できる。
【００２０】
したがって、上記ライン状にシードが形成されたことは、スクラッチによる溝部にシードが集まって形成されたものであって、簡単に非晶質シリコン層上部にスクラッチを形成することで、シードの形成位置を調節することができ、結晶の成長を調節することができることがわかる。よって、上記シードを調節して多結晶シリコン層の結晶性を調節し、選択的に半導体層を形成することで、結晶性の均一度の向上した半導体層を備える薄膜トランジスタ及びそれを含む素子を形成することができる。
【００２１】
上記実施例では、非晶質シリコン層に溝を形成して結晶化を進行させたが、非晶質シリコン層の代わりに、バッファ層またはキャッピング層上に溝を形成しても本発明のような結晶化を形成することができる。
【００２２】
（実施例２）
図２Ａないし図２Ｃは、上記第１実施例に記載の多結晶シリコン層の製造方法で形成した薄膜トランジスタを示す図である。以下、上記多結晶シリコン層の製造方法で多結晶シリコン層を形成したので、同じ記載はその説明は省略する。
【００２３】
図２Ａに示すように、第１実施例のように結晶化を実行して多結晶シリコン層２２０Ｂを形成し、上記多結晶シリコン層２２０Ｂの溝の下部には金属触媒とシリコン層からなる金属シリサイトであるシードが形成されてシード領域２２０ｓを形成し、上記シード領域２２０ｓは、上記ライン状の溝Ａに沿って同様に形成されている。そして、上記シードを中心に上記結晶が横に成長されている。
【００２４】
そして、図２Ｂに示すように、上記結晶化された多結晶シリコン層１２０Ｂをパターニングして半導体層２２０に形成する。このとき、上記多結晶シリコン層２２０Ｂの溝部の下部にはシード領域２２０ｓが含まれているので、半導体層の特性を左右するチャンネル領域には溝部が含まれないようにパターニングし、上記半導体層の電流方向が上記溝Ａラインと垂直方向になるように半導体層をパターニングする。
【００２５】
その後、上記基板全面にわたってゲート絶縁膜２３０を形成する。上記ゲート絶縁膜２３０は、シリコン酸化膜、シリコン窒化膜またはこれらの２重層とすることができる。
【００２６】
そして、上記ゲート絶縁膜２３０上に、上記半導体層１２０と対応するゲート電極２４０を形成する。上記ゲート電極２４０は、アルミニウム（Ａｌ）またはアルミニウム−ネオジム（Ａｌ−Ｎｄ）のようなアルミニウム合金の単一層や、クロム（Ｃｒ）またはモリブデン（Ｍｏ）合金の上にアルミニウム合金が積層された多重層のゲート電極用金属層（図示せず）を形成し、フォトエッチング工程で上記ゲート電極用金属層をエッチングして形成する。
【００２７】
その後、図２Ｃに示すように、上記基板２００全面にわたって、層間絶縁膜２５０を形成し、上記ゲート電極２４０と絶縁され、上記半導体層２２０と電気的に接続するソース／ドレイン電極２６０ａ、２６０ｂを形成して本願発明の第２実施例による薄膜トランジスタを完成する。
【００２８】
（実施例３）
第３実施例は、第２実施例の記載の薄膜トランジスタを備える有機電界発光表示装置に関し、同一記載はその説明を省略する。
【００２９】
図３Ａ及び図３Ｂは、本発明の第３実施例による有機電界発光表示装置に関し、まず、図３Ａに示すように、第２実施例による薄膜トランジスタを備える基板２００上に基板全面にわたって絶縁膜２７０を形成する。
【００３０】
そして、上記基板２００上のソース／ドレイン電極２６０ａ、２６０ｂと電気的に接続する第１電極２８０を形成する。
【００３１】
その後、図３Ｂに示すように、上記基板２００上に、上記第１電極２８０の一部を露出させて画素を定義する画素定義膜２８５を形成し、上記露出した第１電極２８０上に有機発光層を含む有機膜層２９０を形成する。
【００３２】
そして、基板２００全面にわたって第２電極２９５を形成することで、本願発明の第３実施例による有機電界発光表示装置を完成する。
【００３３】
（比較例）
比較例は、上記第１実施例のスクラッチを用いて非晶質シリコン層上に溝を形成する工程を省略したものであって、その外の工程は第１実施例と同一であり、同一内容はその記載を省略する。
【００３４】
表１は、本発明の第１実施例による薄膜トランジスタと溝を形成せず、一般のＳＧＳ結晶化を行った比較例の薄膜トランジスタ特性の散布を比較したデータである。
【００３５】
【表１】
【００３６】
表１に示すように、本発明によって非晶質シリコン層上部に溝を形成し、シードを調節する結晶化方法を用いて薄膜トランジスタを形成した実施例１の場合は、閾値電圧が０．０９Ｖであって、本願発明と異なって溝を形成せず結晶化を実施した比較例による閾値電圧は０．２１Ｖであったので、実施例１による薄膜トランジスタの閾値電圧の特性散布がもっとも小さく、実施例１の場合の特性がさらに均一であることがわかる。また、電子移動度の散布は、実施例１の場合が１．０３ｃｍ２／Ｖ・ｓであり、比較例の場合が７．０２ｃｍ２／Ｖ・ｓであって、実施例１の散布値がより小さく、実施例１による薄膜トランジスタの特性もより均一であることがわかる。そして、Ｓファクタの散布も実施例１は０．０４で、比較例は０．０６であるため、実施例１による薄膜トランジスタの散布値がさらに優れ、オン電流特性も実施例１の場合は０．１５μＡ／μｍで、比較例の場合は０．８２μＡ／μｍであって、実施例１のオン電流散布値がさらに優れることがわかる。
【００３７】
したがって、上記のように本発明により形成された薄膜トランジスタはシードの調節が可能であり、非晶質シリコン層の結晶化時に結晶粒を調節することができる。したがって、結晶粒により選択的に半導体層を形成することができるので、本願発明の実施例により形成された薄膜トランジスタは特性の均一度を向上させることができる。したがって、複数個の薄膜トランジスタを備える素子を形成することにおいて、特性の均一な薄膜トランジスタを供給することで輝度等の特性が向上された素子を生産することができる。
【００３８】
上記の第１実施例、第２実施例及び第３実施例は、非晶質シリコン層の表面にスクラッチを形成してライン状の溝を形成した後に結晶化を実施したが、これに限らず、非晶質シリコン層の代わりに、バッファ層またはキャッピング層上に溝を形成した後に結晶化を進行させても同様な結晶化を進行させることができる。
【００３９】
また、上記実施例が非晶質シリコン層上部にキャッピング層を形成した後、金属触媒層を形成して結晶化を進行することを例としてあげて説明したが、これに限定されるものではなく、非晶質シリコン層上部にキャッピング層は省略し、金属触媒層を直接形成して結晶化を進行することも可能である。
【００４０】
また、上記実施例の薄膜トランジスタ及び有機電界発光表示装置は、トップゲート構造として説明したが、これに限定されるものではなく、ボトムゲート構造などにも応用可能である。
【００４１】
上述では、本発明の好ましい実施形態を参照して説明したが、当該技術分野の熟練した当業者は、添付の特許請求範囲に記載された本発明の思想及び領域から逸脱しない範囲で、本発明を多様に修正及び変更させることができる。
【符号の説明】
【００４２】
１００ 基板
１１０ バッファ層
１２０Ａ 非晶質シリコン層
１２５ キャッピング層
１２８ 金属触媒層
Ａ 溝
【特許請求の範囲】
【請求項１】
基板を提供する工程と、
前記基板上にバッファ層を形成する工程と、
前記バッファ層上に非晶質シリコン層を形成する工程と、
前記非晶質シリコン層上に溝を形成する工程と、
前記非晶質シリコン層上にキャッピング層を形成する工程と、
前記キャッピング層上に金属触媒層を形成する工程と、
前記基板を熱処理し、前記非晶質シリコン層を多結晶シリコン層に結晶化する工程と、
を含むことを特徴とする多結晶シリコン層の製造方法。
【請求項２】
前記溝は、ライン状であることを特徴とする請求項１に記載の多結晶シリコン層の製造方法。
【請求項３】
前記ライン状の溝は、１つまたは複数個であり、各溝の間隔を調節して前記多結晶シリコン層の結晶粒の大きさを調節することを特徴とする請求項２に記載の多結晶シリコン層の製造方法。
【請求項４】
前記金属触媒層は、１０１１〜１０１５ａｔｏｍｓ／ｃｍ２の面密度になるように形成することを特徴とする請求項１に記載の多結晶シリコン層の製造方法。
【請求項５】
前記熱処理は、２００〜９００℃の温度で実施することを特徴とする請求項１に記載の多結晶シリコン層の製造方法。
【請求項６】
前記非晶質シリコン層の溝部分に金属シリサイトを形成することを特徴とする請求項１に記載の多結晶シリコン層の製造方法。
【請求項７】
基板と、
前記基板上に位置するバッファ層と、
前記バッファ層上に位置する半導体層と、
前記基板全面にわたって位置するゲート絶縁膜と、
前記半導体層に対応するゲート電極と、
前記ゲート電極と絶縁され、前記半導体層と接続されるソース／ドレイン電極と、を含み、前記半導体層の上部表面には溝を有し、前記溝には金属シリサイトが位置することを含むことを特徴とする薄膜トランジスタ。
【請求項８】
前記溝は、ライン状であることを特徴とする請求項７に記載の薄膜トランジスタ。
【請求項９】
前記金属シリサイトは、前記溝に沿って連続的に位置していることを特徴とする請求項７に記載の薄膜トランジスタ。
【請求項１０】
前記溝は、半導体層のチャンネル領域以外の領域に位置することを特徴とする請求項７に記載の薄膜トランジスタ。
【請求項１１】
前記金属シリサイトは、Ｎｉ、Ｐｄ、Ａｇ、Ａｕ、Ａｌ、Ｓｎ、Ｓｂ、Ｃｕ、Ｔｒ、及びＣｄからなる群より選択されるいずれか１つからなる金属シリサイトであることを特徴とする請求項７に記載の薄膜トランジスタ。
【請求項１２】
前記溝のライン方向は、前記半導体層の電流が流れる方向と垂直方向になるように位置することを特徴とする請求項８に記載の薄膜トランジスタ。
【請求項１３】
基板を提供する工程と、
前記基板上にバッファ層を形成する工程と、
前記バッファ層上に非晶質シリコン層を形成する工程と、
前記非晶質シリコン層上に溝を形成する工程と、
前記非晶質シリコン層上にキャッピング層を形成する工程と、
前記キャッピング層上に金属触媒層を形成する工程と、
前記基板を熱処理し、前記非晶質シリコン層を多結晶シリコン層に結晶化する工程と、
前記金属触媒層とキャッピング層を除去する工程と、
前記多結晶シリコン層をパターニングして半導体層に形成する工程と、
前記基板全面にわたってゲート絶縁膜を形成する工程と、
前記半導体層と対応するゲート電極を形成する工程と、
前記ゲート電極と絶縁され、前記半導体層と接続されるソース／ドレイン電極を形成する工程と
を含むことを特徴とする薄膜トランジスタの製造方法。
【請求項１４】
前記溝は、ライン状に形成されることを特徴とする請求項１３に記載の薄膜トランジスタの製造方法。
【請求項１５】
前記ライン状の溝は、１つまたは複数個であり、各溝の間隔を調節して前記多結晶シリコン層の結晶粒の大きさを調節することを特徴とする請求項１４に記載の薄膜トランジスタの製造方法。
【請求項１６】
前記金属触媒層は、前記Ｎｉ、Ｐｄ、Ａｇ、Ａｕ、Ａｌ、Ｓｎ、Ｓｂ、Ｃｕ、Ｔｒ、及びＣｄからなる群より選択されるいずれか１つで形成することを特徴とする請求項１３に記載の薄膜トランジスタの製造方法。
【請求項１７】
前記熱処理は、２００〜９００℃の温度で実施することを特徴とする請求項１３に記載の薄膜トランジスタの製造方法。
【請求項１８】
前記ライン状の溝は、前記半導体層の電流の流れ方向と垂直した方向になるように形成することを特徴とする請求項１４に記載の薄膜トランジスタの製造方法。
【請求項１９】
前記ライン状の溝は、前記半導体層のチャンネル領域以外の領域に位置するようにパターニングすることを特徴とする請求項１４に記載の薄膜トランジスタの製造方法。
【請求項２０】
基板と、
前記基板上に位置するバッファ層と、
前記バッファ層上に位置する半導体層と、
前記基板全面にわたって位置するゲート絶縁膜と、
前記半導体層に対応するゲート電極と、
前記ゲート電極と絶縁され、前記半導体層と接続されるソース／ドレイン電極と、
前記基板全面にわたって位置する絶縁膜と、
前記ソース／ドレイン電極と電気的に接続する第１電極、有機膜層及び第２電極と、を含み、前記半導体層の上部表面には溝を有し、前記溝には金属シリサイトが位置することを含むことを特徴とする有機電界発光表示装置。
【請求項２１】
前記溝は、ライン状であることを特徴とする請求項２０に記載の有機電界発光表示装置。
【請求項２２】
前記金属シリサイトは、前記溝に沿って連続的に位置していることを特徴とする請求項２０に記載の有機電界発光表示装置。
【請求項２３】
前記溝は、半導体層のチャンネル領域以外の領域に位置することを特徴とする請求項２０に記載の有機電界発光表示装置。
【請求項２４】
前記金属シリサイトは、Ｎｉ、Ｐｄ、Ａｇ、Ａｕ、Ａｌ、Ｓｎ、Ｓｂ、Ｃｕ、Ｔｒ、及びＣｄからなる群より選択されるいずれか１つからなる金属シリサイトであることを特徴とする請求項２０に記載の有機電界発光表示装置。
【請求項２５】
前記溝のラインの方向は、前記半導体層の電流が流れる方向と垂直方向になるように位置することを特徴とする請求項２１に記載の有機電界発光表示装置。
【請求項２６】
基板を提供する工程と、
前記基板上にバッファ層を形成する工程と、
前記バッファ層上に非晶質シリコン層を形成する工程と、
前記非晶質シリコン層上に溝を形成する工程と、
前記非晶質シリコン層上にキャッピング層を形成する工程と、
前記キャッピング層上に金属触媒層を形成する工程と、
前記基板を熱処理し、前記非晶質シリコン層を多結晶シリコン層に結晶化する工程と、
前記金属触媒層とキャッピング層を除去する工程と、
前記多結晶シリコン層をパターニングして半導体層に形成する工程と、
前記基板全面にわたってゲート絶縁膜を形成する工程と、
前記半導体層に対応するゲート電極を形成する工程と、
前記ゲート電極と絶縁され、前記半導体層と接続されるソース／ドレイン電極を形成することを含み、前記ソース／ドレイン電極と接続される第１電極、有機膜層及び第２電極を形成する工程と、
を含むことを特徴とする有機電界発光表示装置の製造方法。
【請求項２７】
前記溝は、ライン状に形成されることを特徴とする請求項２６に記載の有機電界発光表示装置の製造方法。
【請求項２８】
前記ライン状の溝は、１つまたは複数個であり、各溝の間隔を調節して前記多結晶シリコン層の結晶粒の大きさを調節することを特徴とする請求項２７に記載の有機電界発光表示装置の製造方法。
【請求項２９】
前記金属触媒層は、Ｎｉ、Ｐｄ、Ａｇ、Ａｕ、Ａｌ、Ｓｎ、Ｓｂ、Ｃｕ、Ｔｒ、及びＣｄからなる群より選択されるいずれか１つで形成することを特徴とする請求項２６に記載の有機電界発光表示装置の製造方法。
【請求項３０】
前記熱処理は、２００〜９００℃の温度で実施することを特徴とする請求項２６に記載の有機電界発光表示装置の製造方法。
【請求項３１】
前記ライン状の溝は、前記半導体層の電流の流れ方向と垂直した方向に形成されることを特徴とする請求項２７に記載の有機電界発光表示装置の製造方法。
【請求項３２】
前記ライン状の溝は、前記半導体層のチャンネル領域以外の領域に位置するようにパターニングすることを特徴とする請求項２７に記載の有機電界発光表示装置の製造方法。
【請求項１】
基板を提供する工程と、
前記基板上にバッファ層を形成する工程と、
前記バッファ層上に非晶質シリコン層を形成する工程と、
前記非晶質シリコン層上に溝を形成する工程と、
前記非晶質シリコン層上にキャッピング層を形成する工程と、
前記キャッピング層上に金属触媒層を形成する工程と、
前記基板を熱処理し、前記非晶質シリコン層を多結晶シリコン層に結晶化する工程と、
を含むことを特徴とする多結晶シリコン層の製造方法。
【請求項２】
前記溝は、ライン状であることを特徴とする請求項１に記載の多結晶シリコン層の製造方法。
【請求項３】
前記ライン状の溝は、１つまたは複数個であり、各溝の間隔を調節して前記多結晶シリコン層の結晶粒の大きさを調節することを特徴とする請求項２に記載の多結晶シリコン層の製造方法。
【請求項４】
前記金属触媒層は、１０１１〜１０１５ａｔｏｍｓ／ｃｍ２の面密度になるように形成することを特徴とする請求項１に記載の多結晶シリコン層の製造方法。
【請求項５】
前記熱処理は、２００〜９００℃の温度で実施することを特徴とする請求項１に記載の多結晶シリコン層の製造方法。
【請求項６】
前記非晶質シリコン層の溝部分に金属シリサイトを形成することを特徴とする請求項１に記載の多結晶シリコン層の製造方法。
【請求項７】
基板と、
前記基板上に位置するバッファ層と、
前記バッファ層上に位置する半導体層と、
前記基板全面にわたって位置するゲート絶縁膜と、
前記半導体層に対応するゲート電極と、
前記ゲート電極と絶縁され、前記半導体層と接続されるソース／ドレイン電極と、を含み、前記半導体層の上部表面には溝を有し、前記溝には金属シリサイトが位置することを含むことを特徴とする薄膜トランジスタ。
【請求項８】
前記溝は、ライン状であることを特徴とする請求項７に記載の薄膜トランジスタ。
【請求項９】
前記金属シリサイトは、前記溝に沿って連続的に位置していることを特徴とする請求項７に記載の薄膜トランジスタ。
【請求項１０】
前記溝は、半導体層のチャンネル領域以外の領域に位置することを特徴とする請求項７に記載の薄膜トランジスタ。
【請求項１１】
前記金属シリサイトは、Ｎｉ、Ｐｄ、Ａｇ、Ａｕ、Ａｌ、Ｓｎ、Ｓｂ、Ｃｕ、Ｔｒ、及びＣｄからなる群より選択されるいずれか１つからなる金属シリサイトであることを特徴とする請求項７に記載の薄膜トランジスタ。
【請求項１２】
前記溝のライン方向は、前記半導体層の電流が流れる方向と垂直方向になるように位置することを特徴とする請求項８に記載の薄膜トランジスタ。
【請求項１３】
基板を提供する工程と、
前記基板上にバッファ層を形成する工程と、
前記バッファ層上に非晶質シリコン層を形成する工程と、
前記非晶質シリコン層上に溝を形成する工程と、
前記非晶質シリコン層上にキャッピング層を形成する工程と、
前記キャッピング層上に金属触媒層を形成する工程と、
前記基板を熱処理し、前記非晶質シリコン層を多結晶シリコン層に結晶化する工程と、
前記金属触媒層とキャッピング層を除去する工程と、
前記多結晶シリコン層をパターニングして半導体層に形成する工程と、
前記基板全面にわたってゲート絶縁膜を形成する工程と、
前記半導体層と対応するゲート電極を形成する工程と、
前記ゲート電極と絶縁され、前記半導体層と接続されるソース／ドレイン電極を形成する工程と
を含むことを特徴とする薄膜トランジスタの製造方法。
【請求項１４】
前記溝は、ライン状に形成されることを特徴とする請求項１３に記載の薄膜トランジスタの製造方法。
【請求項１５】
前記ライン状の溝は、１つまたは複数個であり、各溝の間隔を調節して前記多結晶シリコン層の結晶粒の大きさを調節することを特徴とする請求項１４に記載の薄膜トランジスタの製造方法。
【請求項１６】
前記金属触媒層は、前記Ｎｉ、Ｐｄ、Ａｇ、Ａｕ、Ａｌ、Ｓｎ、Ｓｂ、Ｃｕ、Ｔｒ、及びＣｄからなる群より選択されるいずれか１つで形成することを特徴とする請求項１３に記載の薄膜トランジスタの製造方法。
【請求項１７】
前記熱処理は、２００〜９００℃の温度で実施することを特徴とする請求項１３に記載の薄膜トランジスタの製造方法。
【請求項１８】
前記ライン状の溝は、前記半導体層の電流の流れ方向と垂直した方向になるように形成することを特徴とする請求項１４に記載の薄膜トランジスタの製造方法。
【請求項１９】
前記ライン状の溝は、前記半導体層のチャンネル領域以外の領域に位置するようにパターニングすることを特徴とする請求項１４に記載の薄膜トランジスタの製造方法。
【請求項２０】
基板と、
前記基板上に位置するバッファ層と、
前記バッファ層上に位置する半導体層と、
前記基板全面にわたって位置するゲート絶縁膜と、
前記半導体層に対応するゲート電極と、
前記ゲート電極と絶縁され、前記半導体層と接続されるソース／ドレイン電極と、
前記基板全面にわたって位置する絶縁膜と、
前記ソース／ドレイン電極と電気的に接続する第１電極、有機膜層及び第２電極と、を含み、前記半導体層の上部表面には溝を有し、前記溝には金属シリサイトが位置することを含むことを特徴とする有機電界発光表示装置。
【請求項２１】
前記溝は、ライン状であることを特徴とする請求項２０に記載の有機電界発光表示装置。
【請求項２２】
前記金属シリサイトは、前記溝に沿って連続的に位置していることを特徴とする請求項２０に記載の有機電界発光表示装置。
【請求項２３】
前記溝は、半導体層のチャンネル領域以外の領域に位置することを特徴とする請求項２０に記載の有機電界発光表示装置。
【請求項２４】
前記金属シリサイトは、Ｎｉ、Ｐｄ、Ａｇ、Ａｕ、Ａｌ、Ｓｎ、Ｓｂ、Ｃｕ、Ｔｒ、及びＣｄからなる群より選択されるいずれか１つからなる金属シリサイトであることを特徴とする請求項２０に記載の有機電界発光表示装置。
【請求項２５】
前記溝のラインの方向は、前記半導体層の電流が流れる方向と垂直方向になるように位置することを特徴とする請求項２１に記載の有機電界発光表示装置。
【請求項２６】
基板を提供する工程と、
前記基板上にバッファ層を形成する工程と、
前記バッファ層上に非晶質シリコン層を形成する工程と、
前記非晶質シリコン層上に溝を形成する工程と、
前記非晶質シリコン層上にキャッピング層を形成する工程と、
前記キャッピング層上に金属触媒層を形成する工程と、
前記基板を熱処理し、前記非晶質シリコン層を多結晶シリコン層に結晶化する工程と、
前記金属触媒層とキャッピング層を除去する工程と、
前記多結晶シリコン層をパターニングして半導体層に形成する工程と、
前記基板全面にわたってゲート絶縁膜を形成する工程と、
前記半導体層に対応するゲート電極を形成する工程と、
前記ゲート電極と絶縁され、前記半導体層と接続されるソース／ドレイン電極を形成することを含み、前記ソース／ドレイン電極と接続される第１電極、有機膜層及び第２電極を形成する工程と、
を含むことを特徴とする有機電界発光表示装置の製造方法。
【請求項２７】
前記溝は、ライン状に形成されることを特徴とする請求項２６に記載の有機電界発光表示装置の製造方法。
【請求項２８】
前記ライン状の溝は、１つまたは複数個であり、各溝の間隔を調節して前記多結晶シリコン層の結晶粒の大きさを調節することを特徴とする請求項２７に記載の有機電界発光表示装置の製造方法。
【請求項２９】
前記金属触媒層は、Ｎｉ、Ｐｄ、Ａｇ、Ａｕ、Ａｌ、Ｓｎ、Ｓｂ、Ｃｕ、Ｔｒ、及びＣｄからなる群より選択されるいずれか１つで形成することを特徴とする請求項２６に記載の有機電界発光表示装置の製造方法。
【請求項３０】
前記熱処理は、２００〜９００℃の温度で実施することを特徴とする請求項２６に記載の有機電界発光表示装置の製造方法。
【請求項３１】
前記ライン状の溝は、前記半導体層の電流の流れ方向と垂直した方向に形成されることを特徴とする請求項２７に記載の有機電界発光表示装置の製造方法。
【請求項３２】
前記ライン状の溝は、前記半導体層のチャンネル領域以外の領域に位置するようにパターニングすることを特徴とする請求項２７に記載の有機電界発光表示装置の製造方法。
【図１Ａ】
【図１Ｂ】
【図１Ｃ】
【図１Ｄ】
【図１Ｅ】
【図２Ａ】
【図２Ｂ】
【図２Ｃ】
【図３Ａ】
【図３Ｂ】
【図１Ｆ】
【図１Ｂ】
【図１Ｃ】
【図１Ｄ】
【図１Ｅ】
【図２Ａ】
【図２Ｂ】
【図２Ｃ】
【図３Ａ】
【図３Ｂ】
【図１Ｆ】
【公開番号】特開２０１１−１０９０７５（Ｐ２０１１−１０９０７５Ａ）
【公開日】平成２３年６月２日（２０１１．６．２）
【国際特許分類】
【出願番号】特願２０１０−２３０４２８（Ｐ２０１０−２３０４２８）
【出願日】平成２２年１０月１３日（２０１０．１０．１３）
【出願人】（３０８０４０３５１）三星モバイルディスプレイ株式會社 (764)
【Ｆターム（参考）】
【公開日】平成２３年６月２日（２０１１．６．２）
【国際特許分類】
【出願日】平成２２年１０月１３日（２０１０．１０．１３）
【出願人】（３０８０４０３５１）三星モバイルディスプレイ株式會社 (764)
【Ｆターム（参考）】
[ Back to top ]