【課題】電気特性が良好で信頼性の高いトランジスタ及び当該トランジスタを用いた表示
装置を提供する。
【解決手段】チャネル領域に酸化物半導体を用いたボトムゲート型のトランジスタであっ
て、加熱処理により脱水化または脱水素化された酸化物半導体層を活性層に用い、該活性
層は、微結晶化した表層部の第１の領域と、その他の部分の第２の領域で形成されている
。この様な構成をした酸化物半導体層を用いることにより、表層部からの水分の再侵入や
酸素の脱離によるｎ型化や寄生チャネル発生の抑制、及びソース電極及びドレイン電極と
の接触抵抗を下げることができる。 （もっと読む）

【課題】安定して動作することが可能なパルス信号出力回路及びそれを含むシフトレジス
タを提供することを課題の一とする。
【解決手段】開示する発明の一態様のパルス信号出力回路は、出力端子と接続するノード
を構成するトランジスタのチャネル長を、出力端子として機能するトランジスタのチャネ
ル長よりも大きくする。これによって、該ノードからの電流のリークを抑制して、長期間
にわたって安定して電位を保持することが可能となり、パルス信号出力回路の誤作動を防
止することができる。 （もっと読む）

【課題】簡易な工程で製造歩留まりを向上させることが可能なデバイスの製造方法および表示装置の製造方法等を提供する。
【解決手段】基板１１上にデバイス（ＴＦＴ層１２）を形成する工程は、薄膜を形成する工程（工程Ｓ１１）と、薄膜上にフォトレジスト膜を形成する工程（工程Ｓ１２）と、露光マスクＭ１を用いてフォトレジスト膜に対して露光を行う露光工程（工程Ｓ１３）と、露光がなされたフォトレジスト膜をエッチングする工程（工程Ｓ１５）とを含んでいる。露光工程では、フォトレジスト膜に対する露光を複数回連続して行う（工程Ｓ１３１，Ｓ１３２）。これにより、製造工程の増加を抑えつつ、異物の混入等に起因した薄膜パターンにおけるエッチング不良を低減することができる。 （もっと読む）

【課題】ソース電極およびドレイン電極からのオーミックコンタクト膜の延在部分の表面を介したリーク電流、およびオーミックコンタクト膜と半導体能動膜との接合側面部での欠陥を介したリーク電流を増大させないことが可能な薄膜トランジスタを提供することにある。
【解決手段】オーソミックコンタクト層８の一方は、電極９，１０の一方に接触して覆われた接触部分８１と、接触部分８１よりも厚さ方向Ｄ２において薄く、厚さ方向Ｄ２から見て電極９，１０の一方からはみ出して電極９，１０の他方へと延在して半導体能動膜７の少なくとも一部７１を避けて覆う延在部分８２とを有する。 （もっと読む）

【課題】安定した電気特性を有する薄膜トランジスタを有する、信頼性のよい半導体装置
を提供することを課題の一とする。また、高信頼性の半導体装置を低コストで生産性よく
作製することを課題の一とする。
【解決手段】チャネル形成領域を含む半導体層、ソース領域及びドレイン領域を酸化物半
導体層とする薄膜トランジスタを有する半導体装置の作製方法において、酸化物半導体層
の純度を高め、不純物である水分などを低減する加熱処理（脱水化または脱水素化のため
の加熱処理）を行う。 （もっと読む）

【課題】より安定した電気的特性の酸化インジウム亜鉛でなる酸化物半導体膜を提供する。また、当該酸化物半導体膜を用いることにより、半導体装置に安定した電気的特性を付与し、信頼性の高い半導体装置を提供する。
【解決手段】酸化インジウム亜鉛でなる酸化物半導体膜において、当該酸化物半導体膜は、ａ−ｂ面が酸化物半導体膜表面に概略平行である六方晶の結晶構造と、ａ−ｂ面が該酸化物半導体膜表面に概略平行である菱面体晶の結晶構造と、を有する酸化物半導体膜である。 （もっと読む）

【課題】管理コストを低減し、さらに、製造工程を削減して製造原価のコストダウンを図ることの可能な半導体デバイス及び薄膜トランジスタ、並びに、それらの製造方法の提案を目的とする。
【解決手段】所定の材料からなり、活性層４１となる半導体と、所定の材料と同じ組成の材料からなり、ソース電極５１、ドレイン電極５３及び画素電極５５の少なくとも一つとなる導電体とを備えた薄膜トランジスタ２の製造方法であって、非晶質の所定の材料からなる被処理体及び導電体（ソース電極５１、ソース配線５２、ドレイン電極５３、ドレイン配線５４及び画素電極５５）を一括成膜し、さらに一括形成する工程と、形成された被処理体を結晶化させて活性層４１とする工程とを有する方法としてある。 （もっと読む）

【課題】電気的特性の安定した酸化物半導体膜を用いることにより、半導体装置に安定した電気的特性を付与し、信頼性の高い半導体装置を提供すること。また、結晶性の高い酸化物半導体膜を用いることにより、移動度の向上した半導体装置を提供すること。
【解決手段】表面粗さの低減された絶縁膜上に接して、結晶性を有する酸化物半導体膜を形成することにより、電気的特性の安定した酸化物半導体膜を形成することができる。これにより、半導体装置に安定した電気的特性を付与し、信頼性の高い半導体装置を提供することができる。さらに、移動度の向上した半導体装置を提供することができる。 （もっと読む）

【課題】電気特性及び信頼性の高い薄膜トランジスタを有する半導体装置、及び該半導体
装置を量産高く作製する方法を提案することを課題とする。
【解決手段】半導体層としてＩｎ、Ｇａ、及びＺｎを含む酸化物半導体膜を用い、半導体
層とソース電極層及びドレイン電極層との間にバッファ層が設けられた逆スタガ型（ボト
ムゲート構造）の薄膜トランジスタを含むことを要旨とする。ソース電極層及びドレイン
電極層と半導体層との間に、半導体層よりもキャリア濃度の高いバッファ層を意図的に設
けることによってオーミック性のコンタクトを形成する。 （もっと読む）

【課題】酸化物半導体膜を用いたトランジスタに安定した電気的特性を付与し、信頼性の高い半導体装置を作製する。
【解決手段】酸化物半導体膜を活性層に用いるトランジスタにおいて、チャネル領域と隣接するソース領域およびドレイン領域に微小な空洞を設ける。酸化物半導体膜に形成されるソース領域およびドレイン領域に微小な空洞を設けることによって、微小な空洞に酸化物半導体膜のチャネル領域に含まれる水素を捕獲させることができる。 （もっと読む）

【課題】信頼性の高い、酸化物半導体を有する半導体装置。
【解決手段】酸化物半導体層は、ソース電極と重なる第１の領域と、ドレイン電極と重なる第２の領域と、ソース電極及びドレイン電極と重ならない第３の領域と、を有し、記第３の領域における酸化物半導体層の膜厚は、第１の領域及び第２の領域における酸化物半導体層の膜厚よりも小さく、第３の領域における酸化物半導体層の一端部は、第１のテーパを有し、記第３の領域における酸化物半導体層の他端部は、第２のテーパを有し、ソース電極の端部は、第３のテーパを有し、ドレイン電極の端部は、第４のテーパを有し、第１のテーパと、第３のテーパとは連続した形状を有し、第２のテーパと、第４のテーパとは連続した形状を有する半導体装置である。 （もっと読む）

【課題】酸化物半導体を用いた半導体装置に安定した電気的特性を付与し、高信頼性化する。
【解決手段】酸化物半導体膜を含むトランジスタの作製工程において、少なくとも酸化物半導体膜中に希ガスイオンを注入する注入工程を行い、減圧下、窒素雰囲気下、又は希ガス雰囲気下において、希ガスイオンを注入した酸化物半導体膜に加熱工程を行って希ガスイオンを注入した酸化物半導体膜中に含まれる水素若しくは水を放出させ、酸化物半導体膜を高純度化する。 （もっと読む）

【課題】メモリセル毎に選択動作を行う。
【解決手段】装置は、第１のメモリセルと、第１のメモリセルと同じ行に設けられた第２のメモリセルと、を具備し、前記第１及び第２のメモリセルのそれぞれは、第１のゲート及び第２のゲートを有し、オン状態又はオフ状態になることにより、メモリセルにおける少なくともデータの書き込み及びデータの保持を制御する電界効果トランジスタを備え、前記第１のメモリセル及び前記第２のメモリセルが備える前記電界効果トランジスタの前記第１のゲートのそれぞれに電気的に接続される行選択線と、前記第１のメモリセルが備える前記電界効果トランジスタの前記第２のゲートに電気的に接続される第１の列選択線と、前記第２のメモリセルが備える前記電界効果トランジスタの前記第２のゲートに電気的に接続される第２の列選択線と、をさらに具備する。 （もっと読む）

【課題】酸化物半導体を用いた半導体装置に安定した電気的特性を付与し、高信頼性化する。
【解決手段】酸化物半導体層を含むトランジスタの作製工程において、酸化シリコン膜上に、酸化物半導体が結晶状態における化学量論的組成比に対し、酸素の含有量が過剰な領域が含まれている非晶質酸化物半導体層を形成し、該非晶質酸化物半導体層上に酸化アルミニウム膜を形成した後、加熱処理を行い該非晶質酸化物半導体層の少なくとも一部を結晶化させて、表面に概略垂直なｃ軸を有している結晶を含む酸化物半導体層を形成する。 （もっと読む）

【課題】トランジスタのサイズを縮小しつつ、良好なスイッチング特性を有する半導体装置を提供する。
【解決手段】一対の第１の突起と、一対の第１の突起の間に設けられる第２の突起とを有するゲート電極と、ゲート電極を覆うゲート絶縁膜と、ゲート絶縁膜と接して、且つ一対の第１の突起および第２の突起に重畳する半導体膜と、半導体膜と接して、且つ一対の第１の突起と重畳する一対の電極と、を有し、半導体膜の側端は、半導体膜のチャネル幅方向において、一対の第１の突起の頂面より外側であり、一対の電極の側端は、半導体膜のチャネル幅方向において、一対の第１の突起の頂面より外側である半導体装置である。 （もっと読む）

【課題】特性の異なるＴＦＴを同一基板上に形成する場合、フォトマスク数を増やすことで特性の異なるＴＦＴを形成すると、ＴＡＴが延び、価格も高騰するという課題があった。
【解決手段】１つのハーフトーンマスクを用いて、第２領域１５６とチャネル前駆体１６１ａとソース・ドレイン前駆体１６５ａとで膜厚の異なる段差レジストを形成する。ＮＭＯＳＴＦＴのチャネル前駆体１６１ａには低加速エネルギーでは不純物が透過せず、高加速エネルギーでは不純物が通るレジスト膜厚の設定とし、ソース・ドレイン前駆体１６５ａではレジストを開口させた。まず低加速エネルギーでソース・ドレイン前駆体１６５ａにイオン注入し、次に、高加速エネルギーでチャネル前駆体１６１ａにイオン注入する。第２領域１５６では２回の注入で、不純物が透過しないレジスト膜厚に設定する。 （もっと読む）

【課題】パターンの微細化、特に、ＳＲＡＭのセル面積を縮小するためには、隣接ゲートの端部間距離を縮小することが重要となる。しかし、２８ｎｍテクノロジノードにおいては、ＡｒＦによる単一回露光でパターンを転写することは、一般に困難である。従って、通常、複数回の露光、エッチング等を繰り返すことによって、微細パターンを形成しているが、ゲートスタック材にＨｉｇｈ−ｋ絶縁膜やメタル電極部材が使用されているため、酸化耐性やウエットエッチ耐性が低い等の問題がある。
【解決手段】本願発明は、メモリ領域におけるｈｉｇｈ−ｋゲート絶縁膜およびメタル電極膜を有するゲート積層膜のパターニングにおいて、最初に、第１のレジスト膜を用いて、隣接ゲート電極間切断領域のエッチングを実行し不要になった第１のレジスト膜を除去した後、第２のレジスト膜を用いて、ライン＆スペースパターンのエッチングを実行するものである。 （もっと読む）

【課題】半導体記憶装置におけるデータ保持のためのリフレッシュ動作の回数を低減し、消費電力の小さい半導体記憶装置を提供する。また、三次元の形状を適用することで、集積度を高めても短チャネル効果の影響が低減され、かつ従来に比べてフォトリソグラフィ工程数の増加を抑えた半導体記憶装置を提供する。
【解決手段】溝部の設けられた絶縁膜１０３と、溝部を挟んで離間した一対の電極１１６と、溝部の側面および底面と接し、溝部の深さよりも厚さの薄い、一対の電極１１６と接する酸化物半導体膜１０６と、酸化物半導体膜１０６を覆うゲート絶縁膜１１２と、ゲート絶縁膜１１２を介して酸化物半導体膜１０６と重畳して設けられたゲート電極１１２と、を有するトランジスタ１５０と、キャパシタ１６０と、を有する半導体記憶装置である。 （もっと読む）

【課題】露光マスク数を削減することでフォトリソグラフィ工程を簡略化し、酸化物半導
体を有する半導体装置を低コストで生産性よく作製することを課題の一とする。
【解決手段】チャネルエッチ構造の逆スタガ型薄膜トランジスタを有する半導体装置の作
製方法において、透過した光が複数の強度となる露光マスクである多階調マスクによって
形成されたマスク層を用いて酸化物半導体膜及び導電膜のエッチング工程を行う。エッチ
ング工程において、第１のエッチング工程は、エッチングガスによるドライエッチングを
用い、第２のエッチング工程はエッチング液によるウエットエッチングを用いる。 （もっと読む）

【課題】特性の良好な半導体装置を形成する。
【解決手段】薄膜領域ＴＡ１中に第１の素子領域、第２の素子領域および第１の分離領域を有し、厚膜領域ＴＡ２中に第３の素子領域、第４の素子領域および第２の分離領域を有する半導体装置を次のように製造する。（ａ）絶縁層１ｂを介してシリコン層１ｃが形成された基板を準備する工程と、（ｂ）基板の第１の分離領域および第２の分離領域のシリコン層中に素子分離絶縁膜３を形成する工程と、を有するよう製造する。さらに、（ｃ）薄膜領域ＴＡ１にハードマスクを形成する工程と、（ｄ）ハードマスクから露出した、第３の素子領域および第４の素子領域のシリコン層上に、それぞれシリコン膜７を形成する工程と、（ｅ）第３の素子領域および第４の素子領域のシリコン膜７間に、素子分離絶縁膜１１を形成する工程と、を有するよう製造する。 （もっと読む）