トランジスタ、その製造方法および表示装置
【課題】ソース電極およびドレイン電極からのオーミックコンタクト膜の延在部分の表面を介したリーク電流、およびオーミックコンタクト膜と半導体能動膜との接合側面部での欠陥を介したリーク電流を増大させないことが可能な薄膜トランジスタを提供することにある。
【解決手段】オーソミックコンタクト層８の一方は、電極９，１０の一方に接触して覆われた接触部分８１と、接触部分８１よりも厚さ方向Ｄ２において薄く、厚さ方向Ｄ２から見て電極９，１０の一方からはみ出して電極９，１０の他方へと延在して半導体能動膜７の少なくとも一部７１を避けて覆う延在部分８２とを有する。
【解決手段】オーソミックコンタクト層８の一方は、電極９，１０の一方に接触して覆われた接触部分８１と、接触部分８１よりも厚さ方向Ｄ２において薄く、厚さ方向Ｄ２から見て電極９，１０の一方からはみ出して電極９，１０の他方へと延在して半導体能動膜７の少なくとも一部７１を避けて覆う延在部分８２とを有する。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、トランジスタ、その製造方法及び表示装置に関し、例えば液晶ディスプレイ等に用いられるボトムゲート構造の薄膜トランジスタに関する。
【背景技術】
【０００２】
液晶ディスプレイに用いられる薄膜トランジスタ（Thin Film Transistor；以下ＴＦＴと呼称する）には、低コスト化が要求されており、そのためには製造工程の簡略化が必要である。例えば特許文献１では、バックチャネルを形成するボトムゲート構造の薄膜トランジスタを、エッチングを用いて５回の写真製版工程で製造する方法が開示されている。より詳細にはかかるバックチャネルは３回目の写真製版工程において、次のように形成される。即ち、バックチャネルが形成される半導体能動膜、オーミックコンタクト膜、金属膜がこの順に積層されている構造に対し、金属膜をウェットエッチングによって所定の形状にパターニングしてソース電極およびドレイン電極を形成し、更にオーミックコンタクト膜のうち、パターニングされた金属膜からはみ出た部分をドライエッチングによって除去する。これらのパターニング及びエッチング除去はフォトリソグラフィ技術で実現される。
【０００３】
また例えば特許文献２では、ソース電極およびドレイン電極をマスクとしてチャネル上部のオーミックコンタクト膜を除去する（バックチャネルエッチング工程）方法が開示されている。以下、当該明細書でも特許文献２に倣い、オーミックコンタクト膜を除去して、バックチャネルが形成される半導体膜を露出させる工程をバックチャネルエッチングと仮称する。
【０００４】
また、従来のボトムゲート構造の薄膜トランジスタにおいては、チタン(Ｔｉ)、クロム（Ｃｒ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）およびこれらを主成分とする合金が用いられている。この中でも生産性が高く、ウェットエッチングで比較的簡単に加工が可能であり、しかも低い比抵抗値および高い耐食性を示すＣｒが広く用いられてきた。しかしながら、近年のＴＶやモニターに採用されるパネルのサイズの大型化、さらには高精細化に伴う配線長の増加傾向および配線幅の減少傾向による配線抵抗の増大化を避けるために、配線材料の低抵抗化が求められるようになった。そのため、電気的比抵抗の低いアルミニウム（Ａｌ）、銅（Ｃｕ）およびこれらの合金系を用いることが好ましい。なお配線材料にＡｌの合金を用いた技術が特許文献３に記載されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平１０−２６８３５３号公報
【特許文献２】特開平１１−１５４７５２号公報
【特許文献３】特開２００８−１０８０１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献２のようにソース電極およびドレイン電極をマスクとして、その下層の半導体膜をエッチングしてオーミックコンタクト膜を形成すれば、オーミックコンタクト膜の端面はそれぞれソース電極およびドレイン電極の端面と一致するか、或いはそれぞれソース電極およびドレイン電極側に後退する。
【０００７】
かかる構造では、ソース電極およびドレイン電極の直下にオーミックコンタクト膜の端面が位置する。したがって、オーミックコンタクト膜の端面のうち、その下層の真性半導体層と接合する接合側面部が、ソース電極およびドレイン電極の直下に位置する。よって接合側面部には、比較的大きな電界（ゲート−ドレイン間の電界又はゲートソース間の電界）が印加される。また接合側面部はバックチャネルエッチングに伴う欠陥が多く存在しており、電界が印加されることによってこの欠陥を介したキャリアのトンネリングが発生してリーク電流が増大する問題がある。当該リーク電流が増大すると、液晶ディスプレイのコントラストの低下やクロストークの増大等、表示品質を低下させる等の問題が生じる。
【０００８】
一方、特許文献１では、３回目の写真製版工程において、フォトリソグラフィ技術を用いてソース電極およびドレイン電極を形成し、続けてオーミックコンタクト膜を形成している。かかる工程において、金属膜を充分に除去することを目的として、金属膜に対するエッチング時間を長く設定する（いわゆるオーバーエッチング）ことを考慮する。特許文献１に記載の技術では金属膜に対するエッチングにはウェットエッチングが採用されるので、オーバーエッチングが発生する場合、ソース電極の端面およびドレイン電極の端面が、基板に平行な方向にエッチングされる（いわゆるサイドエッチング）現象が顕著となる。したがって、当該フォトリソグラフィ技術において金属膜のパターニングのためにフォトレジストを採用していた場合には、ソース電極の端面及びドレイン電極の端面はそれぞれフォトレジストパターンの内側に後退する。
【０００９】
他方、オーミックコンタクト膜を形成するためのエッチング除去にはドライエッチングが採用される。よって、当該フォトレジストを、このエッチング除去のマスクとして使用する場合には、オーミックコンタクト膜の端面はフォトレジストの端面とほぼ一致する。よってオーバーエッチングが発生した場合には、バックチャネルエッチング後のオーミックコンタクト膜は、基板に垂直な方向から見て、それぞれソース電極およびドレイン電極の端面からはみ出した形状を有する。したがって、オーミックコンタクト膜はそれぞれソース電極とドレイン電極との間にも存在する。言い換えれば、ソース電極と接触するオーミックコンタクト膜はソース電極からドレイン電極に向って延在する延在部分を有する。またドレイン電極と接触するオーミックコンタクト膜はドレイン電極からソース電極に向って延在する延在部分を有する。
【００１０】
かかる構造であれば、延在部分の端面（オーミックコンタクト膜の端面）がそれぞれドレイン電極およびソース電極から遠ざかる。したがってオーミックコンタクト膜と、その下層の半導体層との接合側面部がそれぞれドレイン電極およびソース電極から遠ざかる。接合側側面部と電極との間の距離が大きくなることは、接合側側面部に印加される電界を低減させる。
【００１１】
しかしながら、延在部分の導電率が高いと接合側側面部に印加される電界の低減効果が充分に招来されない。
【００１２】
そこで、本発明の目的は、オーミックコンタクト膜に延在部分を設けることでオーミックコンタクト膜及び半導体能動膜の接合側面部の欠陥を介したキャリアのトンネリングによるリーク電流を低減する効果を高めるトランジスタを提供することにある。
【課題を解決するための手段】
【００１３】
本発明にかかるトランジスタは、半導体能動膜と、ゲート絶縁膜と、前記半導体能動膜と共にゲート絶縁膜を挟むゲート電極と、前記ゲート電極とは反対側で前記半導体能動膜上に設けられ、前記半導体能動膜の少なくとも一部を避けて前記半導体能動膜を覆い、前記半導体能動膜の厚さ方向から見て、前記厚さ方向に垂直な離間方向で前記一部を挟む一対のオーミックコンタクト半導体膜と、前記ゲート電極とは反対側で前記一対のオーミックコンタクト半導体膜の各々とオーミック接触し、前記離間方向で相互に離隔する一対の電極とを備え、前記オーミックコンタクト半導体膜の一方は、前記電極の一方に接触して覆われた接触部分と、前記接触部分よりも前記厚さ方向において薄く、前記厚さ方向から見て前記電極の一方からはみ出して前記電極の他方へと延在して前記半導体能動膜の少なくとも前記一部を避けて覆う延在部分とを有する。
【００１４】
本発明にかかるトランジスタの製造方法は、基板の一方側に半導体膜及び導体膜を順次に成膜する第１工程と、前記第１工程後に、前記導体膜にフォトレジストを積層する第２工程と、前記第２工程後に、前記基板に垂直な法線方向から見て前記フォトレジストの内部まで前記導体膜をエッチングして、前記基板に平行な離間方向において互いに離間するソース電極およびドレイン電極を形成する第３工程と、前記第３工程後に、前記フォトレジストをマスクとして前記半導体膜をエッチングして、前記ソース電極と前記ドレイン電極とそれぞれオーミック接触し前記離間方向で互いに離間するオーミックコンタクト半導体膜を形成する第４工程と、前記第４工程後に、前記フォトレジストのうち、少なくとも、前記ソース電極及び前記ドレイン電極からはみ出した一部を除去する第５工程と、前記第５工程と同時あるいはその後に、前記オーミックコンタクト半導体膜をエッチングして、前記ソース電極と前記ドレイン電極との間における前記オーミックコンタクト半導体膜の膜厚を減じる第６工程と、前記第６工程後に、前記フォトレジストを除去する第７工程とを実行する。
【発明の効果】
【００１５】
本発明にかかるトランジスタによれば、延在部分は電極の一方から他方へと延在する。したがって、接触部分とは反対側の延在部分の端面は電極の一方から遠ざかる。よって、当該端面において半導体能動膜との接合する接合側面部に印加される電圧が低減される。したがって、端面の位置という観点では、電界による当該接合側面部の欠陥を介したリーク電流を低減することができる。
【００１６】
さらに延在部分の膜厚は接触部分の膜厚よりも小さい。したがって、例えばオーミックコンタクト半導体膜を化学気相成長法によって成膜したとしても、電極側における延在部分の表面近傍の導電率は、半導体能動膜側における接触部分の表面近傍の導電率よりも小さい。よって延在部分の当該表面を介して電極同士を流れるリーク電流（いわゆるバックチャネルを介したトランジスタオフ時の電流）を低減することができる。或いは、接合側面部に印加される電界を低減することができ、以ってリーク電流を低減することができる、とも把握できる。
【００１７】
本発明にかかるトランジスタの製造方法によれば、本発明にかかるトランジスタを製造することができる。しかも、第４工程において導体膜をエッチングした後の第６工程においてオーミックコンタクト半導体膜をエッチングしているので、オーミックコンタクト半導体膜の表面に残留する導体膜を除去することができる。したがって、トランジスタのオフ時のリーク電流を低減することができる。
【図面の簡単な説明】
【００１８】
【図１】平面視において表示装置に用いられるＴＦＴアレイ基板の構成例を示す図である。
【図２】本発明の実施の形態１に係るディスプレイ用アクティブマトリックス型ＴＦＴ基板の概念的な一例を示す平面図である。
【図３】本発明の実施の形態１に係るディスプレイ用アクティブマトリックス型ＴＦＴ基板の概念的な一例を示す縦断面図である。
【図４】本発明の実施の形態１に係るディスプレイ用アクティブマトリックス型ＴＦＴ基板の製造工程の一例を示す縦断面図である。
【図５】本発明の実施の形態１に係るディスプレイ用アクティブマトリックス型ＴＦＴ基板の製造工程の一例を示す縦断面図である。
【図６】本発明の実施の形態１に係るディスプレイ用アクティブマトリックス型ＴＦＴ基板の製造工程の一例を示す縦断面図である。
【図７】本発明の実施の形態１に係るＴＦＴのオーミックコンタクト膜のチャネル方向への長さとオフ電流比の関係を示す図である。
【図８】本発明の実施の形態２に係るディスプレイ用アクティブマトリックス型ＴＦＴ基板の概念的な一例を示す縦断面図である。
【図９】本発明の実施の形態２に係るディスプレイ用アクティブマトリックス型ＴＦＴ基板の製造工程の一例を示す縦断面図である。
【図１０】本発明の実施の形態２に係るディスプレイ用アクティブマトリックス型ＴＦＴ基板の製造工程の一例を示す縦断面図である。
【図１１】本発明の変形例に係るディスプレイ用アクティブマトリックス型ＴＦＴ基板の概念的な一例を示す縦断面図である。
【発明を実施するための形態】
【００１９】
以下、本発明の各実施の形態の詳細を、図面を参照しながら記載する。以下の記載及び図面に於いては、適宜、本発明の本質とは異なる点について省略及び簡略化が成されている。各図面に於いて、同一の構成又は機能を有する構成要素及び相当部分には、同一の参照符号が付されており、重複する記載は省略されている。
【００２０】
＜各実施に共通な表示装置の構成＞
まず本実施の形態に係るトランジスタが設けられる装置の一例として電気光学表示装置について説明する。図１は、平面視における電気光学表示装置の一例を模式的に示す図である。なお、以下においては、電気光学表示装置は液晶表示装置であるものとして説明するが、これに限ったものではなく、例えば、有機ＥＬ表示装置等の平面型表示装置（フラットパネルディスプレイ）であってもよい。
【００２１】
当該液晶表示装置は、本発明に係るトランジスタの一例たるＴＦＴ５０が設けられた基板４０（図１参照）と、紙面垂直方向において基板４０に対向して液晶表示装置の視認側に配置される対向基板（図示せず）と、基板４０に対して対向基板と反対側に配設されたバックライトユニット等（図示せず）とを備えている。基板４０としては、例えばアクティブマトリックス型ＴＦＴ基板（ＴＦＴアレイ基板）等の基板が採用され、対向基板としては、例えばカラーフィルタ基板が採用される。
【００２２】
基板４０は、表示領域４１と、表示領域４１を囲むように基板４０の外周部に設けられた額縁領域４２とに区別される。表示領域４１には、複数のゲート配線（走査信号線）４３と、複数のソース配線（表示信号線）４４とが形成されている。複数のゲート配線４３は互いに離間して（例えば平行に）設けられており、複数のソース配線４４は互いに離間して（例えば平行に）設けられている。紙面に平行な方向に相当する断面視においては、ゲート配線４３とソース配線４４とは、それらの間に絶縁膜を介して、立体交差するように形成されている。なお、平面視においては、ゲート配線４３とソース配線４４とは互いに直交するように設けられている。
【００２３】
互いに隣接するゲート配線４３と、互いに隣接するソース配線４４とで囲まれた領域には、画素４７が形成される。したがって、基板４０上には、複数の画素４７がマトリックス状に配列されている。各画素４７には画素電極が配置されており、後述するように当該画素電極に印加される電圧に応じて各画素４７を通過する光の量が調整される。
【００２４】
基板４０の額縁領域４２には、走査信号駆動回路４５と表示信号駆動回路４６とが設けられている。各ゲート配線４３は、表示領域４１から額縁領域４２まで延設されており、基板４０の端部において走査信号駆動回路４５に接続されている（当該接続は図示を省略した）。同様に、各ソース配線４４は、表示領域４１から額縁領域４２まで延設されており、基板４０の端部において表示信号駆動回路４６に接続されている（当該接続は図示を省略した）。また、例えば走査信号駆動回路４５に対して基板４０の端側には外部配線４８が配設されており、外部配線４８の各配線が走査信号駆動回路４５の対応部分に接続されている（当該接続は図示を省略した）。同様に、表示信号駆動回路４６に対して基板４０の端側には外部配線４９が配設されており、外部配線４９の各配線が表示信号駆動回路４６の対応部分に接続されている（当該接続は図示を省略した）。なお、外部配線４８，４９としては、例えば、ＦＰＣ（Flexible Printed Circuit）等の配線基板が用いられる。
【００２５】
走査信号駆動回路４５及び表示信号駆動回路４６は、それぞれ、外部配線４８，４９を介して、外部から供給される各種信号を受信する。例えば、走査信号駆動回路４５は、外部配線４８で受信した外部からの制御信号に基づいて、ゲート信号（走査信号）をゲート配線４３に供給する。ゲート配線４３は順次にゲート信号が供給されて選択されていく。一方、表示信号駆動回路４６は、外部配線４９で受信した外部からの表示データに基づいて、表示信号をソース配線４４に供給する。これにより、表示データに応じた表示電圧が、各画素４７に供給される。
【００２６】
各画素４７内には、少なくとも１つのＴＦＴ５０が配設されている。本例では、各ＴＦＴ５０は、ソース配線４４とゲート配線４３との各立体交差点の近傍に配置されているものとする。スイッチング素子であるＴＦＴ５０は、ゲート配線４３からのゲート信号に応じてオンされると、自身が有するドレイン電極に、ソース配線４４からの表示電圧を供給する。これにより、表示電圧が、ＴＦＴ５０のドレイン電極に接続された画素電極に印加される。画素電極に表示電圧が印加されると、当該画素電極と、それと対向する上述の対向基板に設けられた対向電極との間に、当該表示電圧に応じた電界が生じる。なお、基板４０の表面上には、表示電圧が印加されない状態での液晶層の配向方向を決める配向膜（図示せず）が配設されている。
【００２７】
上述の対向基板上には、カラーフィルタ、ブラックマトリックス（ＢＭ）、上述の対向電極、及び、配線膜等（いずれも図示せず）が配設されている。この対向電極は基板４０側に配置される場合もある。基板４０と対向基板との間には、液晶層（図示せず）が挟持されている。すなわち、基板４０と対向基板との間には、液晶が導入されている。基板４０及び対向基板の外側の面には、偏光板、及び、位相差板等（いずれも図示せず）が設けられている。以上のようにして、基板４０と対向基板と液晶層とから、液晶表示パネルが構成されている。
【００２８】
画素電極と対向電極との間に挟持された液晶は、それらの間に生じる表示電圧に応じた電界によって駆動されて、その配向方向が変化する。そして、基板４０から液晶層を介して対向基板に向かう光の偏光状態が、液晶層の液晶の配向方向に応じて変化する。例えば、バックライトユニットから液晶表示パネルに向かった光は、基板４０側の偏光板によって直線偏光となり、当該直線偏光が液晶層を通過することによって、その偏光状態が変化する。そして、液晶層を通過し、偏光状態が変化した光が、対向基板側の偏光板に進む。
【００２９】
ここで、対向基板側の偏光板に到達し、当該偏光板を通過する光の光量は、その光の偏光状態に応じて変化する。すなわち、バックライトユニットから放射されて液晶表示パネルを透過する透過光の光量は、液晶層の液晶の配向方向によって変化する。上述したように、当該液晶の配向方向は表示電圧に応じて変化することから、表示電圧を制御することによって、視認側の偏光板を通過する光の光量を変化させることができる。よって、画像のドットに対応する画素４７ごとに表示電圧を変えることによって、所望の画像を液晶表示パネルの視認側において表示することができる。
【００３０】
以上、本発明に係るトランジスタが設けられる表示装置の構成及び動作について説明した。次に、本発明に係るトランジスタ及び製造方法の各態様について説明する。
【００３１】
＜実施の形態１＞
本実施の形態１として、上述のＴＦＴ５０が設けられた、液晶表示装置用のアクティブマトリックス型ＴＦＴ基板を例に説明する。
【００３２】
図２は、当該ＴＦＴ基板の平面構造の一例を示す平面図であり、図３は、当該ＴＦＴ基板の断面構造の一例を示す縦断面図である。図２は一つの画素４７近傍のＴＦＴ基板の構造を拡大して示し、図３は、ＴＦＴ５０と画素部分とを示すＡ−Ａ断面（図２において右方から見た側）が示されている。なお、以降の説明の縦断面図においても、同様にＡ−Ａ断面構造が示される。
【００３３】
図２及び図３に示される本実施の形態に係るＴＦＴ５０は、基板１と、ゲート電極２と、ゲート絶縁膜６と、半導体層５１と、ソース電極９と、ドレイン電極１０と、層間絶縁膜１４とを備える。
【００３４】
基板１は、例えばガラスまたはプラスチック等からなる透明性の絶縁性基板である。基板１上には、少なくとも、ゲート電極２とゲート配線３とゲート端子部４と補助容量電極５とが形成される。ゲート電極２は例えばアルミニウム（Ａｌ）を主成分とする金属膜からなり、ゲート配線３（上述のゲート配線４３に相当）と繋がる。例えば各ゲート電極２は各ゲート配線３上において各画素４７に対応する位置に設けられる。各ゲート端子部４は例えば各ゲート配線３と繋がっており、映像の走査信号を入力するための端子として機能する。補助容量電極５は層間絶縁膜１４を介して透過画素電極１８と重なる。また、これらのゲート電極２、ゲート配線３、ゲート端子部４及び補助容量電極５の上に、ゲート絶縁膜６が設けられている。
【００３５】
ゲート電極２上には、ゲート絶縁膜６を介して順次に形成された半導体能動膜７（第１アモルファスシリコン膜）と、一対のオーミックコンタクト膜８（第２アモルファスシリコン膜）とを含む半導体層５１が設けられている。換言すれば、半導体能動膜７はゲート電極２と共にゲート絶縁膜６を挟む。オーミックコンタクト膜８は、半導体能動膜７に対してゲート電極２とは反対側で半導体能動膜７上に設けられる。一対のオーミックコンタクト膜８は半導体能動膜７の一部７１を少なくとも避けて半導体能動膜７を覆う。また一対のオーミックコンタクト膜８は、半導体能動膜７の厚み方向Ｄ１から見て、厚み方向Ｄ１に垂直な離間方向Ｄ２で当該一部７１を挟む。半導体能動膜７は例えばシリコン半導体である。オーミックコンタクト膜８は、例えば不純物が添加されてｎ型の導電型を有するシリコン半導体である。半導体能動膜７は、ＴＦＴ５０の構成要素である。
【００３６】
ソース電極９及びドレイン電極１０のそれぞれは、例えばアルミニウム（Ａｌ）を含むＡｌ合金膜（本実施の形態ではＡｌＮｉＮ膜）からなる。これによりソース電極９およびドレイン電極１０の低抵抗を実現できる。またソース電極９およびドレイン電極１０は半導体層５１と直接接合されている。より詳細にはソース電極９及びドレイン電極１０は、オーミックコンタクト膜８に対してゲート電極２とは反対側で、それぞれオーミックコンタクト膜８とオーミック接触されている。またソース電極９とドレイン電極１０とは離間方向Ｄ１で相互に隔離している。
【００３７】
オーミックコンタクト膜８は接触部分８１と延在部分８２とを備えている。接触部分８１はそれぞれソース電極９とドレイン電極１０と接触してこれらに覆われる部分である。延在部分８２は接触部分８１から離間方向Ｄ１に沿って延在して、ソース電極９とドレイン電極１０との間に位置する部分である。即ち、ソース電極９側の延在部分８２はソース電極９の端面９ａからチャネル側（即ちドレイン電極１０側）に延在する部分であり、ドレイン電極１０側の延在部分８２はドレイン電極１０の端面１０ａからチャネル側（即ちソース電極９側）に延在する部分である。延在部分８２は後述する製造工程において基板４０の法線方向（＝厚み方向）Ｄ２において部分的に除去され、その膜厚が接触部分８１の膜厚よりも薄い。製造工程については後に詳述する。
【００３８】
図３の例示では一対のオーミックコンタクト膜８の離間によって形成される分離領域を符号１１で表している。本実施の形態に係るＴＦＴ５０では、ゲート電極２に電圧が印加されると、半導体能動膜７における分離領域１１近傍の一部７１にチャネル部が形成され、当該チャネル部を介してソース電極９とドレイン電極１０との間に電流を流すことが可能となる。なお、以下では離間方向Ｄ１をチャネル長方向とも呼ぶ。
【００３９】
図２も参照して、ソース配線１２（上述のソース配線４４に相当）は、ＴＦＴ５０のソース電極９と繋がっている。各ソース端子部１３は、各ソース配線１２と繋がっており、かつ、外部からの映像信号を受信して当該映像信号を、ソース配線１２を介して、ソース電極９に入力する。
【００４０】
層間絶縁膜１４は、上述の構成要素を覆うように設けられている。本実施の形態では、層間絶縁膜１４は、ゲート絶縁膜６、半導体能動膜７の一部７１、ソース電極９、ドレイン電極１０、ソース配線１２及びソース端子部１３等の上に設けられている。この層間絶縁膜１４には、複数の開口部が形成される。このうちの開口部として、画素ドレインコンタクトホール１５、ゲート端子部コンタクトホール１６及びソース端子部コンタクトホール１７が形成されている。これら画素ドレインコンタクトホール１５、ゲート端子部コンタクトホール１６及びソース端子部コンタクトホール１７は、下層のドレイン電極１０、ゲート端子部４及びソース端子部１３にそれぞれ達している。
【００４１】
透過画素電極１８は、層間絶縁膜１４上に設けられ、画素ドレインコンタクトホール１５を介してドレイン電極１０と接続された透明導電膜である。透過画素電極１８は補助容量電極５との間に静電容量を形成し、当該静電容量は映像信号に基づく電圧を保持する、いわゆる補助容量として機能する。ゲート端子パッド１９は、層間絶縁膜１４上に設けられ、ゲート端子部コンタクトホール１６を介してゲート端子部４と接続されたパッドである。ソース端子パッド２０は、層間絶縁膜１４上に設けられ、ソース端子部コンタクトホール１７を介してソース端子部１３と接続されたパッドである。
【００４２】
以上のように構成されたＴＦＴ基板と、カラー表示用のカラーフィルタ及び対向電極等を具備した対向基板とを、一定の間隔（セルギャップ）を介して貼り合わせ、この中に液晶を注入・封止することによって、ディスプレイ用途の表示装置が製造される。
【００４３】
かかる構造を有するＴＦＴ５０では、延在部分８２がソース電極９とドレイン電極１０との間において、互いに離間している。換言すれば、チャネル長方向において互いに対面する延在部分８２の端面８２ｂは、ソース電極９とドレイン電極１０との間に位置する。したがって、例えば特許文献２と比較して、ソース電極９側の延在部分８２の端面８２ｂはソース電極９から遠ざかる。同様にドレイン電極１０側の延在部分８２の端面８２ｂは、ドレイン電極１０から遠ざかる。
【００４４】
さて、出願人は種々の実験により次の知見を得ている。即ち、オーミックコンタクト膜８および半導体能動膜７のうちエッチングされて層間絶縁膜１４と接する表面近傍は、その内部に比べて欠陥が多く存在する。よって、延在部分８２の端面８２ｂが半導体能動膜７と接合する接合側面部７８は多くの欠陥を有する。かかる接合側面部７８にソース−ゲート間の電界またはドレイン−ゲート間の電界が印加されると、接合側面部７８の欠陥を介してキャリアのトンネリングによってオフ電流が流れる場合がある。キャリアのトンネリングは接合側面部７８に印加される電界が大きいほど発生する。
【００４５】
一方、ソース−ゲート間の電界はソース電極９の直下の領域において大きく、かかる領域から基板１に平行な方向に離れるに従って急激に減少する。同様に、ドレイン−ゲート間の電界はドレイン電極１０の直下の領域において大きく、かかる領域から基板１に平行な方向に離れるに従って急激に減少する。
【００４６】
上述のように、延在部分８２の端面８２ｂがそれぞれソース電極９、ドレイン電極１０よりもチャネル長方向において離れているので、接合側面部７８がソース電極９およびドレイン電極１０よりもチャネル方向において離れる。よって、接合側面部７８の位置という観点では、接合側側面部７８に印加される電界は低減される。これにより接合側面部７８の位置という観点では、接合側面部７８の欠陥を介したオフ電流の発生は抑制される。
【００４７】
また出願人は種々の実験により次の知見を得ている。即ち、化学気相成長（Chemical Vapor Deposition：ＣＶＤ）で成膜した半導体膜は、一般的に成膜初期に欠陥が多く存在し、膜厚が増加するにつれて、欠陥が少なくなる。よってオーミックコンタクト膜の導電率は、ソース電極およびドレイン電極側の表面で最も大きくなる。本実施の形態に係るＴＦＴ５０によれば、延在部分８２の膜厚が接触部分８１の膜厚よりも薄い。したがって、オーミックコンタクト膜の基板４０と反対側における延在部分８２の表面８２ａ付近の導電率は、基板４０と反対側における接触部分８１の表面８１ａ付近の導電率よりも低い。これは、成膜して形成されるオーミックコンタクト膜８において、その成膜初期に欠陥が多く存在し、膜厚が増加するにつれて欠陥が少なくなることに起因する。即ち、延在部分８２の表面８２ａ付近においては、接触部分８１の表面８１ａ付近と比較して欠陥が多く存在し、その導電率が低くなる。したがって、延在部分８２の表面８２ａを介してソース電極９とドレイン電極１０との間を流れるオフ電流（ＴＦＴ５０がオフしているときに流れるリーク電流、以下同様）を低減することができる。或いは、延在部分８２の表面８２ａを介して接合側面部７８に印加される電界を低減することができ、これによってリーク電流を低減できる、とも把握できる。
【００４８】
なお、本実施の形態１においては、一対のオーミックコンタクト膜８の両方が延在部分８２を有している。しかしながら、一対のオーミックコンタクト膜８のいずれか一方のみが延在部分８２を有していても良い。
【００４９】
＜実施の形態１に係るＴＦＴ基板の製造方法の一例＞
次に、以上のような効果を有する、実施の形態１に係るＴＦＴ５０を備えるＴＦＴ基板の製造方法の手順を、各手順におけるＴＦＴ基板の断面を示す図４から図６を用いて説明する。なお必ずしも本製造方法によって本ＴＦＴ５０が製造される必要はないものの、以下では本製造方法による特有の効果についても検証している。
【００５０】
図４（ａ）において、まず基板１を洗浄液または純水を用いて洗浄し、基板１上にゲート電極２、ゲート配線３、ゲート端子部４及び補助容量電極５となる金属膜を成膜する。当該金属膜の材質としては、電気的比抵抗の低い金属または合金を用いることが望ましく、ここでは、その一例としてＡｌＮｉ合金を用いる。
【００５１】
好適な製造方法例として、ここでは、アルゴン（Ａｒ）ガスまたはクリプトン（Ｋｒ）ガスを用いたスパッタ法により、２ｍｏｌ％（ａｔ％）のＮｉを含むＡｌＮｉ合金膜を約２００ｎｍの厚さで成膜した。スパッタリング条件に関しては、例えば、ＤＣ（直流）マグネトロンスパッタリング法（方式）を採用し、Ａｌに２ｍｏｌ％のＮｉを含むＡｌＮｉ合金ターゲットを用い、成膜の際のパワー密度を３Ｗ／ｃｍ2、Ａｒガス流量を２．４×１０-3ｍ3／ｈ（４０ｓｃｃｍ）とした。このとき、以上の処理により実際に形成されたＡｌＮｉ合金膜のＮｉ組成は、ターゲット組成とほぼ同じ、つまり、約２ｍｏｌ％Ｎｉであった。また、ＡｌＮｉ合金膜の比抵抗値は、成膜直後においては約１２μΩ・ｃｍであったが、後工程で行われる約３００℃の熱処理を行った後には、一般的な高融点金属材料よりも低い約５μΩ・ｃｍにまで低減されていた。このように、熱処理を行えば、ゲート配線３等となるＡｌＮｉ合金膜の比抵抗値を下げることができる。
【００５２】
次に、第１回目のフォトリソグラフィープロセスにより、上記金属膜をパターニングして、ゲート電極２、ゲート配線３、ゲート端子部４及び補助容量電極５を形成する。本実施の形態では、フォトリソグラフィープロセスによってフォトレジストを所定のパターン（いわゆるフォトレジストパターン）に形成した後に、公知のリン酸と硝酸と酢酸系とからなる薬液を用いて上述のＡｌＮｉ合金膜をエッチングし、ゲート電極２等を形成する。その後、フォトレジストを除去する。
【００５３】
続いて、図４(ｂ)において、上述の工程により得られた構造上に、例えば窒化シリコン（ＳｉＮ）膜からなるゲート絶縁膜６と、半導体能動膜７となる第１半導体膜（例えばアモルファスシリコン（ａ−Ｓｉ）膜）と、オーミックコンタクト膜８となる第２半導体膜（例えば不純物を添加したｎ型アモルファスシリコン（ｎ＋ａ−Ｓｉ）膜）とを順次に成膜する。
【００５４】
好適な製造方法例として、ここでは化学的気相成長（ＣＶＤ）法を用い、約３００℃の基板加熱条件下で、ＳｉＮ膜の厚さを４００ｎｍ、ａ−Ｓｉ膜の厚さを１５０ｎｍ、リン（Ｐ）を不純物として添加したｎ＋ａ−Ｓｉ膜の厚さを５０ｎｍとして、これら膜を順次に成膜した。
【００５５】
その後、第２回目のフォトリソグラフィープロセスにより、ａ−Ｓｉ膜及びｎ＋ａ−Ｓｉ膜をパターニングして半導体層５１（半導体能動膜７及びオーミックコンタクト膜８）を形成する。これにより図４(ｂ)に示される構造が得られる。本実施の形態では、フォトリソグラフィープロセスによってフォトレジストを所定のパターンで形成した後に、公知のフッ素系ガスを用いたドライエッチング法を用いて、上述のａ−Ｓｉ膜及びｎ＋ａ−Ｓｉ膜をエッチングし、ＴＦＴ５０の構成要素となる半導体層５１（半導体能動膜７及びオーミックコンタクト膜８）を形成する。
【００５６】
引き続いて、図４(ｃ)において、上述の工程により得られた構造上に、ソース電極９、ドレイン電極１０等となる金属膜（例えばＡｌ合金膜）を成膜する。このＡｌ合金膜としては、（１）電気的比抵抗が低いこと、（２）オーミックコンタクト膜８との良好なコンタクト特性を示すこと、（３）後工程で透過画素電極１８となる導電膜との良好なコンタクト特性を示すこと（特に電気的コンタクト抵抗が低いこと）等の条件を満足するもの、例えばＡｌＮｉ合金膜を用いることが好ましい。
【００５７】
好適な製造方法例として、ここでは、窒素（Ｎ2）ガスを用いたスパッタ法により、２ｍｏｌ％のＮｉを含むＡｌＮｉＮ合金膜を成膜した。スパッタリング条件に関しては、例えばＤＣマグネトロンスパッタリング法を採用して２ｍｏｌ％のＮｉを添加してなるＡｌＮｉ合金ターゲットを用い、Ａｒガス流量を２．４×１０-3ｍ3／ｈ（４０ｓｃｃｍ）、Ｎ2ガス流量を３×１０-4ｍ3／ｈ（５ｓｃｃｍ）として、ＡｒガスにＮ2ガスを添加した混合ガスを用いた。そして、成膜の際のパワー密度を３Ｗ／ｃｍ2とした。この条件の下で、厚みが約２００ｎｍのＡｌＮｉＮ膜を、ソース電極９、ドレイン電極１０等となるＡｌ合金膜として形成した。
【００５８】
なお、実際に形成したＡｌＮｉＮ膜の組成を調べたところ、Ｎｉが２ｍｏｌ％、Ｎが５ｍｏｌ％含まれたＡｌ合金膜となっていた。そして、Ａｌ合金膜の比抵抗値は、成膜直後においては約１５μΩ・ｃｍであったが、後工程で行われる約３００℃の熱処理を行った後には、一般的な高融点金属材料よりも低い約１０μΩ・ｃｍにまで低減されていた。このように、熱処理を行うことにより、当該Ａｌ合金膜からなるソース電極９、ドレイン電極１０等の比抵抗値を下げることができた。
【００５９】
以上の好適な製造方法例では、上記スパッタリングにおいてＡｒガスにＮ2ガスを添加した混合ガスを用いたが、これに限ったものではなく、この混合ガスの代わりに、クリプトン（Ｋｒ）ガスにＮ2ガスを添加した混合ガスを用いても、上記Ａｌ合金にＮを添加することができる。Ｋｒガスの混合ガスを用いた場合には、Ａｒガスの混合ガスを用いた場合よりも、膜の欠陥及び応力を減らすことができるため、熱処理を加えなくても、熱処理を加えたのと同じ約１０μΩ・ｃｍにまで比抵抗を低減することができる。また、以上の好適な製造方法例においては、ＡｒガスやＫｒガスなどのスパッタリングガスにＮ2ガスを添加したが、これに限ったものではなく、Ｎ2ガスの代わりに、例えばＮＨ3などのＮを含むガスを添加しても、上記Ａｌ合金にＮを添加することができる。或いは、ＡｌＮｉＮなどのＮを含むＡｌ合金からなるスパッタリングターゲットを用いても、ソース電極９、ドレイン電極１０等となるＡｌ合金にＮを添加することができる。この場合には、上記スパッタリングガスに、Ｎ2ガスまたはＮを含むガスを添加した混合ガスを必ずしも用いる必要性はなく、Ａｒガスのみ、或いはＫｒガスのみをスパッタリングガスとして用いたとしてもＡｌ合金にＮを添加することができる。
【００６０】
次に、第３回目のフォトリソグラフィープロセスにより、上述のスパッタリングで生成したＡｌ合金膜をパターニングして、ソース電極９、ドレイン電極１０、ソース配線１２、ソース端子部１３を形成する。このとき、ウェットエッチングのオーバーエッチング時間を調整して、基板４０に平行な方向においてもエッチングを行う（いわゆるサイドエッチング）。これによって、ソース電極９およびドレイン電極１０は、基板４０の法線方向に沿って見て、フォトレジスト２１に囲まれる。特に図４（ｃ）に示すように、ソース電極９の端面９ａはフォトレジスト２１の端部２１ａに対してドレイン電極１０とは反対側に位置し、ドレイン電極１０の端面１０ａはフォトレジスト２１の端部２１ｂに対してソース電極９とは反対側に位置する。このような位置関係はいわゆるアンダーカットと呼ばれる。
【００６１】
なお一般的なエッチングプロセスの場合、エッチングにより被エッチング膜を所望のパターンに整えた（ジャストエッチング）後も、基板に残る微小なエッチング残を完全に除去するためにしばらくエッチングを延長して行う（オーバーエッチング）ことで、ソース電極９、ドレイン電極１０がサイドエッチングされ、アンダーカットができる。本実施の形態では、オーバーエッチング時間は、ジャストエッチング後、ジャストエッチング時間と同じ時間（１倍）でオーバーエッチングを行った。このとき、アンダーカット量（即ちソース電極９の端面９ａとフォトレジスト２１の端部２１ａとの間の距離、およびドレイン電極１０の端面１０ａとフォトレジスト２１の端部２１ｂとの間の距離）は２００ｎｍであった。
【００６２】
本実施の形態では、フォトリソグラフィープロセスによってフォトレジスト２１を形成した上で、公知のリン酸と硝酸と酢酸系とからなる薬液を用いて上述のＡｌＮｉＮ膜などをエッチングし、ソース電極９、ドレイン電極１０等を形成する。
【００６３】
その後、図５（ａ）のように、オーミックコンタクト膜８となる第２半導体膜の一部を除去して分離領域１１を形成する。本実施の形態では、ソース電極９とドレイン電極１０との間の第２半導体膜の露出部分を、フッ素系ガスを含む公知のドライエッチング法を用いてエッチングして分離領域１１を形成する。
【００６４】
その後、図５（ｂ）において、基板表面に酸素プラズマを照射することにより、フォトレジスト２１をアッシングして膜厚を減じるとともに、フォトレジスト２１の端部を内側に後退させる。即ち、フォトレジスト２１の端部２１ａ，２１ｂをそれぞれ端面９ａ，１０ａ側に後退させる。
【００６５】
このときフォトレジスト２１の後退量は、例えばフォトレジスト２１の端部２１ａ，２１ｂがそれぞれソース電極９、およびドレイン電極１０の端面９ａ，１０ａと一致するようにアッシング量を調整する。本実施例では、フォトレジスト２１の後退量が約２００ｎｍになるまで酸素プラズマ照射をおこなった。また、このようにすることで、オーミックコンタクト膜８がチャネル長方向に延在する延在部分８２が平面視において露出するが、そのチャネル長方向における長さは、アンダーカット量と同じく２００ｎｍとなっている。以上の処理により実際に形成された露出しているオーミックコンタクト膜８の表面の元素分析を、エネルギー分散型Ｘ線分光法（ＴＥＭ−ＥＤＸ）を用いて分析した結果、Ａｌのピークが観測された。これは、ウェットエッチング後においてもオーミックコンタクト膜８の延在部分の表面近傍に金属付着物が残留していることを表している。
【００６６】
さらにその後、図６（ａ）のように、延在部分８２の一部を除去して、延在部分８２の膜厚を減じる。本実施の形態では、フッ素系ガスを含む公知のドライエッチング法を用いた。以上の処理により実際に形成された露出しているオーミックコンタクト膜８の表面の元素分析を、エネルギー分散型Ｘ線分光法（TEM-EDX）を用いて分析した結果、Ａｌのピークは観測されなかった。つまり、この結果は、オーミックコンタクト膜８のチャネル長方向への延在部分８２の表面を削ることによって、付着していたＡｌを除去できていることを表している。
【００６７】
続いて、図６（ｂ）において、上述の工程により得られた構造上に、プラズマ処理（例えばＨｅプラズマ処理）を行った後に層間絶縁膜１４をパッシベーション膜として成膜する。好適な製造方法例として、Ｈｅプラズマ処理条件は、Ｈｅ流量３．３８Ｐａ・ｍ3／ｓ（＝２ｓｌｍ）、圧力２００Ｐａ、ＲＦパワー５０Ｗ、処理時間１〜３分とした。また、Ｈ2プラズマ条件は、Ｈ2流量６．７６Ｐａ・ｍ3／ｓ（＝４ｓｌｍ）、圧力１５０Ｐａ、ＲＦパワー２５０Ｗ、処理時間４分とした。また、ＣＶＤ法を用い、約２５０℃の基板加熱条件化で、層間絶縁膜１４として、ＳｉＮ膜を３００ｎｍの厚さで成膜した。
【００６８】
その後、第４回目のフォトリソグラフィープロセスを行って層間絶縁膜１４等をパターニングして、ドレイン電極１０の表面まで貫通する画素ドレインコンタクトホール１５と、ゲート端子部４の表面まで貫通するゲート端子部コンタクトホール１６と、ソース端子部１３の表面まで貫通するソース端子部コンタクトホール１７との、少なくとも３つのホールをほぼ同時に形成する。本実施の形態では、フォトリソグラフィープロセスによりフォトレジストを所定のパターンで形成し、公知のフッ素系ガスを用いたドライエッチング法により上述の層間絶縁膜１４をエッチングし、上述の画素ドレインコンタクトホール１５等を形成する。その後、フォトレジストを除去する。
【００６９】
最後に、図３において、上述の工程により得られた構造上に、画素ドレインコンタクトホール１５、ゲート端子部コンタクトホール１６及びソース端子部コンタクトホール１７を介して、ドレイン電極１０、ゲート端子部４及びソース端子部１３とそれぞれ接続する透明導電性膜を成膜する。
【００７０】
好適な製造方法例として、ここでは、透明導電成膜として、酸化インジウム（Ｉｎ2Ｏ3）と酸化スズ（ＳｎＯ2）とを混合したＩＴＯ膜を公知のＡｒガスを用いたスパッタリング法により１００ｎｍの厚さで成膜した。
【００７１】
その後、第５回目のフォトリソグラフィープロセスを行うことで、上述の透明導電性膜をパターニングして、ドレイン電極１０、ゲート端子部４及びソース端子部１３とそれぞれ電気的に接続する透過画素電極１８、ゲート端子パッド１９及びソース端子パッド２０を形成する（図３）。本実施の形態では、透明導電性膜（ＩＴＯ膜）の成膜後に、フォトリソグラフィープロセスを用いてフォトレジストを所定のパターンを形成して公知の塩酸と硝酸とを含む溶液を用いてＩＴＯ膜をエッチングしてパターニングし、その後にフォトレジストを除去して、透過画素電極１８等を形成する。
【００７２】
以上により完成したＴＦＴ基板に対して、約２００℃〜３００℃の範囲内の温度で熱処理を加える。このような熱処理によって、ＴＦＴ基板全体に蓄積された静電荷及び応力等が除去或いは緩和され、さらに金属膜の電気的比抵抗を下げることができ、結果として、ＴＦＴ特性を向上して安定化させることができる。好適な製造方法例として、ここでは、ＴＦＴ基板を大気中で約３００℃の温度の下で３０分間保持して、ＴＦＴ基板の熱処理を行った。
【００７３】
＜ＴＦＴの評価＞
次に、以上の製造方法によって製造されるＴＦＴ５０におけるオーミックコンタクト膜８のチャネル長方向への延在部分８２の表面をエッチングした効果の確認と、延在部分８２のチャネル長方向における長さ（以下、幅とも呼ぶ）の適正化を行った。
【００７４】
なお、Ａｌ合金膜を用いたＴＦＴとしては、オーミックコンタクト膜８の延在部分８２の表面が削られたＴＦＴ５０（以下「評価対象ＴＦＴ」と呼ぶこともある）とした。また、オーミックコンタクト膜８の延在部分８２のチャネル長方向における長さ（以下、幅とも呼ぶ）は、ジャストエッチング後のオーバーエッチング時間を調整し、オーバーカット量を制御することで変化させた。ただし、ソース電極９とドレイン電極１０の間の長さは全て等しくなるようなマスクパターンを用いて作製した。また大気中で３００℃の温度下においてＴＦＴ基板を３０分間保持する熱処理を行った後、オフ特性を調べた。
【００７５】
図７は、評価対象ＴＦＴでの、オーミックコンタクト膜８の延在部分８２の幅に対するオフ特性の変化を示している。比較対象として、オーミックコンタクト膜８の延在部分８２の表面が削られていないＡｌメタルＴＦＴ（以下「比較例１」と呼ぶ）と、ＣｒメタルＴＦＴのオフ特性も併せて示した。ＣｒメタルＴＦＴにおいても、オーミックコンタクト膜の延在部分８２の表面が削られたＴＦＴ（以下「比較例２」と呼ぶ）と、オーミックコンタクト膜８の延在部分８２の表面が削られていないＴＦＴ（以下「比較例３」と呼ぶ）を評価した。図７において、黒丸、四角、三角及び菱形がそれぞれ評価対象ＴＦＴおよび比較例１〜３を示している。また、図７の縦軸は、評価対象ＴＦＴにおいてオーバーエッチングをしていない、すなわちオーミックコンタクト膜８の延在部分８２のないオフ電流値を１としたときの相対値で示されている。
【００７６】
図７において、比較例１は、延在部分８２の幅が増加するに従ってオフ電流が増加する傾向を示している。また、比較例３は延在部分８２の幅が増加するとオフ電流がわずかに減少傾向を示し、２００ｎｍで２分の１程度になるが、２００ｎｍを越えるとオフ電流が増加する。一方、比較例２はオーミックコンタクト膜８の延在部分８２の幅が増加するとオフ電流が大幅に減少する傾向を示し、延在部分８２の幅が２００ｎｍまで増加すると、オフ電流がおよそ２０分の１程度まで減少して、やがて飽和する傾向を示した。評価対象ＴＦＴは比較例２と同様の傾向を示した。
【００７７】
以上の評価結果から、オーミックコンタクト膜８のチャネル長方向への延在によって十分にオフ電流を低減するには、少なくとも延在部分８２の表面が削られていることが望ましい。また、延在部分８２のチャネル方向における長さは２００ｎｍ以上とすることが好ましい。
【００７８】
上述のように、比較例１の延在部分８２の幅が増加するに従ってオフ電流が増加するのは、ＴＦＴ５０のバックチャネル側を流れるリーク電流の経路に対する延在部分８２の幅の割合が増加することによって、経路の抵抗が減少するためであると考えられる。また、上述のように評価対象ＴＦＴ及び比較例２のように、延在部分８２の幅が増加するとオフ電流が大幅に減少し、やがて飽和するのは、次の理由によると考えられる。即ち、ドレイン電極１０とゲート電極２の間の電界はドレイン電極１０の直下近傍に集中しており、延在部分８２の端面８２ｂがそこから離れると端面８２ｂに印加される電界が急激に緩和される。即ち、接合側面部７８に印加される電界が急激に緩和される。これによって、電界による接合側面部７８の欠陥を介したリーク電流が減少する、と考えられる。また、比較例３においては、比較例２と同様に、接合側面部７８がソース電極９及びドレイン電極１０からそれぞれ遠ざかることによってオフ電流が減少すると考えられる。一方で、接合側面部７８が電界の小さい領域に位置すると、延在部分８２の幅が増大しても接合側面部７８の欠陥を介したリーク電流を低減する効果は高まらない。よって、この領域では、バックチャネル長に対する延在部分８２の幅の割合が高まることによる経路の抵抗の低下によって、オフ電流が増大すると考えられる。
【００７９】
以上のような本実施の形態に係るＴＦＴ５０によれば、オーミックコンタクト膜８のチャネル長方向への延在部分８２があり、且つ、延在部分８２の表面がエッチングされている。このような構成によれば、延在部分８２の表面を経由して流れるリーク電流と、オーミックコンタクト膜８と半導体能動膜７との接合側面部での欠陥を介して流れるリーク電流を抑制することができる。さらに、本製造方法を採用すれば、たとえソース電極９、ドレイン電極１０にオーミックコンタクト膜と相互拡散反応を引き起こすＡｌ合金膜を用いたとしても、Ａｌの付着物によるリーク電流を発生させず、ＣｒメタルＴＦＴと同等のオフ特性が得られる。また、延在部分８２の幅を２００ｎｍ以上にすれば、半導体能動膜７とオーミックコンタクト膜８の接合側面部の欠陥を介したリーク電流の発生もより小さくすることができる。
【００８０】
なお、上述の例では、図５（ｂ）のようにフォトレジスト２１の端面２１ａ，２１ｂがそれぞれソース電極９の端面９ａおよびドレイン電極１０の端面１０ａと一致している。しかしながら、端面２１ａ，２１ｂがソース電極９とドレイン電極１０との間に位置していても良い。かかる構造であっても、続く延在部分８２の一部のエッチングによって、延在部分８２は接触部分８１の膜厚よりも薄い部分を有することとなる。この場合、延在部分８２は、離間方向Ｄ１および厚み方向Ｄ２のいずれにも垂直な方向Ｄ３から見て階段形状を有する。かかる構造であっても、延在部分８２のうち除去された部分の表面８２ａの欠陥は増大し、また当該部分に残留したＡｌ合金を除去することができる。よって、延在部分８２の導電率を低減することができる。
【００８１】
また端面２１ａ，２１ｂがそれぞれソース電極９の端面９ａおよびドレイン電極１０の端面１０ａに対して半導体能動膜７の一部７１とは反対側に後退していてもよい。或いはフォトレジスト２１が除去されていてもよい。かかる構造であっても、ソース電極９およびドレイン電極１０がマスクとして機能し、延在部分８２の一部をエッチングしてその膜厚を減じることができる。他方、プラズマ照射の際に、ソース電極９およびドレイン電極１０がプラズマに曝されることが望ましくなければ、フォトレジスト２１の端面２１ａ，２１ｂは端面９ａ，１０ａと一致するか、或いは端面９ａ，１０ａよりも一部７１側に位置することが望ましい。
【００８２】
＜実施の形態２＞
本実施の形態２として、これまで説明した実施の形態１と同様に、本発明に係るトランジスタはＴＦＴ５０であるものとして説明する。本実施の形態に係るＴＦＴ基板は、実施の形態１と比べて、ＴＦＴ５０のリーク電流を更に低減できる構造を有している。以下、このような本実施の形態に係るＴＦＴ基板について説明するが、実施の形態１と同様の構成要素については同じ符号を付し、実施の形態１と異なる部分を中心に説明する。
【００８３】
本実施の形態に係るＴＦＴ基板の平面構造の一例は、図２に例示されるＴＦＴ基板の平面構造と同じである。図８は、本実施の形態に係るＴＦＴ基板の構造の一例を示す断面図であり、図３と同様に、図２に例示されるＡ−Ａ断面における断面図を示している。
【００８４】
図２及び図８に示される本実施の形態に係るＴＦＴ５０は、基板１と、ゲート電極２と、ゲート絶縁膜６と、半導体層５１と、ソース電極９と、ドレイン電極１０と、層間絶縁膜１４とを備える。
【００８５】
本実施の形態に係る半導体層５１は、ゲート電極２上にゲート絶縁膜６を介して形成された半導体能動膜７（第１アモルファスシリコン膜）と、分離領域１１を除いて当該半導体能動膜７を覆うｎ型の導電型を有するオーミックコンタクト膜８（第２アモルファスシリコン膜）とを含んでいる。また、本実施の形態に係るソース電極９、ドレイン電極１０のそれぞれは、例えば少なくともアルミニウム（Ａｌ）を含むＡｌ合金膜からなり、半導体層５１のうちオーミックコンタクト膜８のみと直接接合されている。
【００８６】
本実施の形態に係るＴＦＴ５０においては、後述するようにオーミックコンタクト膜８の端面８２ｂと、これと繋がる半導体能動膜７の端面とに勾配が設けられる。
【００８７】
以上のような本実施の形態に係るＴＦＴ５０においては、実施の形態１で説明したＴＦＴ５０よりも、さらにリーク電流が低減された。
【００８８】
このような効果が得られたのは、オーミックコンタクト膜８と半導体能動膜７との端面に勾配があることから、バックチャネルエッチング後に行うプラズマ処理（例えばＨｅプラズマ処理）が接合側面部７８に効率よく当たり、実施の形態１よりもエッチングによる接合側面部７８の欠陥が修復されるために、この部分での欠陥を介したキャリアの発生が抑制されたためであると考えられる。
【００８９】
＜実施の形態２に係るＴＦＴ基板の製造方法＞
次に、以上のような効果を有する、実施の形態２に係るＴＦＴ５０を備えるＴＦＴ基板の製造方法の手順を、実施の形態１と異なる点を中心に説明する。
【００９０】
まず、図４（ａ）〜（ｃ）を用いて説明した実施の形態１に係る製造方法と同様、図４（ｃ）に示したアンダーカットを設ける工程まで行う。
【００９１】
実施の形態１では、この後に、例えばフッ素系ガスを用いてエッチングを行ったが、本実施の形態２では、例えばフッ素系ガスに加えて更に酸素ガスを用いた公知のドライエッチング法を用いてフォトレジスト２１を後退させながらエッチングする。これによって、図９（ａ）のように、分離領域１１を形成すると同時にエッチング側面に勾配をつける。
【００９２】
その後、図５（ａ）、図５（ｂ）、図６（ａ）及び図６（ｂ）を用いて説明した実施の形態１に係る製造方法と同様、図９（ｂｂ）、図１０（ａ）及び図１０（ｂ）に示すように透過画素電極１８等の形成まで行う。
【００９３】
以上の手順により製造されたＴＦＴ基板に対して、約２００℃〜３００℃の範囲内の温度で熱処理を加える。このような熱処理によって、ＴＦＴ基板全体に蓄積された静電荷及び応力等が除去或いは緩和され、さらに金属膜の電気的比抵抗を下げることができ、結果として、ＴＦＴ特性を向上して安定化させることができる。好適な製造方法例として、ここでは、ＴＦＴ基板を大気中で約３００℃の温度の下で３０分間保持して、ＴＦＴ基板の熱処理を行った。
【００９４】
＜ＴＦＴの評価＞
次に、以上の製造方法によって製造されるＴＦＴ５０における、オーミックコンタクト膜８と半導体能動膜７の接合側面部７８を含むエッチング側面部に勾配を設けた効果の確認を行った。なお、本実施の形態により作製したＴＦＴ５０（以下「評価対象ＴＦＴ」と呼ぶこともある）のオーミックコンタクト膜８のチャネル長方向への延在部分８２の長さは２００ｎｍとした。また大気中で３００℃の温度下においてＴＦＴ基板を３０分間保持する熱処理を行った後に、オフ特性を調べた。
【００９５】
比較対象として、実施の形態１におけるＴＦＴ（以下「比較例」と呼ぶ）を準備し、評価対象ＴＦＴと同様にオーミックコンタクト膜８のチャネル長方向への延在部分８２の長さは２００ｎｍとした。
【００９６】
評価対象ＴＦＴのオフ特性と比較例のオフ特性を比較したところ、評価対象ＴＦＴのオフ電流は比較例の３分の１程度まで低減されていた。
【００９７】
上述のように、評価対象ＴＦＴのオフ電流が低減されたのは、オーミックコンタクト膜８と半導体能動膜７との接合側面部７８を含むエッチング側面に勾配を設けることによって、バックチャネルエッチング後のプラズマ処理（例えばＨｅプラズマ処理）が、接合側面部７８に効率よく曝されることで欠陥が修復され、この部分での欠陥を介したキャリアの発生が抑制されたためであると考えられる。
【００９８】
以上のような本実施の形態に係るＴＦＴ５０によれば、オーミックコンタクト膜８と半導体能動膜７との接合側面部７８を含むエッチング側面部に勾配を設けている。このような構成によれば、オーミックコンタクト膜８と半導体能動膜７との接合側面部７８での欠陥を介して流れるリーク電流を実施の形態１によるＴＦＴ５０よりもさらに低減することができる。
【００９９】
なお、図８において延在部分８２の端面８２ｂは傾斜しているので、当該端面８２ａにおける延在部分８２の膜厚は、接触部分８１の膜厚よりも薄い。よって、必ずしも図１０（ａ）のように延在部分８２をエッチングする必要はない。即ち、延在部分８２は図９（ａ）に例示された形状であってもよい。かかる構造であっても、端面８２ｂにおける延在部分８２の厚みが接触部分８１の厚みよりも薄いからである。これによっても、延在部分８２ａの端面８２ｂが垂直である場合に比べて、延在部分８２ａの導電率を低下させることができる。
【０１００】
＜変形例＞
本変形例に係るＴＦＴ基板の平面構造の一例は、図２に例示されるＴＦＴ基板の平面構造と同じである。図１１は、本実施の形態に係るＴＦＴ基板の構造の一例を示す断面図であり、図３と同様に、図２に例示されるＡ−Ａ断面における断面図を示している。
【０１０１】
図２及び図１１に示される本実施の形態に係るＴＦＴ５０は、基板１と、ゲート電極２と、ゲート絶縁膜６と、半導体層５１と、ソース電極９と、ドレイン電極１０と、層間絶縁膜１４とを備える。本ＴＦＴ５０はオーミックコンタクト膜８の端面８２ｂの形状という点で図３に例示するＴＦＴ５０と相違している。
【０１０２】
本変形例に係るＴＦＴ５０においては、オーミックコンタクト膜８の端面８２ｂの、紙面に垂直な方向（チャネル長方向および基板４の法線方向に垂直な方向）から見た接線の一つが基板１に対して傾斜している。より詳細には図１１の例示では端面８２ｂが湾曲している。端面８２ｂの曲率の中心は端面８２ｂに対して半導体層５１側に位置している。
【０１０３】
かかるＴＦＴ５０においても、バックチャネルエッチング後に行うプラズマ処理（例えばＨｅプラズマ処理）が接合側面部７８に効率よく当たり、実施の形態１よりもエッチングによる欠陥が修復されるために、端面８２ｂでの欠陥を介したキャリアの発生が抑制されたためであると考えられる。
【０１０４】
また端面８２ｂが湾曲しているので、端面８２ｂにおける延在部分８２の膜厚は接触部分８１の膜厚よりも薄い。したがって延在部分８２の導電率を低減させることができる。
【０１０５】
このような端面８２ｂの形状は、図５（ａ）を参照して、例えばフッ素系ガスの量および酸素ガスの量を調整しつつ、フォトレジスト２１を後退させながらオーミックコンタクト膜８をエッチングすることで、実現される。例えばエッチングの開始から徐々に酸素ガスの量を増大させることで端面８２ｂを湾曲させることができる。
【０１０６】
以上、本発明の実施の形態はソース電極９およびドレイン電極１０となる配線材料に、半導体膜（例えばシリコン半導体膜）と相互拡散反応が起こる金属の例としてＡｌＮｉＮを用いたが、これに限定されるものではない。すなわち、当該半導体膜と相互拡散反応が起こる金属であるＭｏ、Ｃｕを含む金属を配線材料として用いた場合においても同様の効果を示す。
【０１０７】
以上、本発明の実施の形態を詳細に開示し記述したが、以上の記述は本発明の適用可能な局面を例示したものであって、本発明は各実施の形態の内容に限定されるものではない。即ち、記述した局面に対する様々な修正または変形例を、この発明の範囲から逸脱することの無い範囲内で考えることが可能である。
【符号の説明】
【０１０８】
１ 基板、２ ゲート電極、３，４３ ゲート配線、４ ゲート端子部、５ 補助容量電極、６ ゲート絶縁膜、７ Ｓｉ半導体（能動）膜、８ オーミックコンタクト膜、９ ソース電極、１０ ドレイン電極、１１ ＴＦＴチャネル部、１２，４４ ソース配線、１３ ソース端子部、１４ 層間絶縁膜、１５ 画素ドレインコンタクトホール、１６ ゲート端子部コンタクトホール、１７ ソース端子部コンタクトホール、１８ 透過画素電極、１９ ゲート端子パッド、２０ ソース端子パッド、２１ フォトレジスト、４１ 表示領域、４２ 額縁領域、４５ 走査信号駆動回路、４６ 表示信号駆動回路、４７ 画素、４８，４９ 外部配線。
【技術分野】
【０００１】
この発明は、トランジスタ、その製造方法及び表示装置に関し、例えば液晶ディスプレイ等に用いられるボトムゲート構造の薄膜トランジスタに関する。
【背景技術】
【０００２】
液晶ディスプレイに用いられる薄膜トランジスタ（Thin Film Transistor；以下ＴＦＴと呼称する）には、低コスト化が要求されており、そのためには製造工程の簡略化が必要である。例えば特許文献１では、バックチャネルを形成するボトムゲート構造の薄膜トランジスタを、エッチングを用いて５回の写真製版工程で製造する方法が開示されている。より詳細にはかかるバックチャネルは３回目の写真製版工程において、次のように形成される。即ち、バックチャネルが形成される半導体能動膜、オーミックコンタクト膜、金属膜がこの順に積層されている構造に対し、金属膜をウェットエッチングによって所定の形状にパターニングしてソース電極およびドレイン電極を形成し、更にオーミックコンタクト膜のうち、パターニングされた金属膜からはみ出た部分をドライエッチングによって除去する。これらのパターニング及びエッチング除去はフォトリソグラフィ技術で実現される。
【０００３】
また例えば特許文献２では、ソース電極およびドレイン電極をマスクとしてチャネル上部のオーミックコンタクト膜を除去する（バックチャネルエッチング工程）方法が開示されている。以下、当該明細書でも特許文献２に倣い、オーミックコンタクト膜を除去して、バックチャネルが形成される半導体膜を露出させる工程をバックチャネルエッチングと仮称する。
【０００４】
また、従来のボトムゲート構造の薄膜トランジスタにおいては、チタン(Ｔｉ)、クロム（Ｃｒ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）およびこれらを主成分とする合金が用いられている。この中でも生産性が高く、ウェットエッチングで比較的簡単に加工が可能であり、しかも低い比抵抗値および高い耐食性を示すＣｒが広く用いられてきた。しかしながら、近年のＴＶやモニターに採用されるパネルのサイズの大型化、さらには高精細化に伴う配線長の増加傾向および配線幅の減少傾向による配線抵抗の増大化を避けるために、配線材料の低抵抗化が求められるようになった。そのため、電気的比抵抗の低いアルミニウム（Ａｌ）、銅（Ｃｕ）およびこれらの合金系を用いることが好ましい。なお配線材料にＡｌの合金を用いた技術が特許文献３に記載されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平１０−２６８３５３号公報
【特許文献２】特開平１１−１５４７５２号公報
【特許文献３】特開２００８−１０８０１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献２のようにソース電極およびドレイン電極をマスクとして、その下層の半導体膜をエッチングしてオーミックコンタクト膜を形成すれば、オーミックコンタクト膜の端面はそれぞれソース電極およびドレイン電極の端面と一致するか、或いはそれぞれソース電極およびドレイン電極側に後退する。
【０００７】
かかる構造では、ソース電極およびドレイン電極の直下にオーミックコンタクト膜の端面が位置する。したがって、オーミックコンタクト膜の端面のうち、その下層の真性半導体層と接合する接合側面部が、ソース電極およびドレイン電極の直下に位置する。よって接合側面部には、比較的大きな電界（ゲート−ドレイン間の電界又はゲートソース間の電界）が印加される。また接合側面部はバックチャネルエッチングに伴う欠陥が多く存在しており、電界が印加されることによってこの欠陥を介したキャリアのトンネリングが発生してリーク電流が増大する問題がある。当該リーク電流が増大すると、液晶ディスプレイのコントラストの低下やクロストークの増大等、表示品質を低下させる等の問題が生じる。
【０００８】
一方、特許文献１では、３回目の写真製版工程において、フォトリソグラフィ技術を用いてソース電極およびドレイン電極を形成し、続けてオーミックコンタクト膜を形成している。かかる工程において、金属膜を充分に除去することを目的として、金属膜に対するエッチング時間を長く設定する（いわゆるオーバーエッチング）ことを考慮する。特許文献１に記載の技術では金属膜に対するエッチングにはウェットエッチングが採用されるので、オーバーエッチングが発生する場合、ソース電極の端面およびドレイン電極の端面が、基板に平行な方向にエッチングされる（いわゆるサイドエッチング）現象が顕著となる。したがって、当該フォトリソグラフィ技術において金属膜のパターニングのためにフォトレジストを採用していた場合には、ソース電極の端面及びドレイン電極の端面はそれぞれフォトレジストパターンの内側に後退する。
【０００９】
他方、オーミックコンタクト膜を形成するためのエッチング除去にはドライエッチングが採用される。よって、当該フォトレジストを、このエッチング除去のマスクとして使用する場合には、オーミックコンタクト膜の端面はフォトレジストの端面とほぼ一致する。よってオーバーエッチングが発生した場合には、バックチャネルエッチング後のオーミックコンタクト膜は、基板に垂直な方向から見て、それぞれソース電極およびドレイン電極の端面からはみ出した形状を有する。したがって、オーミックコンタクト膜はそれぞれソース電極とドレイン電極との間にも存在する。言い換えれば、ソース電極と接触するオーミックコンタクト膜はソース電極からドレイン電極に向って延在する延在部分を有する。またドレイン電極と接触するオーミックコンタクト膜はドレイン電極からソース電極に向って延在する延在部分を有する。
【００１０】
かかる構造であれば、延在部分の端面（オーミックコンタクト膜の端面）がそれぞれドレイン電極およびソース電極から遠ざかる。したがってオーミックコンタクト膜と、その下層の半導体層との接合側面部がそれぞれドレイン電極およびソース電極から遠ざかる。接合側側面部と電極との間の距離が大きくなることは、接合側側面部に印加される電界を低減させる。
【００１１】
しかしながら、延在部分の導電率が高いと接合側側面部に印加される電界の低減効果が充分に招来されない。
【００１２】
そこで、本発明の目的は、オーミックコンタクト膜に延在部分を設けることでオーミックコンタクト膜及び半導体能動膜の接合側面部の欠陥を介したキャリアのトンネリングによるリーク電流を低減する効果を高めるトランジスタを提供することにある。
【課題を解決するための手段】
【００１３】
本発明にかかるトランジスタは、半導体能動膜と、ゲート絶縁膜と、前記半導体能動膜と共にゲート絶縁膜を挟むゲート電極と、前記ゲート電極とは反対側で前記半導体能動膜上に設けられ、前記半導体能動膜の少なくとも一部を避けて前記半導体能動膜を覆い、前記半導体能動膜の厚さ方向から見て、前記厚さ方向に垂直な離間方向で前記一部を挟む一対のオーミックコンタクト半導体膜と、前記ゲート電極とは反対側で前記一対のオーミックコンタクト半導体膜の各々とオーミック接触し、前記離間方向で相互に離隔する一対の電極とを備え、前記オーミックコンタクト半導体膜の一方は、前記電極の一方に接触して覆われた接触部分と、前記接触部分よりも前記厚さ方向において薄く、前記厚さ方向から見て前記電極の一方からはみ出して前記電極の他方へと延在して前記半導体能動膜の少なくとも前記一部を避けて覆う延在部分とを有する。
【００１４】
本発明にかかるトランジスタの製造方法は、基板の一方側に半導体膜及び導体膜を順次に成膜する第１工程と、前記第１工程後に、前記導体膜にフォトレジストを積層する第２工程と、前記第２工程後に、前記基板に垂直な法線方向から見て前記フォトレジストの内部まで前記導体膜をエッチングして、前記基板に平行な離間方向において互いに離間するソース電極およびドレイン電極を形成する第３工程と、前記第３工程後に、前記フォトレジストをマスクとして前記半導体膜をエッチングして、前記ソース電極と前記ドレイン電極とそれぞれオーミック接触し前記離間方向で互いに離間するオーミックコンタクト半導体膜を形成する第４工程と、前記第４工程後に、前記フォトレジストのうち、少なくとも、前記ソース電極及び前記ドレイン電極からはみ出した一部を除去する第５工程と、前記第５工程と同時あるいはその後に、前記オーミックコンタクト半導体膜をエッチングして、前記ソース電極と前記ドレイン電極との間における前記オーミックコンタクト半導体膜の膜厚を減じる第６工程と、前記第６工程後に、前記フォトレジストを除去する第７工程とを実行する。
【発明の効果】
【００１５】
本発明にかかるトランジスタによれば、延在部分は電極の一方から他方へと延在する。したがって、接触部分とは反対側の延在部分の端面は電極の一方から遠ざかる。よって、当該端面において半導体能動膜との接合する接合側面部に印加される電圧が低減される。したがって、端面の位置という観点では、電界による当該接合側面部の欠陥を介したリーク電流を低減することができる。
【００１６】
さらに延在部分の膜厚は接触部分の膜厚よりも小さい。したがって、例えばオーミックコンタクト半導体膜を化学気相成長法によって成膜したとしても、電極側における延在部分の表面近傍の導電率は、半導体能動膜側における接触部分の表面近傍の導電率よりも小さい。よって延在部分の当該表面を介して電極同士を流れるリーク電流（いわゆるバックチャネルを介したトランジスタオフ時の電流）を低減することができる。或いは、接合側面部に印加される電界を低減することができ、以ってリーク電流を低減することができる、とも把握できる。
【００１７】
本発明にかかるトランジスタの製造方法によれば、本発明にかかるトランジスタを製造することができる。しかも、第４工程において導体膜をエッチングした後の第６工程においてオーミックコンタクト半導体膜をエッチングしているので、オーミックコンタクト半導体膜の表面に残留する導体膜を除去することができる。したがって、トランジスタのオフ時のリーク電流を低減することができる。
【図面の簡単な説明】
【００１８】
【図１】平面視において表示装置に用いられるＴＦＴアレイ基板の構成例を示す図である。
【図２】本発明の実施の形態１に係るディスプレイ用アクティブマトリックス型ＴＦＴ基板の概念的な一例を示す平面図である。
【図３】本発明の実施の形態１に係るディスプレイ用アクティブマトリックス型ＴＦＴ基板の概念的な一例を示す縦断面図である。
【図４】本発明の実施の形態１に係るディスプレイ用アクティブマトリックス型ＴＦＴ基板の製造工程の一例を示す縦断面図である。
【図５】本発明の実施の形態１に係るディスプレイ用アクティブマトリックス型ＴＦＴ基板の製造工程の一例を示す縦断面図である。
【図６】本発明の実施の形態１に係るディスプレイ用アクティブマトリックス型ＴＦＴ基板の製造工程の一例を示す縦断面図である。
【図７】本発明の実施の形態１に係るＴＦＴのオーミックコンタクト膜のチャネル方向への長さとオフ電流比の関係を示す図である。
【図８】本発明の実施の形態２に係るディスプレイ用アクティブマトリックス型ＴＦＴ基板の概念的な一例を示す縦断面図である。
【図９】本発明の実施の形態２に係るディスプレイ用アクティブマトリックス型ＴＦＴ基板の製造工程の一例を示す縦断面図である。
【図１０】本発明の実施の形態２に係るディスプレイ用アクティブマトリックス型ＴＦＴ基板の製造工程の一例を示す縦断面図である。
【図１１】本発明の変形例に係るディスプレイ用アクティブマトリックス型ＴＦＴ基板の概念的な一例を示す縦断面図である。
【発明を実施するための形態】
【００１９】
以下、本発明の各実施の形態の詳細を、図面を参照しながら記載する。以下の記載及び図面に於いては、適宜、本発明の本質とは異なる点について省略及び簡略化が成されている。各図面に於いて、同一の構成又は機能を有する構成要素及び相当部分には、同一の参照符号が付されており、重複する記載は省略されている。
【００２０】
＜各実施に共通な表示装置の構成＞
まず本実施の形態に係るトランジスタが設けられる装置の一例として電気光学表示装置について説明する。図１は、平面視における電気光学表示装置の一例を模式的に示す図である。なお、以下においては、電気光学表示装置は液晶表示装置であるものとして説明するが、これに限ったものではなく、例えば、有機ＥＬ表示装置等の平面型表示装置（フラットパネルディスプレイ）であってもよい。
【００２１】
当該液晶表示装置は、本発明に係るトランジスタの一例たるＴＦＴ５０が設けられた基板４０（図１参照）と、紙面垂直方向において基板４０に対向して液晶表示装置の視認側に配置される対向基板（図示せず）と、基板４０に対して対向基板と反対側に配設されたバックライトユニット等（図示せず）とを備えている。基板４０としては、例えばアクティブマトリックス型ＴＦＴ基板（ＴＦＴアレイ基板）等の基板が採用され、対向基板としては、例えばカラーフィルタ基板が採用される。
【００２２】
基板４０は、表示領域４１と、表示領域４１を囲むように基板４０の外周部に設けられた額縁領域４２とに区別される。表示領域４１には、複数のゲート配線（走査信号線）４３と、複数のソース配線（表示信号線）４４とが形成されている。複数のゲート配線４３は互いに離間して（例えば平行に）設けられており、複数のソース配線４４は互いに離間して（例えば平行に）設けられている。紙面に平行な方向に相当する断面視においては、ゲート配線４３とソース配線４４とは、それらの間に絶縁膜を介して、立体交差するように形成されている。なお、平面視においては、ゲート配線４３とソース配線４４とは互いに直交するように設けられている。
【００２３】
互いに隣接するゲート配線４３と、互いに隣接するソース配線４４とで囲まれた領域には、画素４７が形成される。したがって、基板４０上には、複数の画素４７がマトリックス状に配列されている。各画素４７には画素電極が配置されており、後述するように当該画素電極に印加される電圧に応じて各画素４７を通過する光の量が調整される。
【００２４】
基板４０の額縁領域４２には、走査信号駆動回路４５と表示信号駆動回路４６とが設けられている。各ゲート配線４３は、表示領域４１から額縁領域４２まで延設されており、基板４０の端部において走査信号駆動回路４５に接続されている（当該接続は図示を省略した）。同様に、各ソース配線４４は、表示領域４１から額縁領域４２まで延設されており、基板４０の端部において表示信号駆動回路４６に接続されている（当該接続は図示を省略した）。また、例えば走査信号駆動回路４５に対して基板４０の端側には外部配線４８が配設されており、外部配線４８の各配線が走査信号駆動回路４５の対応部分に接続されている（当該接続は図示を省略した）。同様に、表示信号駆動回路４６に対して基板４０の端側には外部配線４９が配設されており、外部配線４９の各配線が表示信号駆動回路４６の対応部分に接続されている（当該接続は図示を省略した）。なお、外部配線４８，４９としては、例えば、ＦＰＣ（Flexible Printed Circuit）等の配線基板が用いられる。
【００２５】
走査信号駆動回路４５及び表示信号駆動回路４６は、それぞれ、外部配線４８，４９を介して、外部から供給される各種信号を受信する。例えば、走査信号駆動回路４５は、外部配線４８で受信した外部からの制御信号に基づいて、ゲート信号（走査信号）をゲート配線４３に供給する。ゲート配線４３は順次にゲート信号が供給されて選択されていく。一方、表示信号駆動回路４６は、外部配線４９で受信した外部からの表示データに基づいて、表示信号をソース配線４４に供給する。これにより、表示データに応じた表示電圧が、各画素４７に供給される。
【００２６】
各画素４７内には、少なくとも１つのＴＦＴ５０が配設されている。本例では、各ＴＦＴ５０は、ソース配線４４とゲート配線４３との各立体交差点の近傍に配置されているものとする。スイッチング素子であるＴＦＴ５０は、ゲート配線４３からのゲート信号に応じてオンされると、自身が有するドレイン電極に、ソース配線４４からの表示電圧を供給する。これにより、表示電圧が、ＴＦＴ５０のドレイン電極に接続された画素電極に印加される。画素電極に表示電圧が印加されると、当該画素電極と、それと対向する上述の対向基板に設けられた対向電極との間に、当該表示電圧に応じた電界が生じる。なお、基板４０の表面上には、表示電圧が印加されない状態での液晶層の配向方向を決める配向膜（図示せず）が配設されている。
【００２７】
上述の対向基板上には、カラーフィルタ、ブラックマトリックス（ＢＭ）、上述の対向電極、及び、配線膜等（いずれも図示せず）が配設されている。この対向電極は基板４０側に配置される場合もある。基板４０と対向基板との間には、液晶層（図示せず）が挟持されている。すなわち、基板４０と対向基板との間には、液晶が導入されている。基板４０及び対向基板の外側の面には、偏光板、及び、位相差板等（いずれも図示せず）が設けられている。以上のようにして、基板４０と対向基板と液晶層とから、液晶表示パネルが構成されている。
【００２８】
画素電極と対向電極との間に挟持された液晶は、それらの間に生じる表示電圧に応じた電界によって駆動されて、その配向方向が変化する。そして、基板４０から液晶層を介して対向基板に向かう光の偏光状態が、液晶層の液晶の配向方向に応じて変化する。例えば、バックライトユニットから液晶表示パネルに向かった光は、基板４０側の偏光板によって直線偏光となり、当該直線偏光が液晶層を通過することによって、その偏光状態が変化する。そして、液晶層を通過し、偏光状態が変化した光が、対向基板側の偏光板に進む。
【００２９】
ここで、対向基板側の偏光板に到達し、当該偏光板を通過する光の光量は、その光の偏光状態に応じて変化する。すなわち、バックライトユニットから放射されて液晶表示パネルを透過する透過光の光量は、液晶層の液晶の配向方向によって変化する。上述したように、当該液晶の配向方向は表示電圧に応じて変化することから、表示電圧を制御することによって、視認側の偏光板を通過する光の光量を変化させることができる。よって、画像のドットに対応する画素４７ごとに表示電圧を変えることによって、所望の画像を液晶表示パネルの視認側において表示することができる。
【００３０】
以上、本発明に係るトランジスタが設けられる表示装置の構成及び動作について説明した。次に、本発明に係るトランジスタ及び製造方法の各態様について説明する。
【００３１】
＜実施の形態１＞
本実施の形態１として、上述のＴＦＴ５０が設けられた、液晶表示装置用のアクティブマトリックス型ＴＦＴ基板を例に説明する。
【００３２】
図２は、当該ＴＦＴ基板の平面構造の一例を示す平面図であり、図３は、当該ＴＦＴ基板の断面構造の一例を示す縦断面図である。図２は一つの画素４７近傍のＴＦＴ基板の構造を拡大して示し、図３は、ＴＦＴ５０と画素部分とを示すＡ−Ａ断面（図２において右方から見た側）が示されている。なお、以降の説明の縦断面図においても、同様にＡ−Ａ断面構造が示される。
【００３３】
図２及び図３に示される本実施の形態に係るＴＦＴ５０は、基板１と、ゲート電極２と、ゲート絶縁膜６と、半導体層５１と、ソース電極９と、ドレイン電極１０と、層間絶縁膜１４とを備える。
【００３４】
基板１は、例えばガラスまたはプラスチック等からなる透明性の絶縁性基板である。基板１上には、少なくとも、ゲート電極２とゲート配線３とゲート端子部４と補助容量電極５とが形成される。ゲート電極２は例えばアルミニウム（Ａｌ）を主成分とする金属膜からなり、ゲート配線３（上述のゲート配線４３に相当）と繋がる。例えば各ゲート電極２は各ゲート配線３上において各画素４７に対応する位置に設けられる。各ゲート端子部４は例えば各ゲート配線３と繋がっており、映像の走査信号を入力するための端子として機能する。補助容量電極５は層間絶縁膜１４を介して透過画素電極１８と重なる。また、これらのゲート電極２、ゲート配線３、ゲート端子部４及び補助容量電極５の上に、ゲート絶縁膜６が設けられている。
【００３５】
ゲート電極２上には、ゲート絶縁膜６を介して順次に形成された半導体能動膜７（第１アモルファスシリコン膜）と、一対のオーミックコンタクト膜８（第２アモルファスシリコン膜）とを含む半導体層５１が設けられている。換言すれば、半導体能動膜７はゲート電極２と共にゲート絶縁膜６を挟む。オーミックコンタクト膜８は、半導体能動膜７に対してゲート電極２とは反対側で半導体能動膜７上に設けられる。一対のオーミックコンタクト膜８は半導体能動膜７の一部７１を少なくとも避けて半導体能動膜７を覆う。また一対のオーミックコンタクト膜８は、半導体能動膜７の厚み方向Ｄ１から見て、厚み方向Ｄ１に垂直な離間方向Ｄ２で当該一部７１を挟む。半導体能動膜７は例えばシリコン半導体である。オーミックコンタクト膜８は、例えば不純物が添加されてｎ型の導電型を有するシリコン半導体である。半導体能動膜７は、ＴＦＴ５０の構成要素である。
【００３６】
ソース電極９及びドレイン電極１０のそれぞれは、例えばアルミニウム（Ａｌ）を含むＡｌ合金膜（本実施の形態ではＡｌＮｉＮ膜）からなる。これによりソース電極９およびドレイン電極１０の低抵抗を実現できる。またソース電極９およびドレイン電極１０は半導体層５１と直接接合されている。より詳細にはソース電極９及びドレイン電極１０は、オーミックコンタクト膜８に対してゲート電極２とは反対側で、それぞれオーミックコンタクト膜８とオーミック接触されている。またソース電極９とドレイン電極１０とは離間方向Ｄ１で相互に隔離している。
【００３７】
オーミックコンタクト膜８は接触部分８１と延在部分８２とを備えている。接触部分８１はそれぞれソース電極９とドレイン電極１０と接触してこれらに覆われる部分である。延在部分８２は接触部分８１から離間方向Ｄ１に沿って延在して、ソース電極９とドレイン電極１０との間に位置する部分である。即ち、ソース電極９側の延在部分８２はソース電極９の端面９ａからチャネル側（即ちドレイン電極１０側）に延在する部分であり、ドレイン電極１０側の延在部分８２はドレイン電極１０の端面１０ａからチャネル側（即ちソース電極９側）に延在する部分である。延在部分８２は後述する製造工程において基板４０の法線方向（＝厚み方向）Ｄ２において部分的に除去され、その膜厚が接触部分８１の膜厚よりも薄い。製造工程については後に詳述する。
【００３８】
図３の例示では一対のオーミックコンタクト膜８の離間によって形成される分離領域を符号１１で表している。本実施の形態に係るＴＦＴ５０では、ゲート電極２に電圧が印加されると、半導体能動膜７における分離領域１１近傍の一部７１にチャネル部が形成され、当該チャネル部を介してソース電極９とドレイン電極１０との間に電流を流すことが可能となる。なお、以下では離間方向Ｄ１をチャネル長方向とも呼ぶ。
【００３９】
図２も参照して、ソース配線１２（上述のソース配線４４に相当）は、ＴＦＴ５０のソース電極９と繋がっている。各ソース端子部１３は、各ソース配線１２と繋がっており、かつ、外部からの映像信号を受信して当該映像信号を、ソース配線１２を介して、ソース電極９に入力する。
【００４０】
層間絶縁膜１４は、上述の構成要素を覆うように設けられている。本実施の形態では、層間絶縁膜１４は、ゲート絶縁膜６、半導体能動膜７の一部７１、ソース電極９、ドレイン電極１０、ソース配線１２及びソース端子部１３等の上に設けられている。この層間絶縁膜１４には、複数の開口部が形成される。このうちの開口部として、画素ドレインコンタクトホール１５、ゲート端子部コンタクトホール１６及びソース端子部コンタクトホール１７が形成されている。これら画素ドレインコンタクトホール１５、ゲート端子部コンタクトホール１６及びソース端子部コンタクトホール１７は、下層のドレイン電極１０、ゲート端子部４及びソース端子部１３にそれぞれ達している。
【００４１】
透過画素電極１８は、層間絶縁膜１４上に設けられ、画素ドレインコンタクトホール１５を介してドレイン電極１０と接続された透明導電膜である。透過画素電極１８は補助容量電極５との間に静電容量を形成し、当該静電容量は映像信号に基づく電圧を保持する、いわゆる補助容量として機能する。ゲート端子パッド１９は、層間絶縁膜１４上に設けられ、ゲート端子部コンタクトホール１６を介してゲート端子部４と接続されたパッドである。ソース端子パッド２０は、層間絶縁膜１４上に設けられ、ソース端子部コンタクトホール１７を介してソース端子部１３と接続されたパッドである。
【００４２】
以上のように構成されたＴＦＴ基板と、カラー表示用のカラーフィルタ及び対向電極等を具備した対向基板とを、一定の間隔（セルギャップ）を介して貼り合わせ、この中に液晶を注入・封止することによって、ディスプレイ用途の表示装置が製造される。
【００４３】
かかる構造を有するＴＦＴ５０では、延在部分８２がソース電極９とドレイン電極１０との間において、互いに離間している。換言すれば、チャネル長方向において互いに対面する延在部分８２の端面８２ｂは、ソース電極９とドレイン電極１０との間に位置する。したがって、例えば特許文献２と比較して、ソース電極９側の延在部分８２の端面８２ｂはソース電極９から遠ざかる。同様にドレイン電極１０側の延在部分８２の端面８２ｂは、ドレイン電極１０から遠ざかる。
【００４４】
さて、出願人は種々の実験により次の知見を得ている。即ち、オーミックコンタクト膜８および半導体能動膜７のうちエッチングされて層間絶縁膜１４と接する表面近傍は、その内部に比べて欠陥が多く存在する。よって、延在部分８２の端面８２ｂが半導体能動膜７と接合する接合側面部７８は多くの欠陥を有する。かかる接合側面部７８にソース−ゲート間の電界またはドレイン−ゲート間の電界が印加されると、接合側面部７８の欠陥を介してキャリアのトンネリングによってオフ電流が流れる場合がある。キャリアのトンネリングは接合側面部７８に印加される電界が大きいほど発生する。
【００４５】
一方、ソース−ゲート間の電界はソース電極９の直下の領域において大きく、かかる領域から基板１に平行な方向に離れるに従って急激に減少する。同様に、ドレイン−ゲート間の電界はドレイン電極１０の直下の領域において大きく、かかる領域から基板１に平行な方向に離れるに従って急激に減少する。
【００４６】
上述のように、延在部分８２の端面８２ｂがそれぞれソース電極９、ドレイン電極１０よりもチャネル長方向において離れているので、接合側面部７８がソース電極９およびドレイン電極１０よりもチャネル方向において離れる。よって、接合側面部７８の位置という観点では、接合側側面部７８に印加される電界は低減される。これにより接合側面部７８の位置という観点では、接合側面部７８の欠陥を介したオフ電流の発生は抑制される。
【００４７】
また出願人は種々の実験により次の知見を得ている。即ち、化学気相成長（Chemical Vapor Deposition：ＣＶＤ）で成膜した半導体膜は、一般的に成膜初期に欠陥が多く存在し、膜厚が増加するにつれて、欠陥が少なくなる。よってオーミックコンタクト膜の導電率は、ソース電極およびドレイン電極側の表面で最も大きくなる。本実施の形態に係るＴＦＴ５０によれば、延在部分８２の膜厚が接触部分８１の膜厚よりも薄い。したがって、オーミックコンタクト膜の基板４０と反対側における延在部分８２の表面８２ａ付近の導電率は、基板４０と反対側における接触部分８１の表面８１ａ付近の導電率よりも低い。これは、成膜して形成されるオーミックコンタクト膜８において、その成膜初期に欠陥が多く存在し、膜厚が増加するにつれて欠陥が少なくなることに起因する。即ち、延在部分８２の表面８２ａ付近においては、接触部分８１の表面８１ａ付近と比較して欠陥が多く存在し、その導電率が低くなる。したがって、延在部分８２の表面８２ａを介してソース電極９とドレイン電極１０との間を流れるオフ電流（ＴＦＴ５０がオフしているときに流れるリーク電流、以下同様）を低減することができる。或いは、延在部分８２の表面８２ａを介して接合側面部７８に印加される電界を低減することができ、これによってリーク電流を低減できる、とも把握できる。
【００４８】
なお、本実施の形態１においては、一対のオーミックコンタクト膜８の両方が延在部分８２を有している。しかしながら、一対のオーミックコンタクト膜８のいずれか一方のみが延在部分８２を有していても良い。
【００４９】
＜実施の形態１に係るＴＦＴ基板の製造方法の一例＞
次に、以上のような効果を有する、実施の形態１に係るＴＦＴ５０を備えるＴＦＴ基板の製造方法の手順を、各手順におけるＴＦＴ基板の断面を示す図４から図６を用いて説明する。なお必ずしも本製造方法によって本ＴＦＴ５０が製造される必要はないものの、以下では本製造方法による特有の効果についても検証している。
【００５０】
図４（ａ）において、まず基板１を洗浄液または純水を用いて洗浄し、基板１上にゲート電極２、ゲート配線３、ゲート端子部４及び補助容量電極５となる金属膜を成膜する。当該金属膜の材質としては、電気的比抵抗の低い金属または合金を用いることが望ましく、ここでは、その一例としてＡｌＮｉ合金を用いる。
【００５１】
好適な製造方法例として、ここでは、アルゴン（Ａｒ）ガスまたはクリプトン（Ｋｒ）ガスを用いたスパッタ法により、２ｍｏｌ％（ａｔ％）のＮｉを含むＡｌＮｉ合金膜を約２００ｎｍの厚さで成膜した。スパッタリング条件に関しては、例えば、ＤＣ（直流）マグネトロンスパッタリング法（方式）を採用し、Ａｌに２ｍｏｌ％のＮｉを含むＡｌＮｉ合金ターゲットを用い、成膜の際のパワー密度を３Ｗ／ｃｍ2、Ａｒガス流量を２．４×１０-3ｍ3／ｈ（４０ｓｃｃｍ）とした。このとき、以上の処理により実際に形成されたＡｌＮｉ合金膜のＮｉ組成は、ターゲット組成とほぼ同じ、つまり、約２ｍｏｌ％Ｎｉであった。また、ＡｌＮｉ合金膜の比抵抗値は、成膜直後においては約１２μΩ・ｃｍであったが、後工程で行われる約３００℃の熱処理を行った後には、一般的な高融点金属材料よりも低い約５μΩ・ｃｍにまで低減されていた。このように、熱処理を行えば、ゲート配線３等となるＡｌＮｉ合金膜の比抵抗値を下げることができる。
【００５２】
次に、第１回目のフォトリソグラフィープロセスにより、上記金属膜をパターニングして、ゲート電極２、ゲート配線３、ゲート端子部４及び補助容量電極５を形成する。本実施の形態では、フォトリソグラフィープロセスによってフォトレジストを所定のパターン（いわゆるフォトレジストパターン）に形成した後に、公知のリン酸と硝酸と酢酸系とからなる薬液を用いて上述のＡｌＮｉ合金膜をエッチングし、ゲート電極２等を形成する。その後、フォトレジストを除去する。
【００５３】
続いて、図４(ｂ)において、上述の工程により得られた構造上に、例えば窒化シリコン（ＳｉＮ）膜からなるゲート絶縁膜６と、半導体能動膜７となる第１半導体膜（例えばアモルファスシリコン（ａ−Ｓｉ）膜）と、オーミックコンタクト膜８となる第２半導体膜（例えば不純物を添加したｎ型アモルファスシリコン（ｎ＋ａ−Ｓｉ）膜）とを順次に成膜する。
【００５４】
好適な製造方法例として、ここでは化学的気相成長（ＣＶＤ）法を用い、約３００℃の基板加熱条件下で、ＳｉＮ膜の厚さを４００ｎｍ、ａ−Ｓｉ膜の厚さを１５０ｎｍ、リン（Ｐ）を不純物として添加したｎ＋ａ−Ｓｉ膜の厚さを５０ｎｍとして、これら膜を順次に成膜した。
【００５５】
その後、第２回目のフォトリソグラフィープロセスにより、ａ−Ｓｉ膜及びｎ＋ａ−Ｓｉ膜をパターニングして半導体層５１（半導体能動膜７及びオーミックコンタクト膜８）を形成する。これにより図４(ｂ)に示される構造が得られる。本実施の形態では、フォトリソグラフィープロセスによってフォトレジストを所定のパターンで形成した後に、公知のフッ素系ガスを用いたドライエッチング法を用いて、上述のａ−Ｓｉ膜及びｎ＋ａ−Ｓｉ膜をエッチングし、ＴＦＴ５０の構成要素となる半導体層５１（半導体能動膜７及びオーミックコンタクト膜８）を形成する。
【００５６】
引き続いて、図４(ｃ)において、上述の工程により得られた構造上に、ソース電極９、ドレイン電極１０等となる金属膜（例えばＡｌ合金膜）を成膜する。このＡｌ合金膜としては、（１）電気的比抵抗が低いこと、（２）オーミックコンタクト膜８との良好なコンタクト特性を示すこと、（３）後工程で透過画素電極１８となる導電膜との良好なコンタクト特性を示すこと（特に電気的コンタクト抵抗が低いこと）等の条件を満足するもの、例えばＡｌＮｉ合金膜を用いることが好ましい。
【００５７】
好適な製造方法例として、ここでは、窒素（Ｎ2）ガスを用いたスパッタ法により、２ｍｏｌ％のＮｉを含むＡｌＮｉＮ合金膜を成膜した。スパッタリング条件に関しては、例えばＤＣマグネトロンスパッタリング法を採用して２ｍｏｌ％のＮｉを添加してなるＡｌＮｉ合金ターゲットを用い、Ａｒガス流量を２．４×１０-3ｍ3／ｈ（４０ｓｃｃｍ）、Ｎ2ガス流量を３×１０-4ｍ3／ｈ（５ｓｃｃｍ）として、ＡｒガスにＮ2ガスを添加した混合ガスを用いた。そして、成膜の際のパワー密度を３Ｗ／ｃｍ2とした。この条件の下で、厚みが約２００ｎｍのＡｌＮｉＮ膜を、ソース電極９、ドレイン電極１０等となるＡｌ合金膜として形成した。
【００５８】
なお、実際に形成したＡｌＮｉＮ膜の組成を調べたところ、Ｎｉが２ｍｏｌ％、Ｎが５ｍｏｌ％含まれたＡｌ合金膜となっていた。そして、Ａｌ合金膜の比抵抗値は、成膜直後においては約１５μΩ・ｃｍであったが、後工程で行われる約３００℃の熱処理を行った後には、一般的な高融点金属材料よりも低い約１０μΩ・ｃｍにまで低減されていた。このように、熱処理を行うことにより、当該Ａｌ合金膜からなるソース電極９、ドレイン電極１０等の比抵抗値を下げることができた。
【００５９】
以上の好適な製造方法例では、上記スパッタリングにおいてＡｒガスにＮ2ガスを添加した混合ガスを用いたが、これに限ったものではなく、この混合ガスの代わりに、クリプトン（Ｋｒ）ガスにＮ2ガスを添加した混合ガスを用いても、上記Ａｌ合金にＮを添加することができる。Ｋｒガスの混合ガスを用いた場合には、Ａｒガスの混合ガスを用いた場合よりも、膜の欠陥及び応力を減らすことができるため、熱処理を加えなくても、熱処理を加えたのと同じ約１０μΩ・ｃｍにまで比抵抗を低減することができる。また、以上の好適な製造方法例においては、ＡｒガスやＫｒガスなどのスパッタリングガスにＮ2ガスを添加したが、これに限ったものではなく、Ｎ2ガスの代わりに、例えばＮＨ3などのＮを含むガスを添加しても、上記Ａｌ合金にＮを添加することができる。或いは、ＡｌＮｉＮなどのＮを含むＡｌ合金からなるスパッタリングターゲットを用いても、ソース電極９、ドレイン電極１０等となるＡｌ合金にＮを添加することができる。この場合には、上記スパッタリングガスに、Ｎ2ガスまたはＮを含むガスを添加した混合ガスを必ずしも用いる必要性はなく、Ａｒガスのみ、或いはＫｒガスのみをスパッタリングガスとして用いたとしてもＡｌ合金にＮを添加することができる。
【００６０】
次に、第３回目のフォトリソグラフィープロセスにより、上述のスパッタリングで生成したＡｌ合金膜をパターニングして、ソース電極９、ドレイン電極１０、ソース配線１２、ソース端子部１３を形成する。このとき、ウェットエッチングのオーバーエッチング時間を調整して、基板４０に平行な方向においてもエッチングを行う（いわゆるサイドエッチング）。これによって、ソース電極９およびドレイン電極１０は、基板４０の法線方向に沿って見て、フォトレジスト２１に囲まれる。特に図４（ｃ）に示すように、ソース電極９の端面９ａはフォトレジスト２１の端部２１ａに対してドレイン電極１０とは反対側に位置し、ドレイン電極１０の端面１０ａはフォトレジスト２１の端部２１ｂに対してソース電極９とは反対側に位置する。このような位置関係はいわゆるアンダーカットと呼ばれる。
【００６１】
なお一般的なエッチングプロセスの場合、エッチングにより被エッチング膜を所望のパターンに整えた（ジャストエッチング）後も、基板に残る微小なエッチング残を完全に除去するためにしばらくエッチングを延長して行う（オーバーエッチング）ことで、ソース電極９、ドレイン電極１０がサイドエッチングされ、アンダーカットができる。本実施の形態では、オーバーエッチング時間は、ジャストエッチング後、ジャストエッチング時間と同じ時間（１倍）でオーバーエッチングを行った。このとき、アンダーカット量（即ちソース電極９の端面９ａとフォトレジスト２１の端部２１ａとの間の距離、およびドレイン電極１０の端面１０ａとフォトレジスト２１の端部２１ｂとの間の距離）は２００ｎｍであった。
【００６２】
本実施の形態では、フォトリソグラフィープロセスによってフォトレジスト２１を形成した上で、公知のリン酸と硝酸と酢酸系とからなる薬液を用いて上述のＡｌＮｉＮ膜などをエッチングし、ソース電極９、ドレイン電極１０等を形成する。
【００６３】
その後、図５（ａ）のように、オーミックコンタクト膜８となる第２半導体膜の一部を除去して分離領域１１を形成する。本実施の形態では、ソース電極９とドレイン電極１０との間の第２半導体膜の露出部分を、フッ素系ガスを含む公知のドライエッチング法を用いてエッチングして分離領域１１を形成する。
【００６４】
その後、図５（ｂ）において、基板表面に酸素プラズマを照射することにより、フォトレジスト２１をアッシングして膜厚を減じるとともに、フォトレジスト２１の端部を内側に後退させる。即ち、フォトレジスト２１の端部２１ａ，２１ｂをそれぞれ端面９ａ，１０ａ側に後退させる。
【００６５】
このときフォトレジスト２１の後退量は、例えばフォトレジスト２１の端部２１ａ，２１ｂがそれぞれソース電極９、およびドレイン電極１０の端面９ａ，１０ａと一致するようにアッシング量を調整する。本実施例では、フォトレジスト２１の後退量が約２００ｎｍになるまで酸素プラズマ照射をおこなった。また、このようにすることで、オーミックコンタクト膜８がチャネル長方向に延在する延在部分８２が平面視において露出するが、そのチャネル長方向における長さは、アンダーカット量と同じく２００ｎｍとなっている。以上の処理により実際に形成された露出しているオーミックコンタクト膜８の表面の元素分析を、エネルギー分散型Ｘ線分光法（ＴＥＭ−ＥＤＸ）を用いて分析した結果、Ａｌのピークが観測された。これは、ウェットエッチング後においてもオーミックコンタクト膜８の延在部分の表面近傍に金属付着物が残留していることを表している。
【００６６】
さらにその後、図６（ａ）のように、延在部分８２の一部を除去して、延在部分８２の膜厚を減じる。本実施の形態では、フッ素系ガスを含む公知のドライエッチング法を用いた。以上の処理により実際に形成された露出しているオーミックコンタクト膜８の表面の元素分析を、エネルギー分散型Ｘ線分光法（TEM-EDX）を用いて分析した結果、Ａｌのピークは観測されなかった。つまり、この結果は、オーミックコンタクト膜８のチャネル長方向への延在部分８２の表面を削ることによって、付着していたＡｌを除去できていることを表している。
【００６７】
続いて、図６（ｂ）において、上述の工程により得られた構造上に、プラズマ処理（例えばＨｅプラズマ処理）を行った後に層間絶縁膜１４をパッシベーション膜として成膜する。好適な製造方法例として、Ｈｅプラズマ処理条件は、Ｈｅ流量３．３８Ｐａ・ｍ3／ｓ（＝２ｓｌｍ）、圧力２００Ｐａ、ＲＦパワー５０Ｗ、処理時間１〜３分とした。また、Ｈ2プラズマ条件は、Ｈ2流量６．７６Ｐａ・ｍ3／ｓ（＝４ｓｌｍ）、圧力１５０Ｐａ、ＲＦパワー２５０Ｗ、処理時間４分とした。また、ＣＶＤ法を用い、約２５０℃の基板加熱条件化で、層間絶縁膜１４として、ＳｉＮ膜を３００ｎｍの厚さで成膜した。
【００６８】
その後、第４回目のフォトリソグラフィープロセスを行って層間絶縁膜１４等をパターニングして、ドレイン電極１０の表面まで貫通する画素ドレインコンタクトホール１５と、ゲート端子部４の表面まで貫通するゲート端子部コンタクトホール１６と、ソース端子部１３の表面まで貫通するソース端子部コンタクトホール１７との、少なくとも３つのホールをほぼ同時に形成する。本実施の形態では、フォトリソグラフィープロセスによりフォトレジストを所定のパターンで形成し、公知のフッ素系ガスを用いたドライエッチング法により上述の層間絶縁膜１４をエッチングし、上述の画素ドレインコンタクトホール１５等を形成する。その後、フォトレジストを除去する。
【００６９】
最後に、図３において、上述の工程により得られた構造上に、画素ドレインコンタクトホール１５、ゲート端子部コンタクトホール１６及びソース端子部コンタクトホール１７を介して、ドレイン電極１０、ゲート端子部４及びソース端子部１３とそれぞれ接続する透明導電性膜を成膜する。
【００７０】
好適な製造方法例として、ここでは、透明導電成膜として、酸化インジウム（Ｉｎ2Ｏ3）と酸化スズ（ＳｎＯ2）とを混合したＩＴＯ膜を公知のＡｒガスを用いたスパッタリング法により１００ｎｍの厚さで成膜した。
【００７１】
その後、第５回目のフォトリソグラフィープロセスを行うことで、上述の透明導電性膜をパターニングして、ドレイン電極１０、ゲート端子部４及びソース端子部１３とそれぞれ電気的に接続する透過画素電極１８、ゲート端子パッド１９及びソース端子パッド２０を形成する（図３）。本実施の形態では、透明導電性膜（ＩＴＯ膜）の成膜後に、フォトリソグラフィープロセスを用いてフォトレジストを所定のパターンを形成して公知の塩酸と硝酸とを含む溶液を用いてＩＴＯ膜をエッチングしてパターニングし、その後にフォトレジストを除去して、透過画素電極１８等を形成する。
【００７２】
以上により完成したＴＦＴ基板に対して、約２００℃〜３００℃の範囲内の温度で熱処理を加える。このような熱処理によって、ＴＦＴ基板全体に蓄積された静電荷及び応力等が除去或いは緩和され、さらに金属膜の電気的比抵抗を下げることができ、結果として、ＴＦＴ特性を向上して安定化させることができる。好適な製造方法例として、ここでは、ＴＦＴ基板を大気中で約３００℃の温度の下で３０分間保持して、ＴＦＴ基板の熱処理を行った。
【００７３】
＜ＴＦＴの評価＞
次に、以上の製造方法によって製造されるＴＦＴ５０におけるオーミックコンタクト膜８のチャネル長方向への延在部分８２の表面をエッチングした効果の確認と、延在部分８２のチャネル長方向における長さ（以下、幅とも呼ぶ）の適正化を行った。
【００７４】
なお、Ａｌ合金膜を用いたＴＦＴとしては、オーミックコンタクト膜８の延在部分８２の表面が削られたＴＦＴ５０（以下「評価対象ＴＦＴ」と呼ぶこともある）とした。また、オーミックコンタクト膜８の延在部分８２のチャネル長方向における長さ（以下、幅とも呼ぶ）は、ジャストエッチング後のオーバーエッチング時間を調整し、オーバーカット量を制御することで変化させた。ただし、ソース電極９とドレイン電極１０の間の長さは全て等しくなるようなマスクパターンを用いて作製した。また大気中で３００℃の温度下においてＴＦＴ基板を３０分間保持する熱処理を行った後、オフ特性を調べた。
【００７５】
図７は、評価対象ＴＦＴでの、オーミックコンタクト膜８の延在部分８２の幅に対するオフ特性の変化を示している。比較対象として、オーミックコンタクト膜８の延在部分８２の表面が削られていないＡｌメタルＴＦＴ（以下「比較例１」と呼ぶ）と、ＣｒメタルＴＦＴのオフ特性も併せて示した。ＣｒメタルＴＦＴにおいても、オーミックコンタクト膜の延在部分８２の表面が削られたＴＦＴ（以下「比較例２」と呼ぶ）と、オーミックコンタクト膜８の延在部分８２の表面が削られていないＴＦＴ（以下「比較例３」と呼ぶ）を評価した。図７において、黒丸、四角、三角及び菱形がそれぞれ評価対象ＴＦＴおよび比較例１〜３を示している。また、図７の縦軸は、評価対象ＴＦＴにおいてオーバーエッチングをしていない、すなわちオーミックコンタクト膜８の延在部分８２のないオフ電流値を１としたときの相対値で示されている。
【００７６】
図７において、比較例１は、延在部分８２の幅が増加するに従ってオフ電流が増加する傾向を示している。また、比較例３は延在部分８２の幅が増加するとオフ電流がわずかに減少傾向を示し、２００ｎｍで２分の１程度になるが、２００ｎｍを越えるとオフ電流が増加する。一方、比較例２はオーミックコンタクト膜８の延在部分８２の幅が増加するとオフ電流が大幅に減少する傾向を示し、延在部分８２の幅が２００ｎｍまで増加すると、オフ電流がおよそ２０分の１程度まで減少して、やがて飽和する傾向を示した。評価対象ＴＦＴは比較例２と同様の傾向を示した。
【００７７】
以上の評価結果から、オーミックコンタクト膜８のチャネル長方向への延在によって十分にオフ電流を低減するには、少なくとも延在部分８２の表面が削られていることが望ましい。また、延在部分８２のチャネル方向における長さは２００ｎｍ以上とすることが好ましい。
【００７８】
上述のように、比較例１の延在部分８２の幅が増加するに従ってオフ電流が増加するのは、ＴＦＴ５０のバックチャネル側を流れるリーク電流の経路に対する延在部分８２の幅の割合が増加することによって、経路の抵抗が減少するためであると考えられる。また、上述のように評価対象ＴＦＴ及び比較例２のように、延在部分８２の幅が増加するとオフ電流が大幅に減少し、やがて飽和するのは、次の理由によると考えられる。即ち、ドレイン電極１０とゲート電極２の間の電界はドレイン電極１０の直下近傍に集中しており、延在部分８２の端面８２ｂがそこから離れると端面８２ｂに印加される電界が急激に緩和される。即ち、接合側面部７８に印加される電界が急激に緩和される。これによって、電界による接合側面部７８の欠陥を介したリーク電流が減少する、と考えられる。また、比較例３においては、比較例２と同様に、接合側面部７８がソース電極９及びドレイン電極１０からそれぞれ遠ざかることによってオフ電流が減少すると考えられる。一方で、接合側面部７８が電界の小さい領域に位置すると、延在部分８２の幅が増大しても接合側面部７８の欠陥を介したリーク電流を低減する効果は高まらない。よって、この領域では、バックチャネル長に対する延在部分８２の幅の割合が高まることによる経路の抵抗の低下によって、オフ電流が増大すると考えられる。
【００７９】
以上のような本実施の形態に係るＴＦＴ５０によれば、オーミックコンタクト膜８のチャネル長方向への延在部分８２があり、且つ、延在部分８２の表面がエッチングされている。このような構成によれば、延在部分８２の表面を経由して流れるリーク電流と、オーミックコンタクト膜８と半導体能動膜７との接合側面部での欠陥を介して流れるリーク電流を抑制することができる。さらに、本製造方法を採用すれば、たとえソース電極９、ドレイン電極１０にオーミックコンタクト膜と相互拡散反応を引き起こすＡｌ合金膜を用いたとしても、Ａｌの付着物によるリーク電流を発生させず、ＣｒメタルＴＦＴと同等のオフ特性が得られる。また、延在部分８２の幅を２００ｎｍ以上にすれば、半導体能動膜７とオーミックコンタクト膜８の接合側面部の欠陥を介したリーク電流の発生もより小さくすることができる。
【００８０】
なお、上述の例では、図５（ｂ）のようにフォトレジスト２１の端面２１ａ，２１ｂがそれぞれソース電極９の端面９ａおよびドレイン電極１０の端面１０ａと一致している。しかしながら、端面２１ａ，２１ｂがソース電極９とドレイン電極１０との間に位置していても良い。かかる構造であっても、続く延在部分８２の一部のエッチングによって、延在部分８２は接触部分８１の膜厚よりも薄い部分を有することとなる。この場合、延在部分８２は、離間方向Ｄ１および厚み方向Ｄ２のいずれにも垂直な方向Ｄ３から見て階段形状を有する。かかる構造であっても、延在部分８２のうち除去された部分の表面８２ａの欠陥は増大し、また当該部分に残留したＡｌ合金を除去することができる。よって、延在部分８２の導電率を低減することができる。
【００８１】
また端面２１ａ，２１ｂがそれぞれソース電極９の端面９ａおよびドレイン電極１０の端面１０ａに対して半導体能動膜７の一部７１とは反対側に後退していてもよい。或いはフォトレジスト２１が除去されていてもよい。かかる構造であっても、ソース電極９およびドレイン電極１０がマスクとして機能し、延在部分８２の一部をエッチングしてその膜厚を減じることができる。他方、プラズマ照射の際に、ソース電極９およびドレイン電極１０がプラズマに曝されることが望ましくなければ、フォトレジスト２１の端面２１ａ，２１ｂは端面９ａ，１０ａと一致するか、或いは端面９ａ，１０ａよりも一部７１側に位置することが望ましい。
【００８２】
＜実施の形態２＞
本実施の形態２として、これまで説明した実施の形態１と同様に、本発明に係るトランジスタはＴＦＴ５０であるものとして説明する。本実施の形態に係るＴＦＴ基板は、実施の形態１と比べて、ＴＦＴ５０のリーク電流を更に低減できる構造を有している。以下、このような本実施の形態に係るＴＦＴ基板について説明するが、実施の形態１と同様の構成要素については同じ符号を付し、実施の形態１と異なる部分を中心に説明する。
【００８３】
本実施の形態に係るＴＦＴ基板の平面構造の一例は、図２に例示されるＴＦＴ基板の平面構造と同じである。図８は、本実施の形態に係るＴＦＴ基板の構造の一例を示す断面図であり、図３と同様に、図２に例示されるＡ−Ａ断面における断面図を示している。
【００８４】
図２及び図８に示される本実施の形態に係るＴＦＴ５０は、基板１と、ゲート電極２と、ゲート絶縁膜６と、半導体層５１と、ソース電極９と、ドレイン電極１０と、層間絶縁膜１４とを備える。
【００８５】
本実施の形態に係る半導体層５１は、ゲート電極２上にゲート絶縁膜６を介して形成された半導体能動膜７（第１アモルファスシリコン膜）と、分離領域１１を除いて当該半導体能動膜７を覆うｎ型の導電型を有するオーミックコンタクト膜８（第２アモルファスシリコン膜）とを含んでいる。また、本実施の形態に係るソース電極９、ドレイン電極１０のそれぞれは、例えば少なくともアルミニウム（Ａｌ）を含むＡｌ合金膜からなり、半導体層５１のうちオーミックコンタクト膜８のみと直接接合されている。
【００８６】
本実施の形態に係るＴＦＴ５０においては、後述するようにオーミックコンタクト膜８の端面８２ｂと、これと繋がる半導体能動膜７の端面とに勾配が設けられる。
【００８７】
以上のような本実施の形態に係るＴＦＴ５０においては、実施の形態１で説明したＴＦＴ５０よりも、さらにリーク電流が低減された。
【００８８】
このような効果が得られたのは、オーミックコンタクト膜８と半導体能動膜７との端面に勾配があることから、バックチャネルエッチング後に行うプラズマ処理（例えばＨｅプラズマ処理）が接合側面部７８に効率よく当たり、実施の形態１よりもエッチングによる接合側面部７８の欠陥が修復されるために、この部分での欠陥を介したキャリアの発生が抑制されたためであると考えられる。
【００８９】
＜実施の形態２に係るＴＦＴ基板の製造方法＞
次に、以上のような効果を有する、実施の形態２に係るＴＦＴ５０を備えるＴＦＴ基板の製造方法の手順を、実施の形態１と異なる点を中心に説明する。
【００９０】
まず、図４（ａ）〜（ｃ）を用いて説明した実施の形態１に係る製造方法と同様、図４（ｃ）に示したアンダーカットを設ける工程まで行う。
【００９１】
実施の形態１では、この後に、例えばフッ素系ガスを用いてエッチングを行ったが、本実施の形態２では、例えばフッ素系ガスに加えて更に酸素ガスを用いた公知のドライエッチング法を用いてフォトレジスト２１を後退させながらエッチングする。これによって、図９（ａ）のように、分離領域１１を形成すると同時にエッチング側面に勾配をつける。
【００９２】
その後、図５（ａ）、図５（ｂ）、図６（ａ）及び図６（ｂ）を用いて説明した実施の形態１に係る製造方法と同様、図９（ｂｂ）、図１０（ａ）及び図１０（ｂ）に示すように透過画素電極１８等の形成まで行う。
【００９３】
以上の手順により製造されたＴＦＴ基板に対して、約２００℃〜３００℃の範囲内の温度で熱処理を加える。このような熱処理によって、ＴＦＴ基板全体に蓄積された静電荷及び応力等が除去或いは緩和され、さらに金属膜の電気的比抵抗を下げることができ、結果として、ＴＦＴ特性を向上して安定化させることができる。好適な製造方法例として、ここでは、ＴＦＴ基板を大気中で約３００℃の温度の下で３０分間保持して、ＴＦＴ基板の熱処理を行った。
【００９４】
＜ＴＦＴの評価＞
次に、以上の製造方法によって製造されるＴＦＴ５０における、オーミックコンタクト膜８と半導体能動膜７の接合側面部７８を含むエッチング側面部に勾配を設けた効果の確認を行った。なお、本実施の形態により作製したＴＦＴ５０（以下「評価対象ＴＦＴ」と呼ぶこともある）のオーミックコンタクト膜８のチャネル長方向への延在部分８２の長さは２００ｎｍとした。また大気中で３００℃の温度下においてＴＦＴ基板を３０分間保持する熱処理を行った後に、オフ特性を調べた。
【００９５】
比較対象として、実施の形態１におけるＴＦＴ（以下「比較例」と呼ぶ）を準備し、評価対象ＴＦＴと同様にオーミックコンタクト膜８のチャネル長方向への延在部分８２の長さは２００ｎｍとした。
【００９６】
評価対象ＴＦＴのオフ特性と比較例のオフ特性を比較したところ、評価対象ＴＦＴのオフ電流は比較例の３分の１程度まで低減されていた。
【００９７】
上述のように、評価対象ＴＦＴのオフ電流が低減されたのは、オーミックコンタクト膜８と半導体能動膜７との接合側面部７８を含むエッチング側面に勾配を設けることによって、バックチャネルエッチング後のプラズマ処理（例えばＨｅプラズマ処理）が、接合側面部７８に効率よく曝されることで欠陥が修復され、この部分での欠陥を介したキャリアの発生が抑制されたためであると考えられる。
【００９８】
以上のような本実施の形態に係るＴＦＴ５０によれば、オーミックコンタクト膜８と半導体能動膜７との接合側面部７８を含むエッチング側面部に勾配を設けている。このような構成によれば、オーミックコンタクト膜８と半導体能動膜７との接合側面部７８での欠陥を介して流れるリーク電流を実施の形態１によるＴＦＴ５０よりもさらに低減することができる。
【００９９】
なお、図８において延在部分８２の端面８２ｂは傾斜しているので、当該端面８２ａにおける延在部分８２の膜厚は、接触部分８１の膜厚よりも薄い。よって、必ずしも図１０（ａ）のように延在部分８２をエッチングする必要はない。即ち、延在部分８２は図９（ａ）に例示された形状であってもよい。かかる構造であっても、端面８２ｂにおける延在部分８２の厚みが接触部分８１の厚みよりも薄いからである。これによっても、延在部分８２ａの端面８２ｂが垂直である場合に比べて、延在部分８２ａの導電率を低下させることができる。
【０１００】
＜変形例＞
本変形例に係るＴＦＴ基板の平面構造の一例は、図２に例示されるＴＦＴ基板の平面構造と同じである。図１１は、本実施の形態に係るＴＦＴ基板の構造の一例を示す断面図であり、図３と同様に、図２に例示されるＡ−Ａ断面における断面図を示している。
【０１０１】
図２及び図１１に示される本実施の形態に係るＴＦＴ５０は、基板１と、ゲート電極２と、ゲート絶縁膜６と、半導体層５１と、ソース電極９と、ドレイン電極１０と、層間絶縁膜１４とを備える。本ＴＦＴ５０はオーミックコンタクト膜８の端面８２ｂの形状という点で図３に例示するＴＦＴ５０と相違している。
【０１０２】
本変形例に係るＴＦＴ５０においては、オーミックコンタクト膜８の端面８２ｂの、紙面に垂直な方向（チャネル長方向および基板４の法線方向に垂直な方向）から見た接線の一つが基板１に対して傾斜している。より詳細には図１１の例示では端面８２ｂが湾曲している。端面８２ｂの曲率の中心は端面８２ｂに対して半導体層５１側に位置している。
【０１０３】
かかるＴＦＴ５０においても、バックチャネルエッチング後に行うプラズマ処理（例えばＨｅプラズマ処理）が接合側面部７８に効率よく当たり、実施の形態１よりもエッチングによる欠陥が修復されるために、端面８２ｂでの欠陥を介したキャリアの発生が抑制されたためであると考えられる。
【０１０４】
また端面８２ｂが湾曲しているので、端面８２ｂにおける延在部分８２の膜厚は接触部分８１の膜厚よりも薄い。したがって延在部分８２の導電率を低減させることができる。
【０１０５】
このような端面８２ｂの形状は、図５（ａ）を参照して、例えばフッ素系ガスの量および酸素ガスの量を調整しつつ、フォトレジスト２１を後退させながらオーミックコンタクト膜８をエッチングすることで、実現される。例えばエッチングの開始から徐々に酸素ガスの量を増大させることで端面８２ｂを湾曲させることができる。
【０１０６】
以上、本発明の実施の形態はソース電極９およびドレイン電極１０となる配線材料に、半導体膜（例えばシリコン半導体膜）と相互拡散反応が起こる金属の例としてＡｌＮｉＮを用いたが、これに限定されるものではない。すなわち、当該半導体膜と相互拡散反応が起こる金属であるＭｏ、Ｃｕを含む金属を配線材料として用いた場合においても同様の効果を示す。
【０１０７】
以上、本発明の実施の形態を詳細に開示し記述したが、以上の記述は本発明の適用可能な局面を例示したものであって、本発明は各実施の形態の内容に限定されるものではない。即ち、記述した局面に対する様々な修正または変形例を、この発明の範囲から逸脱することの無い範囲内で考えることが可能である。
【符号の説明】
【０１０８】
１ 基板、２ ゲート電極、３，４３ ゲート配線、４ ゲート端子部、５ 補助容量電極、６ ゲート絶縁膜、７ Ｓｉ半導体（能動）膜、８ オーミックコンタクト膜、９ ソース電極、１０ ドレイン電極、１１ ＴＦＴチャネル部、１２，４４ ソース配線、１３ ソース端子部、１４ 層間絶縁膜、１５ 画素ドレインコンタクトホール、１６ ゲート端子部コンタクトホール、１７ ソース端子部コンタクトホール、１８ 透過画素電極、１９ ゲート端子パッド、２０ ソース端子パッド、２１ フォトレジスト、４１ 表示領域、４２ 額縁領域、４５ 走査信号駆動回路、４６ 表示信号駆動回路、４７ 画素、４８，４９ 外部配線。
【特許請求の範囲】
【請求項１】
半導体能動膜と、
ゲート絶縁膜と、
前記半導体能動膜と共にゲート絶縁膜を挟むゲート電極と、
前記ゲート電極とは反対側で前記半導体能動膜上に設けられ、前記半導体能動膜の少なくとも一部を避けて前記半導体能動膜を覆い、前記半導体能動膜の厚さ方向から見て、前記厚さ方向に垂直な離間方向で前記一部を挟む一対のオーミックコンタクト半導体膜と、
前記ゲート電極とは反対側で前記一対のオーミックコンタクト半導体膜の各々とオーミック接触し、前記離間方向で相互に離隔する一対の電極と
を備え、
前記オーミックコンタクト半導体膜の一方は、
前記電極の一方に接触して覆われた接触部分と、
前記接触部分よりも前記厚さ方向において薄く、前記厚さ方向から見て前記電極の一方からはみ出して前記電極の他方へと延在して前記半導体能動膜の少なくとも前記一部を避けて覆う延在部分と
を有する、トランジスタ。
【請求項２】
前記延在部分の前記離間方向における長さは２００ｎｍ以上である、請求項１に記載のトランジスタ。
【請求項３】
前記電極にはアルミニウムまたは銅が含まれている、請求項１又は２に記載のトランジスタ。
【請求項４】
前記延在部分の前記電極の前記他方側の端面の、前記離間方向及び前記厚み方向のいずれにも垂直な方向から見た接線の一つは、前記離間方向及び前記厚み方向のいずれに対しても傾斜している、請求項１ないし３のいずれか一つに記載のトランジスタ。
【請求項５】
請求項１ないし４のいずれか一つに記載のトランジスタと、
前記電極の一方又は他方と接続される画素電極と
を備える、表示装置。
【請求項６】
基板の一方側に半導体膜及び導体膜を順次に成膜する第１工程と、
前記第１工程後に、前記導体膜にフォトレジストを積層する第２工程と、
前記第２工程後に、前記基板に垂直な法線方向から見て前記フォトレジストの内部まで前記導体膜をエッチングして、前記基板に平行な離間方向において互いに離間するソース電極およびドレイン電極を形成する第３工程と、
前記第３工程後に、前記フォトレジストをマスクとして前記半導体膜をドライエッチングして、前記ソース電極と前記ドレイン電極とそれぞれオーミック接触し前記離間方向で互いに離間するオーミックコンタクト半導体膜を形成する第４工程と、
前記第４工程後に、前記フォトレジストのうち、少なくとも、前記ソース電極及び前記ドレイン電極からはみ出した一部を除去する第５工程と、
前記第５工程と同時あるいはその後に、前記オーミックコンタクト半導体膜をエッチングして、前記ソース電極と前記ドレイン電極との間における前記オーミックコンタクト半導体膜の膜厚を減じる第６工程と、
前記第６工程後に、前記フォトレジストを除去する第７工程と
を実行する、トランジスタの製造方法。
【請求項７】
前記第３工程において、前記フォトレジストから２００ｎｍ以上、前記基板に平行な方向に前記導体膜をエッチングする、請求項６に記載のトランジスタの製造方法。
【請求項８】
前記導体膜はアルミニウムまたは銅を含む、請求項６又は７に記載のトランジスタの製造方法。
【請求項９】
前記第５工程及び前記第６工程を行って、前記離間方向で互いに対面する前記オーソミックコンタクト半導体膜の端面の、前記法線方向および前記離間方向に垂直な方向から見た接線の一つを前記基板に対して傾斜させ、
前記第７工程後に、前記基板の上方からプラズマを照射する第８工程を更に実行する、請求項６ないし８のいずれか一つに記載のトランジスタの製造方法。
【請求項１】
半導体能動膜と、
ゲート絶縁膜と、
前記半導体能動膜と共にゲート絶縁膜を挟むゲート電極と、
前記ゲート電極とは反対側で前記半導体能動膜上に設けられ、前記半導体能動膜の少なくとも一部を避けて前記半導体能動膜を覆い、前記半導体能動膜の厚さ方向から見て、前記厚さ方向に垂直な離間方向で前記一部を挟む一対のオーミックコンタクト半導体膜と、
前記ゲート電極とは反対側で前記一対のオーミックコンタクト半導体膜の各々とオーミック接触し、前記離間方向で相互に離隔する一対の電極と
を備え、
前記オーミックコンタクト半導体膜の一方は、
前記電極の一方に接触して覆われた接触部分と、
前記接触部分よりも前記厚さ方向において薄く、前記厚さ方向から見て前記電極の一方からはみ出して前記電極の他方へと延在して前記半導体能動膜の少なくとも前記一部を避けて覆う延在部分と
を有する、トランジスタ。
【請求項２】
前記延在部分の前記離間方向における長さは２００ｎｍ以上である、請求項１に記載のトランジスタ。
【請求項３】
前記電極にはアルミニウムまたは銅が含まれている、請求項１又は２に記載のトランジスタ。
【請求項４】
前記延在部分の前記電極の前記他方側の端面の、前記離間方向及び前記厚み方向のいずれにも垂直な方向から見た接線の一つは、前記離間方向及び前記厚み方向のいずれに対しても傾斜している、請求項１ないし３のいずれか一つに記載のトランジスタ。
【請求項５】
請求項１ないし４のいずれか一つに記載のトランジスタと、
前記電極の一方又は他方と接続される画素電極と
を備える、表示装置。
【請求項６】
基板の一方側に半導体膜及び導体膜を順次に成膜する第１工程と、
前記第１工程後に、前記導体膜にフォトレジストを積層する第２工程と、
前記第２工程後に、前記基板に垂直な法線方向から見て前記フォトレジストの内部まで前記導体膜をエッチングして、前記基板に平行な離間方向において互いに離間するソース電極およびドレイン電極を形成する第３工程と、
前記第３工程後に、前記フォトレジストをマスクとして前記半導体膜をドライエッチングして、前記ソース電極と前記ドレイン電極とそれぞれオーミック接触し前記離間方向で互いに離間するオーミックコンタクト半導体膜を形成する第４工程と、
前記第４工程後に、前記フォトレジストのうち、少なくとも、前記ソース電極及び前記ドレイン電極からはみ出した一部を除去する第５工程と、
前記第５工程と同時あるいはその後に、前記オーミックコンタクト半導体膜をエッチングして、前記ソース電極と前記ドレイン電極との間における前記オーミックコンタクト半導体膜の膜厚を減じる第６工程と、
前記第６工程後に、前記フォトレジストを除去する第７工程と
を実行する、トランジスタの製造方法。
【請求項７】
前記第３工程において、前記フォトレジストから２００ｎｍ以上、前記基板に平行な方向に前記導体膜をエッチングする、請求項６に記載のトランジスタの製造方法。
【請求項８】
前記導体膜はアルミニウムまたは銅を含む、請求項６又は７に記載のトランジスタの製造方法。
【請求項９】
前記第５工程及び前記第６工程を行って、前記離間方向で互いに対面する前記オーソミックコンタクト半導体膜の端面の、前記法線方向および前記離間方向に垂直な方向から見た接線の一つを前記基板に対して傾斜させ、
前記第７工程後に、前記基板の上方からプラズマを照射する第８工程を更に実行する、請求項６ないし８のいずれか一つに記載のトランジスタの製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【公開番号】特開２０１２−２２２２６１（Ｐ２０１２−２２２２６１Ａ）
【公開日】平成２４年１１月１２日（２０１２．１１．１２）
【国際特許分類】
【出願番号】特願２０１１−８８８０９（Ｐ２０１１−８８８０９）
【出願日】平成２３年４月１３日（２０１１．４．１３）
【出願人】（０００００６０１３）三菱電機株式会社 (33,312)
【Ｆターム（参考）】
【公開日】平成２４年１１月１２日（２０１２．１１．１２）
【国際特許分類】
【出願日】平成２３年４月１３日（２０１１．４．１３）
【出願人】（０００００６０１３）三菱電機株式会社 (33,312)
【Ｆターム（参考）】
[ Back to top ]