本発明は、低温プロセスを用いてｈｉｇｈ−ｋ誘電体膜内に窒素の取り込み（例えば窒化物形成）を促進する。更に、本発明は、原位置法、すなわちｈｉｇｈ−ｋ誘電体膜の形成及び膜の窒化物形成が従来の後処理技術とは対照的に膜の堆積中に同じプロセスチャンバ内で実施される方法を提供する。別の態様では、半導体デバイス内のゲート誘電体層として用いるための多層材料の堆積方法が提供される。 （もっと読む）

【課題】電界効果デバイスのゲート材料を提供すること。
【解決手段】電界効果デバイスのゲート材料として用いられるＴａおよびＮの化合物であって、さらに別の元素を含む可能性があり、約２０ｍΩｃｍより小さな比抵抗を有し、約０．９より大きなＮ対Ｔａの元素比を有する化合物が開示される。そのような化合物の代表的な実施態様であるＴａＳｉＮは、誘電体層および高ｋ誘電体層を含むＳｉＯ_２上の一般的なＣＭＯＳプロセス温度で安定であり、ｎ型Ｓｉの仕事関数に近い仕事関数を有する。第３アミルイミドトリス（ジメチルアミド）Ｔａ（ＴＡＩＭＡＴＡ）などのアルキルイミドトリス（ジアルキルアミド）Ｔａ化学種をＴａ前駆体として用いる化学的気相堆積方法によって、金属性Ｔａ−Ｎ化合物を堆積する。この堆積は共形であり、これらのＴａ−Ｎ金属化合物のＣＭＯＳプロセスフローへの融通の利く導入を可能にする。ＴａＮまたはＴａＳｉＮを用いて加工されたデバイスは、ほぼ理想的な特性を示す。 （もっと読む）

【課題】 チャネルのＮＦＥＴ及びＰＦＥＴにおいて、それぞれ大きい引張応力及び圧縮応力を生成するように、費用対効果が大きく、簡単化された方法を提供すること。
【解決手段】 ｎ型デバイス及びｐ型デバイスを含むデバイスの製造方法である。本発明の一態様において、方法は、半導体基板の部分をドープするステップと、半導体基板のドープされた部分の少なくとも一部を除去することによって、該半導体基板内にギャップを形成するステップとを含む。この方法はさらに、半導体基板内のギャップの少なくとも一部に歪み層を成長させるステップをさらに含む。ｎ型デバイスの場合には、歪み層は、少なくともｎ型デバイスのチャネルのほぼ真下にある部分の上に成長される。ｐ型デバイスの場合には、歪み層は、少なくともｐ型デバイスのソース領域又はドレイン領域のほぼ真下にあり、ｐ型デバイスのチャネルのほぼ下にはない部分の上に成長される。 （もっと読む）

バリア性を有する絶縁膜サイドウォールスペーサを有する半導体装置を提供する。 半導体装置は、半導体基板の上に形成されたゲート酸化膜とゲート電極と；半導体基板内に形成されたソース／ドレイン領域と；ゲート電極側壁上に形成された２層以上の積層サイドウォールスペーサであって、最外層以外の層として窒化膜を含み、最外層は、酸化膜又は酸化窒化膜で形成され、下面が半導体基板またはゲート酸化膜、又は窒化膜以外の他のサイドウォールスペーサ層と接している第１積層サイドウォールスペーサと；を有する。さらに、不揮発性メモリの積層ゲート電極構造と；積層ゲート電極構造の側壁上に形成され、中間層として半導体基板に接しない窒化膜を含む３層以上の第２積層サイドウォールスペーサと；を有することもできる。
（もっと読む）

シリコン基板（１０１）上に、ＲＴＯ法によりシリコン酸化物からなる下地層（１０３）を形成する。このとき、下地層（１０３）の膜厚を１．５ｎｍ以上とする。次に、下地層（１０３）上に、ＣＶＤ法によりハフニウム窒化物を０．５乃至１．０ｎｍの厚さに堆積させ、金属化合物層（１０４）とする。次に、水素雰囲気中において熱処理を施し、金属化合物層（１０４）から下地層（１０３）中にハフニウム元素を拡散させてシリケート化させ、ゲート絶縁膜（１０６）を形成する。その後、酸化雰囲気中において熱処理を行う。このとき、シリコン基板（１０１）とゲート絶縁膜（１０６）との界面には、ハフニウム元素が到達しないようにする。
（もっと読む）

【課題】電流の流れを調整するトランジスタデバイスの組立て方法において、更なる駆動電流を可能にし、デバイスの動作を最適化するプロセスを提供すること。
【解決手段】本発明の一実施形態における方法は、チャンネル領域に対するショットキーバリア接合位置のより良い制御を与えるために、メタルソースドレイン接触の形成に先行して等方性エッチングプロセスを利用する。このショットキーバリア１０接合の配置の制御性からの改善により、更なる駆動電流を可能にし、デバイスの動作を最適化する。 （もっと読む）

【課題】半導体基板（１２）に形成され、シリコン酸化物およびそれの異なる程度の窒化（１８Ｄと１８Ｅ）で構成されたＰＦＥＴゲート誘電体層（１６）およびＮＦＥＴゲート誘電体層（１４）でそれぞれ覆われたＰＦＥＴ領域およびＮＦＥＴ領域を有するＣＭＯＳ半導体（１０）材料を形成する方法を提供すること
【解決手段】シリコン基板（１２）にＰＦＥＴ領域（１６）およびＮＦＥＴ領域（１４）を設け、その上にＰＦＥＴおよびＮＦＥＴゲート酸化物層を形成する。ＰＦＥＴ領域の上のＰＦＥＴゲート酸化物層の窒化を行って、ＰＦＥＴ領域の上のＰＦＥＴゲート酸化物層に、第１の濃度レベルの窒素原子を有する、ＰＦＥＴ領域の上のＰＦＥＴゲート誘電体層（４２）を形成する。ＮＦＥＴゲート酸化物層の窒化を行って、第１の濃度レベルと異なる濃度レベルの窒素原子を有する、ＮＦＥＴ領域の上のＮＦＥＴゲート誘電体層（４０）を形成する。ＮＦＥＴゲート誘電体層（４０）およびＰＦＥＴゲート誘電体層（４２）は、同じ厚さを有することができる。 （もっと読む）

半導体構造体を作製する方法は、基板上に酸化物層を形成する段階と、酸化物層上に窒化ケイ素層を形成する段階と、各層をＮＯ中でアニールする段階と、各層をアンモニア中でアニールする段階とを含む。酸化物層と窒化ケイ素層とを併せた等価酸化膜厚は、最大２５オングストロームである。 （もっと読む）

【課題】 Ｇｅベース材料上にゲルマニウム酸窒化物層を生成すること。
【解決手段】 ゲート誘電体として用いるために、６ｎｍより薄い等価酸化物厚をもつ薄いゲルマニウム酸窒化物層をＧｅベース材料上に生成する方法が開示される。この方法は二ステップのプロセスを含む。第一に、窒素がＧｅベース材料の表面層に組込まれる。第二に、窒素組込みステップ後に酸化ステップが続く。本方法は、ＭＯＳトランジスタなどのＧｅベース電界効果デバイスのための高品質ゲート誘電体の厚さに対する優れた制御をもたらす。薄いゲルマニウム酸窒化物ゲート誘電体を有するデバイスの構造及びこのようなデバイスから作られるプロセッサも同様に開示される。 （もっと読む）

半導体基板上に形成する絶縁膜を高性能化して、リーク電流の少ない電子デバイスを製造する方法を提供する。高誘電材料金属のみを半導体基板上に金属膜として形成し、その金属膜を２５０〜４５０℃に加熱し、その加熱した金属膜に、クリプトンガス（またはキセノンガス）を酸素ガスと混合させ、その混合ガスをプラズマ化したガスを加えることにより、金属膜を酸化して、半導体基板上に絶縁膜を形成するようにしたことを特徴とする。 （もっと読む）

ＭＩＳＦＥＴの高性能化を実現する高移動度歪みシリコン構造に、低欠陥かつ低コストで移動度を向上した半導体装置を提供する。ＭＩＳＦＥＴの高性能化を実現する高移動度歪みシリコン構造として、空洞を有するシリコン基板上に、格子緩和シリコン・ゲルマニウム膜／濃度傾斜シリコン・ゲルマニウム膜を形成し、さらにその上に歪みシリコン膜を形成する。これにより、空洞近傍の格子の束縛が緩み、自由度が増すことにより、シリコン・ゲルマニウム膜の薄膜化が実現できるため、低欠陥かつ低コストで移動度を向上した半導体装置を提供できる。 （もっと読む）

【課題】 ウェハ内における相対的に均一な厚さ及び窒素濃度を有するＳｉＯ_ｘＮ_ｙ層を製造する方法を提供すること。
【解決手段】 基板を準備するステップと、該基板の上面に二酸化シリコン層を形成するステップと、還元雰囲気内でプラズマ窒化を実行し、該二酸化シリコン層を酸窒化シリコン層に変換するステップとを含む、ゲート誘電体層を製造する方法である。このように形成された誘電体層を、ＭＯＳＦＥＴの製造において用いることができる。 （もっと読む）

【課題】高度に均一性の酸化物層、とりわけ超薄層の調節された成長方法を提供する。
【解決手段】本発明は、高水準の均一性を持つ酸化物層、とりわけ超薄層の作成方法に関するものである。このような方法の一つは、実質的に飽和された又は飽和された酸化物層を、半導体基材の半導体表面上に直接又は間接的に形成する段階、及び前記実質的に飽和された又は飽和された酸化物層の厚さをエッチングにより減少させる段階であって、エッチングされた酸化物層が前記実質的に飽和された又は飽和された酸化物層より薄い厚さを有するような量だけ減少させる段階を含む。特定の実施態様において、本発明の方法は、約±１０％未満の均一性を持つエッチングされた酸化物層を提供する。本発明はまた、本発明の方法により作成されてなるミクロ電子デバイス、及び本発明の方法を実施するための製造システムに関するものである。 （もっと読む）

【課題】 自己制限的界面酸化による超極薄酸化物層および酸窒化物層の形成の提供。
【解決手段】 超極薄酸化物層および酸窒化物層は、基板の自己制限的酸化を達成するように、および超極薄酸化物並びに酸窒化物を提供するように、低圧プロセスを利用して形成される。被処理基板は、酸化物層、酸窒化物層、窒化物層、およびｈｉｇｈ−ｋ層のような初期の誘電体層を含むことができるか、あるいは、初期の誘電体層をなくすことができる。プロセスは、バッチ型処理チャンバを使用するか、あるいは、単一のウェーハ処理チャンバを使用することによって、実行されることができる。本発明の一実施例は、厚さ約１５ÅのＳｉＯ_２層をもたらす、Ｓｉ基板の自己制限的酸化を提供し、そこにおいて、ＳｉＯ_２層の厚さは、基板にわたって約１Å未満で変化する。 （もっと読む）

ＳｉＣ基板１と、ＳｉＣ基板１表面に形成されたソース３ａ及びドレイン３ｂと、ＳｉＣ表面に接して形成され厚さが１分子層以上のＡｌＮ層５と、その上に形成されたＳｉＯ_２層とを有する絶縁構造と、この絶縁構造上に形成されたゲート電極１５とを有しており、ＳｉＣとの間の界面状態を良好に保ちつつ、リーク電流を抑制することができる。 （もっと読む）

Ｓｉ（１００）基板の表面にシリコン酸化膜を形成した後、このシリコン酸化膜をプラズマ窒化して酸窒化シリコン膜にする。その後ＮＯガス雰囲気中で７７０乃至９７０℃の温度条件下で熱処理することにより、ゲート絶縁膜における基板との界面部分の窒素濃度を１乃至１０原子％にすると共に、基板と酸窒化シリコン膜との界面に存在する界面Ｓｉ結合欠陥の結合手の方位角分布が、基板の［１００］方位に対して２５°以上の角度にピークをもつようにする。 （もっと読む）

窒化ゲート誘電体層を形成するための方法及び装置。この方法は、電子温度スパイクを減少するために、滑らかに変化する変調のＲＦ電源により処理チャンバー内に窒素含有プラズマを発生することを含む。電源が滑らかに変化する変調のものであるときには、方形波変調のものに比して、電界効果トランジスタのチャンネル移動度及びゲート漏洩電流の結果が改善される。 （もっと読む）

窒素を含む誘電体膜を形成するための方法。この方法は、プラズマ窒化プロセスを使用して誘電体膜に窒素を組み込んで、酸窒化シリコン膜を形成するステップを含む。該酸窒化シリコン膜はまず、約７００℃〜１１００℃の温度で不活性または還元雰囲気においてアニーリングされる。該酸窒化シリコン膜は、約９００度〜１１００℃の温度で酸化雰囲気において２回目のアニーリングがなされる。 （もっと読む）

【課題】 従来のＭＯＳＦＥＴデバイスに比べてＧＩＤＬ電流が小さい低ＧＩＤＬ電流ＭＯＳＦＥＴデバイス構造を提供する。
【解決手段】 ＭＯＳＦＥＴデバイス構造は、縁部がソース／ドレイン拡散にわずかに重なる場合（８２）がある中央ゲート導体と、薄い絶縁性の拡散バリア層によって中央ゲート導体から分離した側方ウイング・ゲート導体とを含む。また、側方ウイング・ゲート導体の左右の横方向の縁部が、前記ソース拡散領域および前記ドレイン拡散領域の一方に重なる場合（８０）も含まれる。 （もっと読む）

【課題】 結晶の乱れ及び結晶表面の荒れを低減させたイオン注入層を提供する。
【解決手段】 本発明に係るＳｉＣ半導体１のイオン注入層２は、４Ｈ型ＳｉＣの｛０３−３８｝面から１０°以内の角度αのオフ角を有する面方位の面に広がっている。 （もっと読む）