FETゲート電極用のCVDタンタル化合物(TaおよびNを含む化合物の化学的気相堆積方法および半導体電界効果デバイス)
【課題】電界効果デバイスのゲート材料を提供すること。
【解決手段】電界効果デバイスのゲート材料として用いられるTaおよびNの化合物であって、さらに別の元素を含む可能性があり、約20mΩcmより小さな比抵抗を有し、約0.9より大きなN対Taの元素比を有する化合物が開示される。そのような化合物の代表的な実施態様であるTaSiNは、誘電体層および高k誘電体層を含むSiO2上の一般的なCMOSプロセス温度で安定であり、n型Siの仕事関数に近い仕事関数を有する。第3アミルイミドトリス(ジメチルアミド)Ta(TAIMATA)などのアルキルイミドトリス(ジアルキルアミド)Ta化学種をTa前駆体として用いる化学的気相堆積方法によって、金属性Ta−N化合物を堆積する。この堆積は共形であり、これらのTa−N金属化合物のCMOSプロセスフローへの融通の利く導入を可能にする。TaNまたはTaSiNを用いて加工されたデバイスは、ほぼ理想的な特性を示す。
【解決手段】電界効果デバイスのゲート材料として用いられるTaおよびNの化合物であって、さらに別の元素を含む可能性があり、約20mΩcmより小さな比抵抗を有し、約0.9より大きなN対Taの元素比を有する化合物が開示される。そのような化合物の代表的な実施態様であるTaSiNは、誘電体層および高k誘電体層を含むSiO2上の一般的なCMOSプロセス温度で安定であり、n型Siの仕事関数に近い仕事関数を有する。第3アミルイミドトリス(ジメチルアミド)Ta(TAIMATA)などのアルキルイミドトリス(ジアルキルアミド)Ta化学種をTa前駆体として用いる化学的気相堆積方法によって、金属性Ta−N化合物を堆積する。この堆積は共形であり、これらのTa−N金属化合物のCMOSプロセスフローへの融通の利く導入を可能にする。TaNまたはTaSiNを用いて加工されたデバイスは、ほぼ理想的な特性を示す。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、FETゲート電極用のCVDタンタル化合物に関する。
【背景技術】
【0002】
今日の集積回路には非常に多くのデバイスが含まれる。より小さなデバイスは、性能を高め、信頼性を向上させるための鍵である。MOSFET(金属酸化物半導体電界効果トランジスタ、この名称は過去には種々の型のものを示唆してきたが、全体としては絶縁ゲート電界効果トランジスタを表す名称である)デバイスの大きさが小さくなるにつれ、技術はより複雑になり、デバイスの世代交代にあたって期待される性能の向上を維持するために新しい方法が必要になる。
【0003】
MOSFETのゲートの要件のいくつかは、次の通りである。ゲートは導体でなければならない。ゲートはデバイス製造プロセスに適合しなければならない。すなわち、ゲートは、堆積しパターン化することができ、デバイス作製に関わる多数のプロセス工程に耐えることができなければならない。ゲートは、ゲート誘電体と安定な複合(composite)層を形成しなければならない。すなわち、デバイス作製に関わる多数のプロセス工程の間に誘電体を劣化させる原因となってはならない。ゲートは、デバイスおよび回路、一般にCMOS回路の適切な動作のために必要なしきい値電圧を生成しなければならない。
【発明の開示】
【発明が解決しようとする課題】
【0004】
シリコン(Si)系(based)マイクロエレクトロニクスの主流のゲート材料は、高濃度ドーピング多結晶Si(poly)である。先端のCMOS回路の適切なしきい値電圧の要件は、PMOSデバイスはp+−polyを必要とし、NMOSデバイスはn+−polyを必要とするということである。これは、ゲート材料の仕事関数をデバイス母材(body material)の仕事関数に整合させるという考えによる。しかし、polyゲート手法では、積極的なスケールダウンを実現することは容易ではなく、将来の微細化デバイスでは、ますます多くの問題を抱えることになると考えられる。
【課題を解決するための手段】
【0005】
第一の側面によれば、Ta前駆体としてアルキルイミドトリス(ジアルキルアミド)Ta化学種を用いる工程と、窒素を供給する前駆体を準備する工程とを含む、TaおよびNを含有する化合物を形成する化学的気相堆積(CVD)方法が提供される。
【0006】
一つの実施態様では、前記アルキルイミドトリス(ジアルキルアミド)Ta化学種として、第3(tertiary)アミルイミドトリス(ジメチルアミド)Taが選ばれる。
【0007】
一つの実施態様では、窒素を供給する前記前駆体としてアンモニアが選ばれる。
【0008】
一つの実施態様では、化合物は、TaNおよびTaSiNからなる群から選ばれる。
【0009】
一つの実施態様では、前記化合物中のN対Taの元素比を約0.9より大きくなるように選ぶことが可能である。
【0010】
一つの実施態様では、TaSiNのためのSi前駆体をシランおよびジシランからなる群から選ぶことが可能である。
【0011】
一つの実施態様では、キャリアガスとして水素が用いられる。
【0012】
一つの実施態様では、化合物は、約20mΩcmより小さな比抵抗を有し、N対Taの元素比は約0.9より大きくなるように選ばれる。
【0013】
好ましくは、マイクロメートルよりはるかに微細な(サブミクロン)領域でより良好なデバイス特性と、デバイス選択の幅を広げることが可能になる電界効果トランジスタ用の新しい種類のゲート材料が開示される。より好ましくは、金属性タンタル−窒素化合物によって形成されるMOSゲートが教示される。
【0014】
好ましくは、最新の現在および将来のさらに小型のデバイスの要件を満たす新規なゲート材料が提供される。好ましい実施態様によれば、本発明は、好ましくは、先端的な(advanced)ゲート材料の要件を満たす材料と、作製のための方法とを開示する。より詳しくは、好ましくはNMOSデバイスのゲート材料として適する材料が開示される。
【0015】
開示される材料は、TaNまたはTaSiNなどのTaおよびNを有する化合物である。(Taはタンタル、Nは窒素、Siはシリコンの元素記号である。)これらの材料は既知であり、さまざまな目的に用いられてきた。一般に、これらの材料は、スパッタリングなどの物理的気相堆積(PVD)技法によって堆積されてきた。従来技術では化学的気相堆積(CVD)が用いられ、このとき、TaNの堆積のためにハロゲン化物系のTa前駆体と活性化(プラズマを用いて)された窒素とが用いられ、堆積が実施された。ClおよびF、特にFはMOSデバイスのゲート誘電体を劣化させることが知られている。さらに、プラズマプロセスも、ゲート誘電体への損傷を生じさせることがある。先行技術では、さまざまな金属有機Ta前駆体とアンモニアとを用いる別のCVD技法もあったが、ほとんどの場合に絶縁体であるTa3N5が堆積する結果となった。
【0016】
本発明は、アルキルイミドトリス(ジアルキルアミド)Ta化学種がCVDプロセスのTa前駆体として用いられるCVDプロセスを対象とする。Ta化学種の代表的なものは、例えば、第3アミルイミドトリス(ジメチルアミド)Ta(TAIMATA)および(第3ブチルイミド)トリス(ジエチルアミド)Taである。本CVDプロセスによれば、好ましくは、結果として金属性材料となる化学量論的に均衡したTaN化合物が得られる。さらに、好ましい実施態様によれば、さらにSiを導入することによって得られるTaSiN化合物は、金属性であるばかりではなく、NMOSデバイスに用いるに適する仕事関数も有する。開示されるCVDプロセスはまた、方向性を有するさまざまなPVDプロセスの性質とは対照的に、パターン化したウエハ表面への堆積を可能にし、好ましくは共形の層(conformal layer)を生じさせる。
【0017】
第二の側面によれば、ゲート誘電体およびゲートを有する半導体電界効果デバイスが提供される。前記ゲートは、前記ゲート誘電体の上に配置されたTaおよびNを含有する化合物を含み、前記化合物は、約20mΩcmより小さな比抵抗を有し、前記化合物中のN対Taの元素比は、約0.9より大きい。
【0018】
一つの実施態様では、化合物は、TaNまたはTaSiNである。化合物がTaNなら、好ましくはTaN中のN対Taの元素比は、約0.9と1.1との間である。好ましくは、TaNは、結晶性の物質構造を有する。
【0019】
化合物がTaSiNなら、一つの実施態様では、TaSiN中のSi対Taの元素比は、約0.35と0.5との間である。好ましくは、TaSiNは、実質的に非晶質の物質構造を有する。
【0020】
化合物がTaSiNなら、別の実施態様では、TaSiNは、約300mVの範囲内でn−ドープされた(n−doped)Siの仕事関数に等しい仕事関数を有する。
【0021】
一つの実施態様では、ゲート誘電体は、約5nmより小さな実効酸化膜厚(equivalentoxide thickness)を有する。好ましくは、ゲート誘電体は、約2nmより小さな実効酸化膜厚を有する。
【0022】
一つの実施態様では、ゲート誘電体はSiO2を含む。
【0023】
一つの実施態様では、ゲート誘電体は高k誘電体材料を含む。
【0024】
一つの実施態様では、デバイスは、Si系MOSトランジスタである。好ましくは、デバイスは、NMOSトランジスタである。好ましくは、NMOSトランジスタは、約0.15Vと0.55Vとの間のしきい値電圧を有する。
【0025】
別の側面によれば、Ta前駆体としてアルキルイミドトリス(ジアルキルアミド)Ta化学種を用いる化学的気相堆積(CVD)を用いることによって、ゲート誘電体上にTaおよびNを含有する化合物を堆積する工程を含む、前記ゲート誘電体を有する半導体電界効果デバイスを形成する方法が提供される。
【0026】
一つの実施態様では、化合物は、約20mΩcmより小さな比抵抗を有するように選ばれる。
【0027】
一つの実施態様では、化合物のN対Taの元素比が約0.9より大きくなるように選ぶことが可能である。
【0028】
一つの実施態様では、TaNおよびTaSiNからなる群から化合物を選ぶことが可能である。
【0029】
化合物がTaNなら、一つの実施態様では、前記TaNのN対Taの元素比が約0.9と1.1との間になるように選ぶことが可能である。
【0030】
化合物がTaSiNなら、一つの実施態様では、前記TaSiNのSi対Taの元素比が約0.35と0.5との間になるように選ぶことが可能である。
【0031】
一つの実施態様では、前記アルキルイミドトリス(ジアルキルアミド)Ta化学種として第3アミルイミドトリス(ジメチルアミド)Taが選ばれる。
【0032】
一つの実施態様では、化合物は、最高約1000℃まで加熱される。
【0033】
一つの実施態様では、ソースおよびドレインが準備され、化合物は、ソースおよびドレインが準備される前に堆積される。
【0034】
別の実施態様では、ソースおよびドレインが準備され、化合物は、ソースおよびドレインが準備された後で堆積される。
【0035】
一つの実施態様では、堆積する工程は、パターン化した表面上に共形に実行される。
【0036】
別の側面によれば、少なくとも一つのチップを含むプロセッサが提供され、前記チップは、ゲート誘電体およびゲートを有する少なくとも一つの半導体電界効果デバイスを含み、前記ゲートは、前記ゲート誘電体上に配置されたTaおよびNを含有する化合物を含み、前記化合物は、約20mΩcmより小さな比抵抗を有し、前記化合物のN対Taの元素比は約0.9より大きい。
【0037】
一つの実施態様では、プロセッサは、ディジタルプロセッサである。
【0038】
一つの実施態様では、プロセッサは、少なくとも一つのアナログ回路を含む。
【発明を実施するための最良の形態】
【0039】
次に、例示のみを目的とし、添付の図面を参照しながら本発明の好ましい実施態様を説明する。
【0040】
TaNおよびTaSiNなどの金属性タンタル(Ta)−窒素(N)化合物を製造するために、化学的気相堆積(CVD)プロセスが開発された。これらのプロセスでは、アルキルイミドトリス(ジアルキルアミド)Ta化学種、または材料、すなわち第3アミルイミドトリス(ジメチルアミド)Ta(TAIMATA)がTa前駆体として用いられた。このCVD堆積では、アンモニア(NH3)が窒素(N)の供給源として使用される一方、水素H2がキャリアガスとして用いられた。当業者にとっては、このプロセスではアンモニアおよび水素の代わりに他の物質を用いることができることは自明と考えられる。第3アミルイミドトリス(ジメチルアミド)Ta(TAIMATA)およびアンモニア前駆体ならびに水素キャリヤを用いると、X線光電子分光法(XPS)で測定してほぼ1:1のTa対Nの比を有する化学量論的TaNが得られる。約0.9と1.1との間のN対Taの元素比を用いると、代表的な実施態様としての層が得られる。これらのTaN膜は、400℃と550℃との間の成長温度および10〜100mTorr(1.33〜13.3Pa)の間の範囲のチャンバ圧力で堆積させた。気体NH3およびH2の流量は、10〜100sccm(0.0169〜0.169Pa m3/s)の範囲であった。
【0041】
図1は、CVDで堆積させた金属性TaN層の代表的な実施態様のX線θ−2θ回折を示す。この図は、1:1の化学量論から予測される結晶の立方対称性を表す鋭い結晶ピークを示す。図1の二つのピークは、(111)および(200)ピークに対応し、TaNの立方対称性を表す。
【0042】
開発したCVDプロセスによって、金属性TaSiNを得ることもできる。この場合、第3アミルイミドトリス(ジメチルアミド)Ta(TAIMATA)がTa前駆体として用いられ、アンモニアがNの供給源として使用され、シラン(SiH4)またはジシラン(Si2H6)のどちらかがシリコン(Si)の前駆体であり、一方水素がキャリアガスとしてここでも用いられた。
【0043】
これらのTaSiN膜は、400℃と550℃との間の成長温度および10〜100mTorrの間の範囲のチャンバ圧力で堆積された。キャリアガスNH3およびH2の流量は、10〜100sccmの範囲であった。これらの膜にSiを組み込むために、5sccmと100sccmとの間の範囲の流量で5%(体積で)Si2H6またはSiH4を用い、TaSiNのSi対Taの元素比が0.2と0.7との間の範囲にあるような組成物を得た。
【0044】
本プロセスにおいて、アンモニア、シラン、ジシランおよび水素を他の物質で、例えばアミノシランを用いて置き換えてもよいことは、当業者には自明であると考えられる。
【0045】
図2のCVDで堆積した金属性TaSiN層の代表的な実施態様のX線θ−2θ回折に示すように、TaNにSiを加えると、本化合物は非晶質(または微多結晶)となる。「Si(111)」と印をつけた鋭いピークは、TaSiNの下の基板によるものである。
【0046】
図3は、XPSで測定したTaSiN中のSiとNとの元素比を示す。成長温度および他の気体の流量を一定にしたときの、ジシランSi前駆体流量の関数として、Ta濃度を1に正規化した元素比または濃度が示される。
【0047】
一般に、金属性Ta−N化合物類においては、TaNおよびTaSiN以外のゲート材料を用いてもよい。アルキルイミドトリス(ジアルキルアミド)Ta化学種からのTa前駆体で始めて、例えば、TaGeN層を形成することも可能である。
【0048】
CVD−TaN層の代表的な実施態様の電気伝導率を測定すると、約5mΩcmより小さな比抵抗の値が得られる。0.35と0.5との間のSi元素含有比を有するTaSiNからは、約20mΩcmより小さな電気伝導率が得られる。(比抵抗は、オーム−センチメートル(Ωcm)の単位で測定され、mΩcmは、オーム−センチメートルの1000分の1であるミリオーム−センチメートルを表す。)
【0049】
金属−酸化物−半導体キャパシタ(MOScap)構造を用いて、TaおよびNを有する化合物の電気的性質をさらに検討した。Si基板上に約2nmから5nmの範囲の厚さを有するSiO2膜を熱成長させた後、TaNまたはTaSiNを堆積して被覆した。続いてシャドーマスクを介してタングステン(W)をスパッタ堆積した。このWをハードマスクとして用い、反応性イオンエッチングによってTa化合物層を除去し、MOScapを形成した。
【0050】
図4は、2.6nmの酸化物絶縁体を用いるTaN層電極の100kHzでのC−V曲線を示す。W/TaN/2.6nmSiO2/p−Siスタック(積層)は優れた特性を有し、空乏状態および蓄積状態を明白に示すことから、このTaN金属性の層が2.6nmのSiO2誘電体に損傷をまったく引き起こさないことが分かる。金属性のTaNとSiO2誘電体とは、安定な複合層(composite layer)を形成する。
【0051】
図5は、当業者に知られている技法であり、フラットバンド電圧(Vfb)対実効酸化膜厚(EOT)プロットを用いるTaN電極の仕事関数の導出を示す。EOTはキャパシタンスに関連し、対象となる誘電体層と同じ単位面積あたりのキャパシタンスを有するようなSiO2層の厚さを意味する。TaN膜は、Siのギャップ中央値(4.65eV)より若干小さい約4.6eVの仕事関数を示す。
【0052】
TaN化合物にSiを加えると、TaおよびNを有する化合物の仕事関数は、n−ドープSiの仕事関数のようになる。図6は、種々のSi含量を有するTaSiN電極のC−V曲線を示す。金属性TaSiNと2nmのSiO2誘電体は、この場合にも安定な複合層を形成し、酸化物に対する損傷をまったく示さない。C−V曲線は、形状からみてほぼ理想的な特性を有する。さらに、これらのTaSiN膜は、最適化にふさわしい比較的大きなプロセスウィンドウを示す。図6に示すように、0.2から0.7の種々のSi含量で成長させた膜は、非常に類似したVfbを生じる。これは、堆積の容易さの観点からみれば、確実なプロセスを有することを示唆している。好ましいSi含量の範囲は、元素濃度で0.35と0.5との間である。
【0053】
図7は、フラットバンド電圧対実効酸化膜厚(EOT)のプロットを用いるTaSiN電極の仕事関数の導出を示す。これらの電極のSi含量は、好ましい範囲にある。図7から見積もると、これらの好ましいTaSiN膜は約4.4eVの仕事関数を有する。TaSiNの仕事関数は、図8に示すように、異なる感度(sensitivity)技法によっても得られた。当分野で知られているように、トンネル電流を電圧の関数として測定すると、障壁(バリア)高さの値を得ることができる。これらから、仕事関数は直接的に求めることができる。図8に示した障壁高さの測定値によると、TaSiN膜は、フラットバンド測定値とほぼ一致する約4.32eVの仕事関数を有する。両方の種類の測定技法によって、CVD−TaSiNがn−polyの仕事関数4.1eVで200〜300mVの範囲の仕事関数を有することがわかる。これによって、金属性TaSiNは、最新のCMOS回路のためのNMOSデバイスのゲート材料として適している。
【0054】
マイクロエレクトロニクスでは、MOSトランジスタ内のゲート誘電体のSiO2の代替物を探す動きがある。一つの候補となる種類の材料は、いわゆる「高k」材料であり、この名称は、これらの材料の高い誘電率に由来している。高い誘電率とは、SiO2の誘電率より高い値、例えば一般に4より高い値と理解される。TaSiNがAl2O3、HfO2、Y2O3、TiO2、La2O3、ZrO2、ケイ酸塩(シリケート)および窒素取り込みを含むそれらの組み合わせなどの高k誘電体と適合することを確認するために、TaSiNゲートとHfO2ゲート誘電体とを有するFETデバイスを作製した。ここで、HfO2は、高k誘電体の代表的な実施態様である。
【0055】
図9は、TaSiNゲート電極および高k/Si酸窒化物(SiON)ゲート誘電体を用いるFETのId−Vg曲線を示す。CVD−TaSiN膜は、HfO2などの高k誘電体上では安定であり、予測されるn型Si同様のTaSiNの仕事関数に対応する低いしきい値電圧Vt〜0.55Vを有する。一般に、最新のNMOSデバイスは、室温で約0.15Vと0.55Vとの間のしきい値電圧値を有する。図9は、30分間の450℃生成気体アニールなどの標準的なアニーリングをTaSiN−HfO2スタック(積層)に適用すると、通常通りの改善がもたらされ、デバイスのサブスレッショルド傾斜としては良好な76mV/decが得られることも示している。
【0056】
CMOS回路の作製には多くのプロセス工程があり、一般に、ゲート材料は、そのようなプロセスの間に用いられる温度に耐えなければならない。TaSiNスタックの耐熱性を評価するために、中間エネルギーイオン散乱(MEIS)実験を行なったところ、これらのスタックは最高1000℃までの高温で安定であり、誘電体との相互作用はほとんどあるいはまったくないことが分かった。TaSiN層中で観測される唯一の変化としては、水素に若干の減少はみられることもあるが、この水素は、CVDプロセス由来の汚染物質としてTaSiN中にあったものである。これによって、金属性TaSiNを通常のCMOSプロセスで用いることができることが分かる。
【0057】
トポロジー(形状)を有する表面上のTaSiN層から、断面走査型電子顕微鏡像を撮影した。これらの顕微鏡像によって、CVD−TaSiNプロセスは共形であり、例えば、配線トレンチに用いてもよいことが分かる。これによって、TaSiNは通常の「ゲート最初」プロセスでも「ゲート最後」置換プロセスでも、両方で使えるようになるので、この場合にも有利である。「ゲート最初」プロセスでは、ソースおよびドレインを形成する前にゲートを堆積する。置換ゲート、「ゲート最後」の場合、通常は、犠牲ゲートを除去して生じるトレンチ内で、最終的なゲートを堆積する前にソースおよびドレインの形成を行う。
【0058】
図10は、TaNまたはTaSiNなどの金属性Ta−N化合物ゲートを有する半導体電界効果デバイス10の概略断面図を示す。ゲート誘電体100は、金属ゲート110を半導体ボディ(本体)160から分離する絶縁体であり、ソース/ドレインは図式的に150で示される。ゲート110は、TaNおよびTaSiNなどの金属性Ta−N化合物を含む。ゲートは、Ta−N化合物だけを含むこともあり、または積層構造の一部としてTa−N化合物を含むこともある。ゲート絶縁体100は、酸化物、酸窒化物、高k材料またはその他などの当業者に知られている絶縁体材料の任意のものであってもよく、さまざまな組み合わせであってもよい。本発明の代表的な実施態様では、ゲート110がTaSiNであるとき、FETデバイス10は高kゲート誘電体100を有するNMOSである。しかし、図10の半導体電界効果デバイスの図解は、実際にMOSデバイスを示してはいるがあらゆる種類の電界効果デバイスを表すことを意図しているのでほとんど記号的である。このようなデバイスの唯一の共通点は、絶縁体、いわゆるゲート誘電体100に印加される電場を通じて作用するゲート110によって、デバイス電流が制御されることである。従って、あらゆる電界効果デバイスは、(少なくとも一つの)ゲートおよびゲート絶縁体を有する。従って、新しい種類のゲートを教示することは、あらゆる、すべての電界効果デバイスに影響を及ぼす。例えば、図10に示したように、ボディ(本体)はバルクであってもよく、あるいは絶縁体上の薄膜(SOI)であってもよい。チャンネルは、単一であってもよく、あるいは二重ゲートまたはFINFETデバイスのように多重であってもよい。デバイスの基本材料も変えることができる。基本材料は、今日のエレクトロニクスの主流材料であるSiであってもよく、あるいはもっと広義には、Ge合金を包含するいわゆるSi系材料であってもよい。
【0059】
図11は、TaNまたはTaSiNなどの金属性Ta−N化合物ゲートを有する半導体電界効果デバイスを含む少なくとも一つのチップを備えるプロセッサ900のシンボリック図を示す。そのようなプロセッサは、TaNまたはTaSiNゲートを有する少なくとも一つの電界効果デバイス10を含む少なくとも一つのチップ901を有する。プロセッサ900は、TaNまたはTaSiNゲート電界効果デバイスを有利に利用することができる任意のプロセッサであってよい。これらのデバイスは、一つ以上のチップ901上で多数が集合して、プロセッサの一部を形成する。TaNまたはTaSiNゲート電界効果デバイスを用いて製造されるプロセッサの代表的な実施態様は、一般にコンピュータの中央演算装置中に置かれるディジタルプロセッサ、ディジタル/アナログ混合プロセッサであり、一般的に、メモリーをプロセッサに接続するモジュール、ルータ、レーダーシステム、高性能テレビ電話、ゲームモジュールおよびその他などの任意の通信プロセッサである。
【0060】
上記の教示によれば、本発明の多くの変更および変形が可能であり、当業者には自明であると思われる。本発明の範囲は、請求項によって定められる。
【図面の簡単な説明】
【0061】
【図1】本発明の好ましい実施態様によるCVD−TaN層のX線θ−2θ回折を示す。
【図2】本発明の好ましい実施態様によるCVD−TaSiN層のX線θ−2θ回折を示す。
【図3】本発明の好ましい実施態様によるTaSiN中のSiとNとの元素比を示す。Taは1に正規化されている。
【図4】本発明の好ましい実施態様による2.6nm酸化物絶縁体を用いるTaN層電極による100kHzでのC−V曲線を示す。
【図5】本発明の好ましい実施態様によるフラットバンド電圧対実効酸化膜厚のプロットを用いるTaN電極の仕事関数の導出を示す。
【図6】本発明の好ましい実施態様による種々のSi含量を有するTaSiN電極のC−V曲線を示す。
【図7】本発明の好ましい実施態様によるフラットバンド電圧対実効酸化膜厚のプロットを用いるTaSiN電極の仕事関数の導出を示す。
【図8】本発明の好ましい実施態様によるトンネル電流を用いるTaSiN電極の仕事関数の導出を示す。
【図9】本発明の好ましい実施態様によるTaSiNゲート電極および高kゲート誘電体を用いるFETのId−Vg曲線を示す。
【図10】本発明の好ましい実施態様による金属性Ta−N化合物ゲートを有する半導体電界効果デバイスの概略断面図を示す。
【図11】本発明の好ましい実施態様による金属性Ta−N化合物ゲートを有する半導体電界効果デバイスを備える少なくとも一つのチップを含むプロセッサのシンボリック図を示す。
【技術分野】
【0001】
本発明は、FETゲート電極用のCVDタンタル化合物に関する。
【背景技術】
【0002】
今日の集積回路には非常に多くのデバイスが含まれる。より小さなデバイスは、性能を高め、信頼性を向上させるための鍵である。MOSFET(金属酸化物半導体電界効果トランジスタ、この名称は過去には種々の型のものを示唆してきたが、全体としては絶縁ゲート電界効果トランジスタを表す名称である)デバイスの大きさが小さくなるにつれ、技術はより複雑になり、デバイスの世代交代にあたって期待される性能の向上を維持するために新しい方法が必要になる。
【0003】
MOSFETのゲートの要件のいくつかは、次の通りである。ゲートは導体でなければならない。ゲートはデバイス製造プロセスに適合しなければならない。すなわち、ゲートは、堆積しパターン化することができ、デバイス作製に関わる多数のプロセス工程に耐えることができなければならない。ゲートは、ゲート誘電体と安定な複合(composite)層を形成しなければならない。すなわち、デバイス作製に関わる多数のプロセス工程の間に誘電体を劣化させる原因となってはならない。ゲートは、デバイスおよび回路、一般にCMOS回路の適切な動作のために必要なしきい値電圧を生成しなければならない。
【発明の開示】
【発明が解決しようとする課題】
【0004】
シリコン(Si)系(based)マイクロエレクトロニクスの主流のゲート材料は、高濃度ドーピング多結晶Si(poly)である。先端のCMOS回路の適切なしきい値電圧の要件は、PMOSデバイスはp+−polyを必要とし、NMOSデバイスはn+−polyを必要とするということである。これは、ゲート材料の仕事関数をデバイス母材(body material)の仕事関数に整合させるという考えによる。しかし、polyゲート手法では、積極的なスケールダウンを実現することは容易ではなく、将来の微細化デバイスでは、ますます多くの問題を抱えることになると考えられる。
【課題を解決するための手段】
【0005】
第一の側面によれば、Ta前駆体としてアルキルイミドトリス(ジアルキルアミド)Ta化学種を用いる工程と、窒素を供給する前駆体を準備する工程とを含む、TaおよびNを含有する化合物を形成する化学的気相堆積(CVD)方法が提供される。
【0006】
一つの実施態様では、前記アルキルイミドトリス(ジアルキルアミド)Ta化学種として、第3(tertiary)アミルイミドトリス(ジメチルアミド)Taが選ばれる。
【0007】
一つの実施態様では、窒素を供給する前記前駆体としてアンモニアが選ばれる。
【0008】
一つの実施態様では、化合物は、TaNおよびTaSiNからなる群から選ばれる。
【0009】
一つの実施態様では、前記化合物中のN対Taの元素比を約0.9より大きくなるように選ぶことが可能である。
【0010】
一つの実施態様では、TaSiNのためのSi前駆体をシランおよびジシランからなる群から選ぶことが可能である。
【0011】
一つの実施態様では、キャリアガスとして水素が用いられる。
【0012】
一つの実施態様では、化合物は、約20mΩcmより小さな比抵抗を有し、N対Taの元素比は約0.9より大きくなるように選ばれる。
【0013】
好ましくは、マイクロメートルよりはるかに微細な(サブミクロン)領域でより良好なデバイス特性と、デバイス選択の幅を広げることが可能になる電界効果トランジスタ用の新しい種類のゲート材料が開示される。より好ましくは、金属性タンタル−窒素化合物によって形成されるMOSゲートが教示される。
【0014】
好ましくは、最新の現在および将来のさらに小型のデバイスの要件を満たす新規なゲート材料が提供される。好ましい実施態様によれば、本発明は、好ましくは、先端的な(advanced)ゲート材料の要件を満たす材料と、作製のための方法とを開示する。より詳しくは、好ましくはNMOSデバイスのゲート材料として適する材料が開示される。
【0015】
開示される材料は、TaNまたはTaSiNなどのTaおよびNを有する化合物である。(Taはタンタル、Nは窒素、Siはシリコンの元素記号である。)これらの材料は既知であり、さまざまな目的に用いられてきた。一般に、これらの材料は、スパッタリングなどの物理的気相堆積(PVD)技法によって堆積されてきた。従来技術では化学的気相堆積(CVD)が用いられ、このとき、TaNの堆積のためにハロゲン化物系のTa前駆体と活性化(プラズマを用いて)された窒素とが用いられ、堆積が実施された。ClおよびF、特にFはMOSデバイスのゲート誘電体を劣化させることが知られている。さらに、プラズマプロセスも、ゲート誘電体への損傷を生じさせることがある。先行技術では、さまざまな金属有機Ta前駆体とアンモニアとを用いる別のCVD技法もあったが、ほとんどの場合に絶縁体であるTa3N5が堆積する結果となった。
【0016】
本発明は、アルキルイミドトリス(ジアルキルアミド)Ta化学種がCVDプロセスのTa前駆体として用いられるCVDプロセスを対象とする。Ta化学種の代表的なものは、例えば、第3アミルイミドトリス(ジメチルアミド)Ta(TAIMATA)および(第3ブチルイミド)トリス(ジエチルアミド)Taである。本CVDプロセスによれば、好ましくは、結果として金属性材料となる化学量論的に均衡したTaN化合物が得られる。さらに、好ましい実施態様によれば、さらにSiを導入することによって得られるTaSiN化合物は、金属性であるばかりではなく、NMOSデバイスに用いるに適する仕事関数も有する。開示されるCVDプロセスはまた、方向性を有するさまざまなPVDプロセスの性質とは対照的に、パターン化したウエハ表面への堆積を可能にし、好ましくは共形の層(conformal layer)を生じさせる。
【0017】
第二の側面によれば、ゲート誘電体およびゲートを有する半導体電界効果デバイスが提供される。前記ゲートは、前記ゲート誘電体の上に配置されたTaおよびNを含有する化合物を含み、前記化合物は、約20mΩcmより小さな比抵抗を有し、前記化合物中のN対Taの元素比は、約0.9より大きい。
【0018】
一つの実施態様では、化合物は、TaNまたはTaSiNである。化合物がTaNなら、好ましくはTaN中のN対Taの元素比は、約0.9と1.1との間である。好ましくは、TaNは、結晶性の物質構造を有する。
【0019】
化合物がTaSiNなら、一つの実施態様では、TaSiN中のSi対Taの元素比は、約0.35と0.5との間である。好ましくは、TaSiNは、実質的に非晶質の物質構造を有する。
【0020】
化合物がTaSiNなら、別の実施態様では、TaSiNは、約300mVの範囲内でn−ドープされた(n−doped)Siの仕事関数に等しい仕事関数を有する。
【0021】
一つの実施態様では、ゲート誘電体は、約5nmより小さな実効酸化膜厚(equivalentoxide thickness)を有する。好ましくは、ゲート誘電体は、約2nmより小さな実効酸化膜厚を有する。
【0022】
一つの実施態様では、ゲート誘電体はSiO2を含む。
【0023】
一つの実施態様では、ゲート誘電体は高k誘電体材料を含む。
【0024】
一つの実施態様では、デバイスは、Si系MOSトランジスタである。好ましくは、デバイスは、NMOSトランジスタである。好ましくは、NMOSトランジスタは、約0.15Vと0.55Vとの間のしきい値電圧を有する。
【0025】
別の側面によれば、Ta前駆体としてアルキルイミドトリス(ジアルキルアミド)Ta化学種を用いる化学的気相堆積(CVD)を用いることによって、ゲート誘電体上にTaおよびNを含有する化合物を堆積する工程を含む、前記ゲート誘電体を有する半導体電界効果デバイスを形成する方法が提供される。
【0026】
一つの実施態様では、化合物は、約20mΩcmより小さな比抵抗を有するように選ばれる。
【0027】
一つの実施態様では、化合物のN対Taの元素比が約0.9より大きくなるように選ぶことが可能である。
【0028】
一つの実施態様では、TaNおよびTaSiNからなる群から化合物を選ぶことが可能である。
【0029】
化合物がTaNなら、一つの実施態様では、前記TaNのN対Taの元素比が約0.9と1.1との間になるように選ぶことが可能である。
【0030】
化合物がTaSiNなら、一つの実施態様では、前記TaSiNのSi対Taの元素比が約0.35と0.5との間になるように選ぶことが可能である。
【0031】
一つの実施態様では、前記アルキルイミドトリス(ジアルキルアミド)Ta化学種として第3アミルイミドトリス(ジメチルアミド)Taが選ばれる。
【0032】
一つの実施態様では、化合物は、最高約1000℃まで加熱される。
【0033】
一つの実施態様では、ソースおよびドレインが準備され、化合物は、ソースおよびドレインが準備される前に堆積される。
【0034】
別の実施態様では、ソースおよびドレインが準備され、化合物は、ソースおよびドレインが準備された後で堆積される。
【0035】
一つの実施態様では、堆積する工程は、パターン化した表面上に共形に実行される。
【0036】
別の側面によれば、少なくとも一つのチップを含むプロセッサが提供され、前記チップは、ゲート誘電体およびゲートを有する少なくとも一つの半導体電界効果デバイスを含み、前記ゲートは、前記ゲート誘電体上に配置されたTaおよびNを含有する化合物を含み、前記化合物は、約20mΩcmより小さな比抵抗を有し、前記化合物のN対Taの元素比は約0.9より大きい。
【0037】
一つの実施態様では、プロセッサは、ディジタルプロセッサである。
【0038】
一つの実施態様では、プロセッサは、少なくとも一つのアナログ回路を含む。
【発明を実施するための最良の形態】
【0039】
次に、例示のみを目的とし、添付の図面を参照しながら本発明の好ましい実施態様を説明する。
【0040】
TaNおよびTaSiNなどの金属性タンタル(Ta)−窒素(N)化合物を製造するために、化学的気相堆積(CVD)プロセスが開発された。これらのプロセスでは、アルキルイミドトリス(ジアルキルアミド)Ta化学種、または材料、すなわち第3アミルイミドトリス(ジメチルアミド)Ta(TAIMATA)がTa前駆体として用いられた。このCVD堆積では、アンモニア(NH3)が窒素(N)の供給源として使用される一方、水素H2がキャリアガスとして用いられた。当業者にとっては、このプロセスではアンモニアおよび水素の代わりに他の物質を用いることができることは自明と考えられる。第3アミルイミドトリス(ジメチルアミド)Ta(TAIMATA)およびアンモニア前駆体ならびに水素キャリヤを用いると、X線光電子分光法(XPS)で測定してほぼ1:1のTa対Nの比を有する化学量論的TaNが得られる。約0.9と1.1との間のN対Taの元素比を用いると、代表的な実施態様としての層が得られる。これらのTaN膜は、400℃と550℃との間の成長温度および10〜100mTorr(1.33〜13.3Pa)の間の範囲のチャンバ圧力で堆積させた。気体NH3およびH2の流量は、10〜100sccm(0.0169〜0.169Pa m3/s)の範囲であった。
【0041】
図1は、CVDで堆積させた金属性TaN層の代表的な実施態様のX線θ−2θ回折を示す。この図は、1:1の化学量論から予測される結晶の立方対称性を表す鋭い結晶ピークを示す。図1の二つのピークは、(111)および(200)ピークに対応し、TaNの立方対称性を表す。
【0042】
開発したCVDプロセスによって、金属性TaSiNを得ることもできる。この場合、第3アミルイミドトリス(ジメチルアミド)Ta(TAIMATA)がTa前駆体として用いられ、アンモニアがNの供給源として使用され、シラン(SiH4)またはジシラン(Si2H6)のどちらかがシリコン(Si)の前駆体であり、一方水素がキャリアガスとしてここでも用いられた。
【0043】
これらのTaSiN膜は、400℃と550℃との間の成長温度および10〜100mTorrの間の範囲のチャンバ圧力で堆積された。キャリアガスNH3およびH2の流量は、10〜100sccmの範囲であった。これらの膜にSiを組み込むために、5sccmと100sccmとの間の範囲の流量で5%(体積で)Si2H6またはSiH4を用い、TaSiNのSi対Taの元素比が0.2と0.7との間の範囲にあるような組成物を得た。
【0044】
本プロセスにおいて、アンモニア、シラン、ジシランおよび水素を他の物質で、例えばアミノシランを用いて置き換えてもよいことは、当業者には自明であると考えられる。
【0045】
図2のCVDで堆積した金属性TaSiN層の代表的な実施態様のX線θ−2θ回折に示すように、TaNにSiを加えると、本化合物は非晶質(または微多結晶)となる。「Si(111)」と印をつけた鋭いピークは、TaSiNの下の基板によるものである。
【0046】
図3は、XPSで測定したTaSiN中のSiとNとの元素比を示す。成長温度および他の気体の流量を一定にしたときの、ジシランSi前駆体流量の関数として、Ta濃度を1に正規化した元素比または濃度が示される。
【0047】
一般に、金属性Ta−N化合物類においては、TaNおよびTaSiN以外のゲート材料を用いてもよい。アルキルイミドトリス(ジアルキルアミド)Ta化学種からのTa前駆体で始めて、例えば、TaGeN層を形成することも可能である。
【0048】
CVD−TaN層の代表的な実施態様の電気伝導率を測定すると、約5mΩcmより小さな比抵抗の値が得られる。0.35と0.5との間のSi元素含有比を有するTaSiNからは、約20mΩcmより小さな電気伝導率が得られる。(比抵抗は、オーム−センチメートル(Ωcm)の単位で測定され、mΩcmは、オーム−センチメートルの1000分の1であるミリオーム−センチメートルを表す。)
【0049】
金属−酸化物−半導体キャパシタ(MOScap)構造を用いて、TaおよびNを有する化合物の電気的性質をさらに検討した。Si基板上に約2nmから5nmの範囲の厚さを有するSiO2膜を熱成長させた後、TaNまたはTaSiNを堆積して被覆した。続いてシャドーマスクを介してタングステン(W)をスパッタ堆積した。このWをハードマスクとして用い、反応性イオンエッチングによってTa化合物層を除去し、MOScapを形成した。
【0050】
図4は、2.6nmの酸化物絶縁体を用いるTaN層電極の100kHzでのC−V曲線を示す。W/TaN/2.6nmSiO2/p−Siスタック(積層)は優れた特性を有し、空乏状態および蓄積状態を明白に示すことから、このTaN金属性の層が2.6nmのSiO2誘電体に損傷をまったく引き起こさないことが分かる。金属性のTaNとSiO2誘電体とは、安定な複合層(composite layer)を形成する。
【0051】
図5は、当業者に知られている技法であり、フラットバンド電圧(Vfb)対実効酸化膜厚(EOT)プロットを用いるTaN電極の仕事関数の導出を示す。EOTはキャパシタンスに関連し、対象となる誘電体層と同じ単位面積あたりのキャパシタンスを有するようなSiO2層の厚さを意味する。TaN膜は、Siのギャップ中央値(4.65eV)より若干小さい約4.6eVの仕事関数を示す。
【0052】
TaN化合物にSiを加えると、TaおよびNを有する化合物の仕事関数は、n−ドープSiの仕事関数のようになる。図6は、種々のSi含量を有するTaSiN電極のC−V曲線を示す。金属性TaSiNと2nmのSiO2誘電体は、この場合にも安定な複合層を形成し、酸化物に対する損傷をまったく示さない。C−V曲線は、形状からみてほぼ理想的な特性を有する。さらに、これらのTaSiN膜は、最適化にふさわしい比較的大きなプロセスウィンドウを示す。図6に示すように、0.2から0.7の種々のSi含量で成長させた膜は、非常に類似したVfbを生じる。これは、堆積の容易さの観点からみれば、確実なプロセスを有することを示唆している。好ましいSi含量の範囲は、元素濃度で0.35と0.5との間である。
【0053】
図7は、フラットバンド電圧対実効酸化膜厚(EOT)のプロットを用いるTaSiN電極の仕事関数の導出を示す。これらの電極のSi含量は、好ましい範囲にある。図7から見積もると、これらの好ましいTaSiN膜は約4.4eVの仕事関数を有する。TaSiNの仕事関数は、図8に示すように、異なる感度(sensitivity)技法によっても得られた。当分野で知られているように、トンネル電流を電圧の関数として測定すると、障壁(バリア)高さの値を得ることができる。これらから、仕事関数は直接的に求めることができる。図8に示した障壁高さの測定値によると、TaSiN膜は、フラットバンド測定値とほぼ一致する約4.32eVの仕事関数を有する。両方の種類の測定技法によって、CVD−TaSiNがn−polyの仕事関数4.1eVで200〜300mVの範囲の仕事関数を有することがわかる。これによって、金属性TaSiNは、最新のCMOS回路のためのNMOSデバイスのゲート材料として適している。
【0054】
マイクロエレクトロニクスでは、MOSトランジスタ内のゲート誘電体のSiO2の代替物を探す動きがある。一つの候補となる種類の材料は、いわゆる「高k」材料であり、この名称は、これらの材料の高い誘電率に由来している。高い誘電率とは、SiO2の誘電率より高い値、例えば一般に4より高い値と理解される。TaSiNがAl2O3、HfO2、Y2O3、TiO2、La2O3、ZrO2、ケイ酸塩(シリケート)および窒素取り込みを含むそれらの組み合わせなどの高k誘電体と適合することを確認するために、TaSiNゲートとHfO2ゲート誘電体とを有するFETデバイスを作製した。ここで、HfO2は、高k誘電体の代表的な実施態様である。
【0055】
図9は、TaSiNゲート電極および高k/Si酸窒化物(SiON)ゲート誘電体を用いるFETのId−Vg曲線を示す。CVD−TaSiN膜は、HfO2などの高k誘電体上では安定であり、予測されるn型Si同様のTaSiNの仕事関数に対応する低いしきい値電圧Vt〜0.55Vを有する。一般に、最新のNMOSデバイスは、室温で約0.15Vと0.55Vとの間のしきい値電圧値を有する。図9は、30分間の450℃生成気体アニールなどの標準的なアニーリングをTaSiN−HfO2スタック(積層)に適用すると、通常通りの改善がもたらされ、デバイスのサブスレッショルド傾斜としては良好な76mV/decが得られることも示している。
【0056】
CMOS回路の作製には多くのプロセス工程があり、一般に、ゲート材料は、そのようなプロセスの間に用いられる温度に耐えなければならない。TaSiNスタックの耐熱性を評価するために、中間エネルギーイオン散乱(MEIS)実験を行なったところ、これらのスタックは最高1000℃までの高温で安定であり、誘電体との相互作用はほとんどあるいはまったくないことが分かった。TaSiN層中で観測される唯一の変化としては、水素に若干の減少はみられることもあるが、この水素は、CVDプロセス由来の汚染物質としてTaSiN中にあったものである。これによって、金属性TaSiNを通常のCMOSプロセスで用いることができることが分かる。
【0057】
トポロジー(形状)を有する表面上のTaSiN層から、断面走査型電子顕微鏡像を撮影した。これらの顕微鏡像によって、CVD−TaSiNプロセスは共形であり、例えば、配線トレンチに用いてもよいことが分かる。これによって、TaSiNは通常の「ゲート最初」プロセスでも「ゲート最後」置換プロセスでも、両方で使えるようになるので、この場合にも有利である。「ゲート最初」プロセスでは、ソースおよびドレインを形成する前にゲートを堆積する。置換ゲート、「ゲート最後」の場合、通常は、犠牲ゲートを除去して生じるトレンチ内で、最終的なゲートを堆積する前にソースおよびドレインの形成を行う。
【0058】
図10は、TaNまたはTaSiNなどの金属性Ta−N化合物ゲートを有する半導体電界効果デバイス10の概略断面図を示す。ゲート誘電体100は、金属ゲート110を半導体ボディ(本体)160から分離する絶縁体であり、ソース/ドレインは図式的に150で示される。ゲート110は、TaNおよびTaSiNなどの金属性Ta−N化合物を含む。ゲートは、Ta−N化合物だけを含むこともあり、または積層構造の一部としてTa−N化合物を含むこともある。ゲート絶縁体100は、酸化物、酸窒化物、高k材料またはその他などの当業者に知られている絶縁体材料の任意のものであってもよく、さまざまな組み合わせであってもよい。本発明の代表的な実施態様では、ゲート110がTaSiNであるとき、FETデバイス10は高kゲート誘電体100を有するNMOSである。しかし、図10の半導体電界効果デバイスの図解は、実際にMOSデバイスを示してはいるがあらゆる種類の電界効果デバイスを表すことを意図しているのでほとんど記号的である。このようなデバイスの唯一の共通点は、絶縁体、いわゆるゲート誘電体100に印加される電場を通じて作用するゲート110によって、デバイス電流が制御されることである。従って、あらゆる電界効果デバイスは、(少なくとも一つの)ゲートおよびゲート絶縁体を有する。従って、新しい種類のゲートを教示することは、あらゆる、すべての電界効果デバイスに影響を及ぼす。例えば、図10に示したように、ボディ(本体)はバルクであってもよく、あるいは絶縁体上の薄膜(SOI)であってもよい。チャンネルは、単一であってもよく、あるいは二重ゲートまたはFINFETデバイスのように多重であってもよい。デバイスの基本材料も変えることができる。基本材料は、今日のエレクトロニクスの主流材料であるSiであってもよく、あるいはもっと広義には、Ge合金を包含するいわゆるSi系材料であってもよい。
【0059】
図11は、TaNまたはTaSiNなどの金属性Ta−N化合物ゲートを有する半導体電界効果デバイスを含む少なくとも一つのチップを備えるプロセッサ900のシンボリック図を示す。そのようなプロセッサは、TaNまたはTaSiNゲートを有する少なくとも一つの電界効果デバイス10を含む少なくとも一つのチップ901を有する。プロセッサ900は、TaNまたはTaSiNゲート電界効果デバイスを有利に利用することができる任意のプロセッサであってよい。これらのデバイスは、一つ以上のチップ901上で多数が集合して、プロセッサの一部を形成する。TaNまたはTaSiNゲート電界効果デバイスを用いて製造されるプロセッサの代表的な実施態様は、一般にコンピュータの中央演算装置中に置かれるディジタルプロセッサ、ディジタル/アナログ混合プロセッサであり、一般的に、メモリーをプロセッサに接続するモジュール、ルータ、レーダーシステム、高性能テレビ電話、ゲームモジュールおよびその他などの任意の通信プロセッサである。
【0060】
上記の教示によれば、本発明の多くの変更および変形が可能であり、当業者には自明であると思われる。本発明の範囲は、請求項によって定められる。
【図面の簡単な説明】
【0061】
【図1】本発明の好ましい実施態様によるCVD−TaN層のX線θ−2θ回折を示す。
【図2】本発明の好ましい実施態様によるCVD−TaSiN層のX線θ−2θ回折を示す。
【図3】本発明の好ましい実施態様によるTaSiN中のSiとNとの元素比を示す。Taは1に正規化されている。
【図4】本発明の好ましい実施態様による2.6nm酸化物絶縁体を用いるTaN層電極による100kHzでのC−V曲線を示す。
【図5】本発明の好ましい実施態様によるフラットバンド電圧対実効酸化膜厚のプロットを用いるTaN電極の仕事関数の導出を示す。
【図6】本発明の好ましい実施態様による種々のSi含量を有するTaSiN電極のC−V曲線を示す。
【図7】本発明の好ましい実施態様によるフラットバンド電圧対実効酸化膜厚のプロットを用いるTaSiN電極の仕事関数の導出を示す。
【図8】本発明の好ましい実施態様によるトンネル電流を用いるTaSiN電極の仕事関数の導出を示す。
【図9】本発明の好ましい実施態様によるTaSiNゲート電極および高kゲート誘電体を用いるFETのId−Vg曲線を示す。
【図10】本発明の好ましい実施態様による金属性Ta−N化合物ゲートを有する半導体電界効果デバイスの概略断面図を示す。
【図11】本発明の好ましい実施態様による金属性Ta−N化合物ゲートを有する半導体電界効果デバイスを備える少なくとも一つのチップを含むプロセッサのシンボリック図を示す。
【特許請求の範囲】
【請求項1】
Ta前駆体としてアルキルイミドトリス(ジアルキルアミド)Ta化学種を用いる工程と、窒素を供給する前駆体を準備する工程とを含む、TaおよびNを含む化合物を形成する化学的気相堆積(CVD)方法。
【請求項2】
前記アルキルイミドトリス(ジアルキルアミド)Ta化学種として、第3アミルイミドトリス(ジメチルアミド)Taを選ぶ工程をさらに含む、請求項1に記載の方法。
【請求項3】
窒素を供給する前記前駆体としてアンモニアを選ぶ工程をさらに含む、請求項1に記載の方法。
【請求項4】
前記化合物をTaNおよびTaSiNからなる群から選ぶ工程をさらに含む、請求項1に記載の方法。
【請求項5】
前記化合物中のN対Taの元素比を約0.9より大きくなるように選ぶ工程をさらに含む、請求項4に記載の方法。
【請求項6】
前記TaSiNのためのSi前駆体をシランおよびジシランからなる群から選ぶ工程をさらに含む、請求項4に記載の方法。
【請求項7】
キャリアガスとして水素を用いる工程をさらに含む、請求項1に記載の方法。
【請求項8】
前記N対Taの元素比を約0.9より大きくなるように選ぶことをさらに含み、前記化合物は約20mΩcmより小さな比抵抗を有する、請求項1に記載の方法。
【請求項9】
ゲート誘電体およびゲートを有する半導体電界効果デバイスであって、前記ゲートは前記ゲート誘電体上に配置されたTaおよびNを含有する化合物を含み、前記化合物は約20mΩcmより小さな比抵抗を有し、前記化合物中の前記N対Taの元素比は約0.9より大きい半導体電界効果デバイス。
【請求項10】
前記化合物はTaNまたはTaSiNである、請求項9に記載の電界効果デバイス。
【請求項11】
前記TaN中の前記N対Taの元素比は約0.9と1.1との間である、請求項10に記載の電界効果デバイス。
【請求項12】
前記TaNは結晶性の物質構造を有する、請求項11に記載の電界効果デバイス。
【請求項13】
前記TaSiN中の前記Si対Taの元素比は約0.35と0.5との間である、請求項10に記載の電界効果デバイス。
【請求項14】
前記TaSiNは実質的に非晶質の物質構造を有する、請求項13に記載の電界効果デバイス。
【請求項15】
前記TaSiNは、約300mVの範囲内でn−ドープしたSiの仕事関数に等しい仕事関数を有する、請求項10に記載の電界効果デバイス。
【請求項16】
前記ゲート誘電体は、約5nmより小さな実効酸化膜厚を有する、請求項9に記載の電界効果デバイス。
【請求項17】
前記ゲート誘電体は、約2nmより小さな実効酸化膜厚を有する、請求項16に記載の電界効果デバイス。
【請求項18】
前記ゲート誘電体はSiO2を含む、請求項9に記載の電界効果デバイス。
【請求項19】
前記ゲート誘電体は高k誘電体材料を含む、請求項9に記載の電界効果デバイス。
【請求項20】
前記デバイスは、Si系のMOSトランジスタである、請求項9に記載の電界効果デバイス。
【請求項21】
前記デバイスは、NMOSトランジスタである、請求項20に記載の電界効果デバイス。
【請求項22】
前記NMOSトランジスタは、約0.15Vと0.55Vとの間のしきい値電圧を有する、請求項21に記載の電界効果デバイス。
【請求項23】
ゲート誘電体を有する半導体電界効果デバイスを形成する方法であって、Ta前駆体としてアルキルイミドトリス(ジアルキルアミド)Ta化学種を用いる化学的気相堆積(CVD)を用いることによって、前記ゲート誘電体上にTaおよびNを含む化合物を堆積する工程を含む方法。
【請求項24】
約20mΩcmより小さな比抵抗を有する前記化合物を選ぶ工程をさらに含む、請求項23に記載の方法。
【請求項25】
前記化合物中の前記N対Taの元素比を約0.9より大きくなるように選ぶ工程をさらに含む、請求項23に記載の方法。
【請求項26】
前記化合物をTaNおよびTaSiNからなる群から選ぶ工程をさらに含む、請求項23に記載の方法。
【請求項27】
前記TaN中の前記N対Taの元素比を約0.9と1.1との間になるように選ぶ工程をさらに含む、請求項26に記載の方法。
【請求項28】
前記TaSiN中の前記Si対Taの元素比を約0.35と0.5との間になるように選ぶ工程をさらに含む、請求項26に記載の方法。
【請求項29】
前記アルキルイミドトリス(ジアルキルアミド)Ta化学種として第3アミルイミドトリス(ジメチルアミド)Taを選ぶ工程をさらに含む、請求項23に記載の方法。
【請求項30】
前記化合物を最高約1000℃に加熱する工程をさらに含む、請求項23に記載の方法。
【請求項31】
ソースおよびドレインを準備する工程をさらに含み、前記化合物を堆積する工程は、前記ソースおよび前記ドレインを準備する工程の前に実行される、請求項23に記載の方法。
【請求項32】
ソースおよびドレインを準備する工程をさらに含み、前記化合物を堆積する工程は、前記ソースおよび前記ドレインを準備する工程の後に実行される、請求項23に記載の方法。
【請求項33】
前記堆積する工程は、パターン化された表面上に共形に実行される、請求項23に記載の方法。
【請求項34】
少なくとも一つのチップを含むプロセッサであって、前記チップは、ゲート誘電体およびゲートを有する少なくとも一つの半導体電界効果デバイスを含み、前記ゲートは、前記ゲート誘電体上に配置されたTaおよびNを含有する化合物を含み、前記化合物は約20mΩcmより小さな比抵抗を有し、前記化合物中の前記N対Taの元素比は約0.9より大きいプロセッサ。
【請求項35】
前記プロセッサはディジタルプロセッサである、請求項34に記載のプロセッサ。
【請求項36】
前記プロセッサは少なくとも一つのアナログ回路を含む、請求項34に記載のプロセッサ。
【請求項1】
Ta前駆体としてアルキルイミドトリス(ジアルキルアミド)Ta化学種を用いる工程と、窒素を供給する前駆体を準備する工程とを含む、TaおよびNを含む化合物を形成する化学的気相堆積(CVD)方法。
【請求項2】
前記アルキルイミドトリス(ジアルキルアミド)Ta化学種として、第3アミルイミドトリス(ジメチルアミド)Taを選ぶ工程をさらに含む、請求項1に記載の方法。
【請求項3】
窒素を供給する前記前駆体としてアンモニアを選ぶ工程をさらに含む、請求項1に記載の方法。
【請求項4】
前記化合物をTaNおよびTaSiNからなる群から選ぶ工程をさらに含む、請求項1に記載の方法。
【請求項5】
前記化合物中のN対Taの元素比を約0.9より大きくなるように選ぶ工程をさらに含む、請求項4に記載の方法。
【請求項6】
前記TaSiNのためのSi前駆体をシランおよびジシランからなる群から選ぶ工程をさらに含む、請求項4に記載の方法。
【請求項7】
キャリアガスとして水素を用いる工程をさらに含む、請求項1に記載の方法。
【請求項8】
前記N対Taの元素比を約0.9より大きくなるように選ぶことをさらに含み、前記化合物は約20mΩcmより小さな比抵抗を有する、請求項1に記載の方法。
【請求項9】
ゲート誘電体およびゲートを有する半導体電界効果デバイスであって、前記ゲートは前記ゲート誘電体上に配置されたTaおよびNを含有する化合物を含み、前記化合物は約20mΩcmより小さな比抵抗を有し、前記化合物中の前記N対Taの元素比は約0.9より大きい半導体電界効果デバイス。
【請求項10】
前記化合物はTaNまたはTaSiNである、請求項9に記載の電界効果デバイス。
【請求項11】
前記TaN中の前記N対Taの元素比は約0.9と1.1との間である、請求項10に記載の電界効果デバイス。
【請求項12】
前記TaNは結晶性の物質構造を有する、請求項11に記載の電界効果デバイス。
【請求項13】
前記TaSiN中の前記Si対Taの元素比は約0.35と0.5との間である、請求項10に記載の電界効果デバイス。
【請求項14】
前記TaSiNは実質的に非晶質の物質構造を有する、請求項13に記載の電界効果デバイス。
【請求項15】
前記TaSiNは、約300mVの範囲内でn−ドープしたSiの仕事関数に等しい仕事関数を有する、請求項10に記載の電界効果デバイス。
【請求項16】
前記ゲート誘電体は、約5nmより小さな実効酸化膜厚を有する、請求項9に記載の電界効果デバイス。
【請求項17】
前記ゲート誘電体は、約2nmより小さな実効酸化膜厚を有する、請求項16に記載の電界効果デバイス。
【請求項18】
前記ゲート誘電体はSiO2を含む、請求項9に記載の電界効果デバイス。
【請求項19】
前記ゲート誘電体は高k誘電体材料を含む、請求項9に記載の電界効果デバイス。
【請求項20】
前記デバイスは、Si系のMOSトランジスタである、請求項9に記載の電界効果デバイス。
【請求項21】
前記デバイスは、NMOSトランジスタである、請求項20に記載の電界効果デバイス。
【請求項22】
前記NMOSトランジスタは、約0.15Vと0.55Vとの間のしきい値電圧を有する、請求項21に記載の電界効果デバイス。
【請求項23】
ゲート誘電体を有する半導体電界効果デバイスを形成する方法であって、Ta前駆体としてアルキルイミドトリス(ジアルキルアミド)Ta化学種を用いる化学的気相堆積(CVD)を用いることによって、前記ゲート誘電体上にTaおよびNを含む化合物を堆積する工程を含む方法。
【請求項24】
約20mΩcmより小さな比抵抗を有する前記化合物を選ぶ工程をさらに含む、請求項23に記載の方法。
【請求項25】
前記化合物中の前記N対Taの元素比を約0.9より大きくなるように選ぶ工程をさらに含む、請求項23に記載の方法。
【請求項26】
前記化合物をTaNおよびTaSiNからなる群から選ぶ工程をさらに含む、請求項23に記載の方法。
【請求項27】
前記TaN中の前記N対Taの元素比を約0.9と1.1との間になるように選ぶ工程をさらに含む、請求項26に記載の方法。
【請求項28】
前記TaSiN中の前記Si対Taの元素比を約0.35と0.5との間になるように選ぶ工程をさらに含む、請求項26に記載の方法。
【請求項29】
前記アルキルイミドトリス(ジアルキルアミド)Ta化学種として第3アミルイミドトリス(ジメチルアミド)Taを選ぶ工程をさらに含む、請求項23に記載の方法。
【請求項30】
前記化合物を最高約1000℃に加熱する工程をさらに含む、請求項23に記載の方法。
【請求項31】
ソースおよびドレインを準備する工程をさらに含み、前記化合物を堆積する工程は、前記ソースおよび前記ドレインを準備する工程の前に実行される、請求項23に記載の方法。
【請求項32】
ソースおよびドレインを準備する工程をさらに含み、前記化合物を堆積する工程は、前記ソースおよび前記ドレインを準備する工程の後に実行される、請求項23に記載の方法。
【請求項33】
前記堆積する工程は、パターン化された表面上に共形に実行される、請求項23に記載の方法。
【請求項34】
少なくとも一つのチップを含むプロセッサであって、前記チップは、ゲート誘電体およびゲートを有する少なくとも一つの半導体電界効果デバイスを含み、前記ゲートは、前記ゲート誘電体上に配置されたTaおよびNを含有する化合物を含み、前記化合物は約20mΩcmより小さな比抵抗を有し、前記化合物中の前記N対Taの元素比は約0.9より大きいプロセッサ。
【請求項35】
前記プロセッサはディジタルプロセッサである、請求項34に記載のプロセッサ。
【請求項36】
前記プロセッサは少なくとも一つのアナログ回路を含む、請求項34に記載のプロセッサ。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【公表番号】特表2007−513498(P2007−513498A)
【公表日】平成19年5月24日(2007.5.24)
【国際特許分類】
【出願番号】特願2006−538863(P2006−538863)
【出願日】平成16年11月11日(2004.11.11)
【国際出願番号】PCT/EP2004/052927
【国際公開番号】WO2005/047561
【国際公開日】平成17年5月26日(2005.5.26)
【出願人】(390009531)インターナショナル・ビジネス・マシーンズ・コーポレーション (4,084)
【氏名又は名称原語表記】INTERNATIONAL BUSINESS MASCHINES CORPORATION
【Fターム(参考)】
【公表日】平成19年5月24日(2007.5.24)
【国際特許分類】
【出願日】平成16年11月11日(2004.11.11)
【国際出願番号】PCT/EP2004/052927
【国際公開番号】WO2005/047561
【国際公開日】平成17年5月26日(2005.5.26)
【出願人】(390009531)インターナショナル・ビジネス・マシーンズ・コーポレーション (4,084)
【氏名又は名称原語表記】INTERNATIONAL BUSINESS MASCHINES CORPORATION
【Fターム(参考)】
[ Back to top ]