【課題】直接に交流電源及び直流電源に応用でき、過流過電圧保護機能がある定電流源部品を提供する。
【解決手段】当該部品には、シリコン基板１、于シリコン基板１正面に形成した酸化層、酸化層正面に所在するドレイン金属、ソース金属、グリッド金属、シリコン基板１に植え込んだＰ＋保護リング５０、Ｎ＋ドレイン領域５２、Ｎ＋ソース領域５３、Ｎ＋ソース領域５３に所在するＰ＋下敷領域５１、Ｎ＋ドレイン領域５２とＮ＋ソース領域５３の間を接続するＮ−通路領域５４を有して、ドレイン金属、ソース金属がそれぞれＮ＋ドレイン領域５２、Ｎ＋ソース領域５３、Ｐ＋下敷領域５１に接続して、ソース金属、グリッド金属が接続金属で接続する。 （もっと読む）

【課題】電極の接触抵抗の低減によって高性能化した半導体装置の製造方法および半導体装置を提供する。
【解決手段】半導体基板上にゲート絶縁膜を形成する工程と、ゲート絶縁膜上にゲート電極を形成する工程と、半導体基板上に第１の金属を堆積する工程と、第１の熱処理により第１の金属と半導体基板を反応させて、前記ゲート電極両側の前記半導体基板表面に金属半導体化合物層を形成する工程と、金属半導体化合物層中に、Ｓｉの原子量以上の質量を有するイオンをイオン注入する工程と、金属半導体化合物層上に第２の金属を堆積する工程と、第２の熱処理により、第２の金属を金属半導体化合物層中に拡散させることで、金属半導体化合物層と半導体基板の界面に、第２の金属を偏析させて界面層を形成する工程を有することを特徴とする半導体装置の製造方法。 （もっと読む）

【課題】炭化珪素を基板とする半導体素子において、基板の欠陥密度に関わらず、炭化珪素エピタキシャル層の非極性面上において、電極/炭化珪素界面、あるいは酸化膜(絶縁膜)/炭化珪素界面の電気的特性と安定性を向上させる手段を提供する。
【解決手段】炭化珪素からなる半導体基板と、前記半導体基板上に形成されるゲート絶縁膜と、前記ゲート絶縁膜上に形成されるゲート電極とを有する半導体素子。前記半導体基板表面の前記ゲート絶縁膜との接合面は、巨視的には非極性面に平行であり、かつ微視的には非極性面と極性面からなり、前記極性面ではSi面またはC面のいずれか一方の面が優勢である。炭化珪素からなる半導体基板と、前記半導体基板上に形成される電極とを有する半導体素子。前記半導体基板表面の前記電極との接合面は、巨視的には非極性面に平行であり、かつ微視的には非極性面と極性面からなり、前記極性面ではSi面またはC面のいずれか一方の面が優勢である。 （もっと読む）

【課題】ＴａＣをＳｉＣのエッチングを行なうためのマスクの素材として採用可能とすることにより、製造工程を簡略化することが可能な半導体装置の製造方法を提供する。
【解決手段】半導体装置であるＭＯＳＦＥＴの製造方法は、ＳｉＣ部材であるｎ型ＳｉＣ層を準備する基板準備工程およびｎ型ＳｉＣ層形成工程と、ｎ型ＳｉＣ層上にＴａＣ膜を形成するＴａＣ膜形成工程と、ＴａＣ膜をマスク形状に成形するＴａＣマスク形成工程と、マスク形状に成形されたＴａＣ膜をマスクとして用いて、ｎ型ＳｉＣ層をエッチングするｎ型ＳｉＣ層エッチング工程とを備えている。そして、ｎ型ＳｉＣｚ層エッチング工程では、Ｆを含有するガスとＯを含有するガスとを含む混合ガスを用いたドライエッチングによりｎ型ＳｉＣ層がエッチングされる。 （もっと読む）

【課題】ＣＭＯＳ素子及びその製造方法を提供する。
【解決手段】基板上に形成されたエピ層と、エピ層のそれぞれ異なる領域上に形成された第１及び第２半導体層と、第１及び第２半導体層上にそれぞれ形成されたＰＭＯＳ及びＮＭＯＳトランジスタと、を備えるＣＭＯＳ素子である。 （もっと読む）

【課題】アップドレイン構造のＭＯＳＦＥＴでは、ドレイン電極直下に設けた電流の引き上げ領域に電流が集中するため、電流経路の抵抗値の低減には限界があった。
【解決手段】素子領域としては無効領域となるゲートパッド下方の一部に高濃度のn型不純物領域を配置する。これにより、素子領域を狭めることなくまたチップを拡大することなく、ドレイン抵抗の低減が可能となる。また、ｎ型不純物領域とドレイン電極をチップ外周端に設けることにより、従来のアニュラー領域やシールドメタルを別途も受けなくても、基板の空乏層を終端させることが可能となる。つまり、ｎ型不純物領域とドレイン電極によりアニュラー領域やシールドメタルを兼用できるので、必要な構成を備えたアップドレイン構造のＭＯＳＦＥＴでありながら、素子領域の縮小やチップ面積の増大を回避できる。 （もっと読む）

【課題】ＭＯＳトランジスタを有する半導体装置であって、エリアパッド下のＭＯＳトランジスタの特性変動を抑制することが可能な半導体装置を提供する。
【解決手段】ＭＯＳトランジスタとエリアパッドを有する半導体装置１０であって、結晶方位面＜１１０＞を表面とするシリコンを材料とする半導体チップ１１と、ソース領域、ゲート領域及びドレイン領域がシリコンの結晶方位＜１１０＞の方向に並び、半導体チップ１１内に形成される複数のＭＯＳトランジスタ１２と、半導体チップ１１上のエリアパッドとして２次元状に形成された複数の接合用電極パッド１３と、複数の接合用電極パッド１３それぞれの上に形成された接合用バンプ１４とを備え、複数の接合用電極パッド１３は、その中心点が結晶方位＜１１０＞の方向に対して斜めの方向に並ぶことを特徴とする。 （もっと読む）

【課題】オン抵抗を増大させることなく、高耐圧化を実現可能な半導体装置を提供する。
【解決手段】ＬＤＭＯＳトランジスタ１は、Ｐ型半導体基板１３上に形成されたＮ型拡散領域２と、Ｎ型拡散領域２の表層に形成されたＰ型ボディ領域６と、Ｐ型ボディ領域６に形成されたＮ型ソース領域８と、Ｎ型ソース領域８と離間してＮ型拡散領域２の表層に形成されたＮ型ドレイン領域１０と、Ｎ型拡散領域２上の、Ｎ型ソース領域８とＮ型ドレイン領域１０との間の位置に、ゲート絶縁膜を介して形成されたゲート電極１１と、Ｎ型拡散領域２内において、Ｐ型ボディ領域６の下方に、Ｐ型ボディ領域６と離間して形成されたＰ型拡散領域４とを備えており、Ｐ型ボディー領域６とＰ型拡散領域４との間に形成される空乏層容量によって電界の集中を緩和し、耐圧を向上させることが可能となる。 （もっと読む）

【課題】高電圧動作するＧａＮベースの高出力化合物半導体装置を提供する
【解決手段】化合物半導体装置は、ソース領域およびドレイン領域の間にチャネル領域を含むＩＩＩ−Ｖ族窒化物半導体層と、前記ＩＩＩ−Ｖ族窒化物半導体層上に、前記チャネル領域を覆って形成された、金属酸化物成分を含む第１のゲート絶縁膜と、前記第１のゲート絶縁膜上に形成され、前記チャネル領域において前記ゲート絶縁膜を露出する開口部を有する第２のゲート絶縁膜と、前記第２のゲート絶縁膜上に、前記第２のゲート絶縁膜の表面を覆って形成され、前記開口部において前記第１のゲート絶縁膜に接するゲート電極と、前記ＩＩＩ−Ｖ族窒化物半導体層上、前記ソース領域およびドレイン領域にそれぞれオーミック接触して形成されたソースおよびドレイン電極と、よりなる。 （もっと読む）

【課題】素子抵抗の低抵抗化とMR比の向上とを同時に実現する。
【解決手段】本発明の例に係るスピンＦＥＴは、ソース・ドレイン部に、少なくとも半導体基板１１／トンネルバリア１２／低仕事関数材料１３／強磁性体１４からなる積層構造を有し、低仕事関数材料１３は、未酸化のＭｇ，Ｋ，Ｃａ，Ｓｃのうちの１つ、又は、その１つを原子数比で５０％以上含む合金から構成される。 （もっと読む）

【課題】 高耐圧半導体装置では、高電圧配線に高電圧が印加された時、トランジスタのチャネル領域等が反転し、動作に異常をきたすことがあった。
【解決手段】高電圧配線３２に高電圧が印加されたときに、意図的に反転する領域３３を設け、高電圧が印加されているときにオン状態となる能動素子５０を備える。すなわち、能動素子５０は、ソース領域２５およびドレイン領域２６と、ソース領域２５およびドレイン領域２６に接続された低電圧配線２８、２９とを含む。高電圧配線３２は、低電圧配線２８、２９と上下方向に重ならないように、かつ、ソース領域２５およびドレイン領域２６間の上を覆うように設けられている。 （もっと読む）

【課題】炭化珪素基板上にオーミック電極を形成する際に、金属と炭化珪素との合金化熱処理を不要にする。
【解決手段】六方晶単結晶の炭化珪素基板１１の（０００１）面にリン（Ｐ）をイオン注入することで、その部分をアモルファス層１２にする。次に、熱処理することで、アモルファス層１２を立方晶単結晶のｎ型炭化珪素１３に再結晶化させる。次に、そのｎ型炭化珪素１３の上面にニッケル（Ｎｉ）を蒸着することで、電極１４を形成する。炭化珪素１３と電極１４との間に形成されるショットキー障壁の高さが低くなり、合金化熱処理を用いることなく、電極１４と炭化珪素１３との間にオーミックコンタクトが実現される。 （もっと読む）

【課題】炭化珪素半導体装置に於いて、ＭＩＳ界面特性を劣化させないゲート絶縁膜のＰＤＡ手法(熱処理方法)を提供する。
【解決手段】炭化珪素半導体基板２上に、熱酸化法により、０．５ｎｍ〜２ｎｍの範囲内の厚みを有する酸化珪素５を形成する。更に、酸化珪素５の上に堆積法によって酸化膜６を形成して、ゲート絶縁膜としての積層酸化膜７を得る。その上で、酸化膜６の堆積温度よりも高温で、且つ、酸素濃度が０．０５Ｐａ以上で５Ｐａ以下の範囲内に制御された減圧の酸素雰囲気下で、積層酸化膜７に対して熱処理を行うことで、ゲート絶縁膜を形成する。 （もっと読む）

【課題】 チャネル抵抗の上昇を最小限に抑えつつ、トランジスタのコンダクタンス特性に優れた半導体装置を提供する。
【解決手段】 半導体基板上にＭＯＳ型トランジスタが形成してある半導体装置において、ＭＯＳ型トランジスタは、ウェルと逆導電の不純物をチャネルドープすることにより形成されるデプレッション型トランジスタであって、かつ、ＭＯＳ型トランジスタのチャネル領域が、多結晶シリコン層もしくはアモルファスシリコン層からなる第１のチャネル領域と、単結晶シリコン層からなる第２のチャネル領域と、が順次設けられた積層構造を有しており、更に、第１のチャネル領域が、チャネルドープされた領域とウェルとの境界に形成されるＰＮ接合よりも表面側に位置している。 （もっと読む）

【課題】光センサならびに調光装置の機能を達成し、スペースを減少させる部品構造を形成する。
【解決手段】調光検知ＭＯＳＦＥＴトランジスタであって、第一方向に沿って伸張するチャネル１３０により分離された２のソースおよびドレイン領域を有し、光の照射を受ける基板１００と、第一方向と実質的に垂直な第二方向に沿って伸張するゲート導電性の梁(gate conductive beam)１４０であり、かかる梁は、少なくとも一の支持領域上で、その２つの端部のそれぞれにおいて固定され、チャネル領域１３０の上に位置し、当該ゲート梁は、ゲート電圧とバルク電圧間の差であって、当該梁を曲げてチャネルの表面に近づけさせるものにより制御されるその湾曲に基づいて、チャネル１３０に達する光にプログレッシブ変調を実行するよう、ほぼ不透明で柔軟であるゲート導電性の梁を備える。 （もっと読む）

【課題】HEMTの漏れ電流を低減すること及び集積度を高めることが困難であった。
【解決手段】HEMT又はこれに類似の電界効果半導体装置は、第１の半導体層（３）と、第１の半導体層（３）に２次元電子ガス層を生じさせるために第１の半導体層（３）の一部上に配置された第２の半導体層（４）と、第１の半導体層（３）の主面（１４）上に配置された第３の半導体層（５）と、第３の半導体層（５）の上に配置され且つ第３の半導体層（５）よりも低い抵抗率を有している第４の半導体層（６）と、第２の半導体層（４）の上に配置された第１の主電極（７）と、第４の半導体層（６）の上に配置された第２の主電極（８）と、第３の半導体層（５）の側面を被覆している絶縁膜（９）と、絶縁膜（９）を介して第３の半導体層（５）に対向配置されたゲート電極（１０）とを備えている。 （もっと読む）

【課題】上層配線と下層配線との間の絶縁耐圧を一定以上に維持しつつ、それ以外の部分の層間絶縁膜の膜厚を小さくすることができる、半導体装置を提供する。
【解決手段】半導体基板１上には、ソース配線１０が形成されている。ソース配線１０上には、第２層間絶縁膜１２および第３層間絶縁膜１４が積層されている。第３層間絶縁膜１４上には、ドレイン配線１５が形成されている。ドレイン配線１５は、平面視でソース配線１０と交差し、少なくともこの交差部分が第３層間絶縁膜１４から浮いた状態で離間している。第３層間絶縁膜１４とドレイン配線１５との間には、隙間１６が生じている。この隙間１６には、低誘電率体１７が設けられている。 （もっと読む）

【課題】ＦＥＴチェックトランジスタを用いて電気的特性を測定される半導体装置を小型化する。
【解決手段】半導体装置１００は、その製造過程において、ゲート用パッド部１４０ｇ、ソース用パッド部１４０ｓ、およびドレイン用パッド部１４０ｄを覆うパッシベーション膜１１５を形成する前に、ゲート用パッド部１４０ｇ、ソース用パッド部１４０ｓ、およびドレイン用パッド部１４０ｄを用いて電気的特性の測定がなされるように構成されたことを特徴とする。 （もっと読む）

【課題】水素原子の拡散による特性変動が少ない半導体装置を提供することを課題とする。
【解決手段】半導体基板上に、ゲート絶縁膜を介してゲート電極を形成する工程と、前記半導体基板及び前記ゲート電極上に第一のシリコン窒化膜を形成する工程と、前記ゲート電極をマスクとして前記第一のシリコン窒化膜を介して不純物注入することにより前記半導体基板の表面層に拡散領域を形成する工程と、前記第一のシリコン窒化膜上に第二のシリコン窒化膜を形成する工程とを含み、前記第一のシリコン窒化膜が、前記第二のシリコン窒化膜より水素含有量が小さいことを特徴とする半導体装置の製造方法により上記課題を解決する。 （もっと読む）

【課題】本発明は、高耐圧の特性を有し、且つ製造プロセスを簡略化できるＳＯＩ基板の半導体層をフィン状に加工したトランジスタを備える半導体装置を提供することを目的とする。
【解決手段】本発明に係る半導体装置は、埋め込み酸化膜１上に、半導体層２とゲート電極５と、ソース領域８及びドレイン領域７と、ボディ領域９とを備えている。埋め込み酸化膜１は、基板上に設けられ、半導体層２は、埋め込み酸化膜１上にフィン状に形成されている。ゲート電極５は、半導体層２の一方の側面上にゲート絶縁膜を介して形成されている。ソース領域８及びドレイン領域７は、ゲート電極５を挟むように半導体層２内に形成され、ボディ電位を取るボディ領域９は、ゲート電極５が形成された半導体層２の側面の反対側の側面に設けられている。 （もっと読む）