【課題】ノーマリオフ動作を実現することができるとともに、所望のゲート閾値電圧を実現することができる、窒化物半導体素子（ＨＥＭＴ）を提供すること。
【解決手段】このＨＥＭＴは、真性ＧａＮ層３およびｎ型ＡｌＧａＮ層４が積層された窒化物半導体積層構造部２を備えている。窒化物半導体積層構造部２は、ストライプ状の線状部１０と、島状の合流部１１とを備えている。複数本の線状部１０は、隣接する線状部１０との間に形成されたストライプ状のトレンチ６によって、互いに分離されている。線状部１０においてトレンチ６内に露出した積層境界７には、ゲート絶縁膜１２を介してゲート電極１３が対向している。また、ｎ型ＡｌＧａＮ層４には、ソース側合流部１１Ｓおよびドレイン側合流部１１Ｄにおいて、ソース電極１４およびドレイン電極１５がそれぞれ接触形成されている。 （もっと読む）

【課題】チャネルが形成される部分における分極電荷の発生を抑えると共に、ブレークダウンの発生を抑制できる、窒化物半導体素子およびその製造方法を提供すること。
【解決手段】電界効果トランジスタは、ｎ型ＧａＮ層３、ｐ型ＧａＮ層４およびｎ型ＧａＮ層５が積層された窒化物半導体積層構造部２を備えている。窒化物半導体積層構造部２には、ドレイントレンチ６が形成されることにより、メサ積層部８が形成されている。メサ積層部８の壁面９は、ｎ型ＧａＮ層５の頂面５ａとの境界付近に位置する上側端部１１と、ｎ型ＧａＮ層３の上面３ａとの境界付近に位置する下側端部１２と、上側端部１１と下側端部１２との間に位置する中央部１０とを有している。より具体的には、壁面９は、全体として傾斜角度の異なる複数の平面形状の傾斜部分１７〜２７を有している。そして、この壁面９には、ゲート絶縁膜１５を挟んで、ゲート電極１６が対向配置されている。 （もっと読む）

【課題】シリサイドゲート上の微小突起物を除去することにより、ゲート電極とコンタクトプラグとのショート不良の発生を抑制した洗浄方法及び半導体装置の製造方法を提供する。
【解決手段】本発明に係る半導体装置の製造方法は、ゲート電極３上及びソース／ドレイン領域の拡散層６，７上にＴｉ膜を形成する工程と、このＴｉ膜に熱処理を施すことにより、ゲート電極上及びソース/ドレイン領域の拡散層上にＴｉシリサイド膜９ａ〜９ｃを形成するシリサイド化工程と、このシリサイド化工程でシリサイド化されずに残留するＴｉ膜を除去する洗浄工程であって、アンモニア水及び過酸化水素水を含む洗浄液に超音波を加えながら洗浄する工程と、Ｔｉシリサイド膜上に層間絶縁膜１０を形成する工程と、この層間絶縁膜をエッチングすることにより第１の接続孔及び第２の接続孔を形成する工程と、を具備する。 （もっと読む）

【課題】ニッケルシリサイドの耐熱性を向上させることが可能な半導体装置の製造方法を提供する。
【解決手段】ゲート領域２、ソース領域４及びドレイン領域５が形成された半導体基板１上にニッケル（またはニッケル合金）６を形成し（図１（Ａ））、第１アニール工程でダイニッケルシリサイド７を形成し（図１（Ｂ））、プラズマ処理工程では水素イオンを含有するプラズマにより、水素イオンをダイニッケルシリサイド７またはダイニッケルシリサイド７の下部のゲート領域２、ソース領域４及びドレイン領域５に注入し、第２アニール工程でダイニッケルシリサイド７をニッケルシリサイド８に相変態させる（図１（Ｃ））。 （もっと読む）

【課題】低いポテンシャル障壁を示すコンタクト領域の形成方法を提供する。
【解決手段】本発明は、半導体装置の製造方法に関する。ドーパントが注入される少なくとも１つの構造化領域を有するシリコン基板が設けられる。少なくとも１つの構造化領域の表面にコンタクト修正材料が設けられる。少なくとも１つの構造化領域の表面にシリサイド層が形成され、そのシリサイド層は、チタンシリサイド、窒化チタンシリサイド、及びコバルトシリサイドのうち少なくとも１つを含む。 （もっと読む）

【課題】電流の局所集中による半導体基板への部分放電を抑制し得る半導体装置を提供する。
【解決手段】半導体装置は、半導体基板（１，５）と、半導体基板（１，５）に埋め込まれたゲート電極（９Ａ，９Ｂ）と、ゲート電極（９Ａ，９Ｂ）の更に内側に埋め込まれた導電体（１５Ａ，１５Ｂ）と、導電体（１５Ａ，１５Ｂ）と接続されるように半導体基板（１，５）の内部に形成された配線層（３）と、ゲート電極（９Ａ，９Ｂ）と導電体（１５Ａ，１５Ｂ）との間に配置された絶縁膜（１４）とを備える。導電体（１５Ａ，１５Ｂ）は、半導体基板（１，５）の表面よりも高くなるように形成されている。 （もっと読む）

【課題】不純物濃度を抑えることなくエピタキシャル成長層の端面での垂直成長面の発生を防止でき、これにより特性の優れた半導体装置を得ることが可能な製造方法を提供する。
【解決手段】ゲート電極脇の半導体基板上にエピタキシャル成長層からなるソース・ドレインを備えた半導体装置の製造方法であって、シリコンからなる半導体基板１上にゲート絶縁膜２ａを介してゲート電極３ａを形成し、ゲート絶縁膜２ａおよびゲート電極３ａの側壁にＴＥＯＳサイドウォール５を形成する。ゲート電極３ａおよびＴＥＯＳサイドウォール５から露出された半導体基板１の表面層に対して、フッ酸ガスとアンモニアガスとを供給する処理とその後の熱処理とを行う表面ガスエッチング反応による前処理を行い、自然酸化膜６を除去する。その後、前処理された半導体基板１の露出表面上に、ソース・ドレインのエクステンション領域７をエピタキシャル成長させる。 （もっと読む）

【課題】熱的安定性に優れ、先端位置の制御性に優れたニッケルダイシリサイド層（ＮｉＳｉ_２）を低温で形成できるようにしたシリサイドの形成方法及び半導体装置の製造方法を提供する。
【解決手段】ウエーハ表面のシリコン上にＮｉ膜を形成する。次に、ウエーハをアニール処理して、Ｎｉ膜とシリコンとを反応させＮｉＳｉ_２層を形成する。Ｎｉ膜を形成する工程では、ＡｒガスとＮ_２ガスとを含む混合ガス雰囲気中でＮｉ膜をスパッタリングにより成膜する。また、Ｎｉ膜を成膜した後のアニール処理の条件は、例えば、１００％のＮ_２雰囲気、且つ大気圧（即ち、ほぼ１気圧）で、温度が４００℃以上８００℃未満、より望ましくは温度が５００℃以上６００℃以下である。 （もっと読む）

【課題】金属ゲート電極による周辺材料へ印加される応力を緩和する。
【解決手段】半導体装置は、半導体基板１の上に形成された第１のゲート絶縁膜３ａと、第１のゲート絶縁膜３ａの上に形成された第１の金属ゲート電極４Ａと、第１の金属ゲート４Ａの側方に位置する領域に形成された第１の不純物拡散領域１２ａと、第１の金属ゲート電極４Ａの側面上に形成された第１のサイドウォール１０ａとを有するｎチャネル型ＭＩＳトランジスタを備える。第１の金属ゲート電極４Ａと第１のサイドウォール１ａとの間には、第１の金属ゲート電極４ａが有する内部応力を低減させる構造を有するストレス緩和部（９ａ、１６）が形成されている。 （もっと読む）

【課題】接合リークの問題なく、Ｎｉシリサイドプロセスを適用できる半導体装置、及びその製造方法を提供する。
【解決手段】ソース・ドレイン拡散層９の表層部に、Ｎｉ₂Ｓｉであるシリサイド膜１１を形成する。続いて、シリコン基板１の全面に、アモルファスシリコン膜１２を堆積後、２ｎｄ−ＲＴＡを行う。２ｎｄ−ＲＴＡによるシリサイド反応の進行時に消費されるシリコンが、シリサイド膜１１下部のシリコン基板１のみではなく、上部のアモルファスシリコン膜１２からも供給されるため、シリサイド反応をアモルファスシリコン膜１２側にも進めることができる。その結果、シリコン基板１側へのシリサイドの侵入を抑制し、接合リークを低減することができる。 （もっと読む）

【課題】 スイッチ機能が十分に得られ、常温においても十分にスイッチ動作ができ、微細化を図ることができるスイッチング素子を提供すること。
【解決手段】 基板１０１上に形成されたゲート絶縁膜１０２上に、第２絶縁膜１０５で隔てられた第１電極１０３と第２電極１０４を形成する。第１電極１０３は、ゲート絶縁膜１０２の表面に接する側の部分が鋭角断面を有するように、側面が傾斜している。ゲート絶縁膜１０２中に、２０ｎｍ以下の直径を有すると共に、第１電極３と第２絶縁膜１０５との境界が含まれる平面と略同一の平面上に配列された金属微粒子１０６を形成する。第１絶縁膜２中の金属微粒子６の数を、第１絶縁膜２の膜厚と、第１絶縁膜２への金属元素の注入及びアニール条件とで制御できるので、微細加工の最小加工寸法の制約を受けない。また、ゲート長を、ゲート絶縁膜１０２の厚みによって設定できるので、微細加工の最小加工寸法の制約を受けない。 （もっと読む）

【課題】しきい値電圧のばらつき及びＮＢＴＩ現象を抑制し、且つ、接合リーク電流の少ない優れたトランジスタ特性を有する半導体装置を提供する。
【解決手段】Ｎ型半導体基板２１上にゲート絶縁膜２２及びゲート電極２３が形成されている。そして、ゲート電極２３の側方下に位置する半導体基板２１には、Ｐ型エクステンション領域２４と、その外側にＰ型ソース・ドレイン領域２６が形成されている。そして、ゲート電極２３及びＰ型ソース・ドレイン領域２６上には、シリサイド層２７ａ、２７ｂが形成されている。そして、ゲート絶縁膜２２の両端部、及び、ゲート電極２３とシリサイド層２７ｂとの間に位置するＰ型エクステンション領域２４とＰ型ソース・ドレイン領域２６の表面部にフッ素注入層２５が形成されている。 （もっと読む）

【課題】 ゲート絶縁膜として酸化シリコン膜より誘電率の高い高誘電体膜を使用する場合にＭＩＳＦＥＴのしきい値電圧を低下するとともにしきい値電圧の微調整を可能にする技術を提供する。
【解決手段】 図２（ｂ）に示すように、半導体基板上にゲート絶縁膜を介してゲート電極を形成する。ゲート絶縁膜には、酸化シリコン膜より誘電率の高い高誘電体膜が使用され、ゲート電極には、プラチナリッチシリサイド膜が使用される。プラチナリッチシリサイド膜は、プラチナ原子に対するシリコン原子の比が１未満である膜をいう（ＰｔＳｉ_ｘ：ｘ＜１）。このプラチナリッチシリサイド膜からなるゲート電極には、導電型不純物としてホウ素が導入されている。このホウ素は、ゲート絶縁膜とゲート電極との界面に偏析している。 （もっと読む）

【課題】 シリサイド膜の底面とｐｎ接合界面との間の距離を広く保つことが可能であり、しかも制御性よく半導体装置を製造することが可能な製造方法を提供する。
【解決手段】 第１導電型の半導体領域８１上に形成された第２導電型の半導体領域８７上に第１のシリサイド膜８９を形成する工程と、第１のシリサイド膜上に（Ｓｉ−Ｈ）基を含むシリコン化合物膜９０を塗布によって形成する工程と、熱処理により第１のシリサイド膜に含まれる金属とシリコン化合物膜に含まれるシリコンとを反応させて第２のシリサイド膜９１を形成する工程とを備える。 （もっと読む）

【課題】 III-V族窒化物半導体からなる半導体装置に関して、ゲートリーク電流を低減すると共に、III-V族窒化物半導体とゲート絶縁膜との良好な界面を実現する。
【解決手段】 III-V族窒化物半導体からなる半導体装置であって、III-V族窒化物半導体からなる半導体層１１１−１１４と、前記半導体層１１１−１１４表面に形成されたゲート絶縁膜１２１と、前記ゲート絶縁膜１２１上に形成されたゲート電極１３３とを備え、前記ゲート絶縁膜１２１は、Ｔａ（タンタル）酸化物，Ｈｆ（ハフニウム）酸化物，ＨｆＡｌ（ハフニウムアルミニウム）酸化物，Ｌａ（ランタン）酸化物，又はＹ（イットリウム）酸化物からなる。 （もっと読む）

【課題】微細化されたゲート電極をＣｏ膜を用いてシリサイド化する場合であっても、ゲート電極の抵抗のばらつきを抑制しうる半導体装置及びその製造方法を提供する。
【解決手段】ゲート長Ｌ_ｇが５０ｎｍ以下のゲート電極３０上に、Ｃｏ膜７２を形成する工程と、熱処理を行うことにより、Ｃｏ膜７２とゲート電極３０とを反応させ、ゲート電極３０の上部にＣｏＳｉ膜７６ａを形成する第１の熱処理工程と、Ｃｏ膜７２のうちの未反応の部分を選択的にエッチング除去する工程と、熱処理を行うことにより、ＣｏＳｉ膜７６ａとゲート電極３０とを反応させ、ゲート電極３０の上部にＣｏＳｉ_２膜４２ａを形成する第２の熱処理工程とを有し、第１の熱処理工程では、ＣｏＳｉ膜７６ａの幅ｗに対するＣｏＳｉ膜７６ａの高さｈの比ｈ／ｗが０．７以下となるように、ＣｏＳｉ膜７６ａを形成する。 （もっと読む）

【課題】小型・薄型で電流経路の抵抗および寄生インダクタンスが小さく、信頼性に優れた半導体装置を提供する。
【解決手段】本発明の半導体装置は、半導体基板と、この半導体基板の表面に形成された第１の主電極と、前記半導体基板の裏面に形成された第２の主電極と、前記半導体基板を貫通する方向に形成された導通部を有し、前記第２の主電極が前記導通部を介して前記半導体基板の表面に引き出されていることを特徴とする。導通部を、半導体基板を厚さ方向に貫通して形成された貫通孔と、この貫通孔内に形成され第２の主電極に接続された導電部を有する貫通ビアとすることができる。 （もっと読む）

【課題】 半導体装置のシリサイド膜の製造方法が開示される。
【解決手段】 まず、第１シリサイド膜を形成する。そして、前記第１シリサイド膜のうち、不連続部分がある場合、前記不連続部分に金属物質を選択的蒸着して、前記金属物質によって電気的に連結された第２シリサイド膜を形成する。前述した方法は、８０ｎｍ以下のデザインルールを有する半導体ゲート電極上に不連続部分を含まないシリサイド膜を形成することができるのみならず、不連続部分を連結する工程で追加熱処理工程を行わなくても良いので、トランジスタの特性劣化を防止することができる。 （もっと読む）

【解決手段】 シリコン上にゲート絶縁層が形成された半導体センシング用電界効果型トランジスタであり、該ゲート絶縁層上に、直接的な検出部として有機単分子膜を形成して用いる半導体センシングデバイス用の電界効果型トランジスタであって、上記ゲート絶縁層が、第１のシリコン酸化物層上にシリコン窒化物層を介して第２のシリコン酸化物層が積層されてなる積層構造を具備する半導体センシング用電界効果型トランジスタ及びこれを用いた半導体センシングデバイス。
【効果】 ゲート絶縁層からのトランジスタ部分への水分やイオンの侵入を遮断することが可能であり、液中測定用として特に好適な、高い検出感度を示す半導体センシングデバイス及びこれを与える電界効果型トランジスタを提供することができる。 （もっと読む）

【課題】
５〜１０Ｖ程度のスナップバック耐圧をもつデバイスをセルフアライン法で実現することができる半導体装置及びその製造方法を提供すること。
【解決手段】
主ゲート６ａの隣に所定の間隔をおいて配された２個以上の副ゲート６ｂ、６ｃと、副ゲート６ｂ、６ｃの下であってソース／ドレイン層９ａ、９ｂの端部から主ゲート６ａの端部近傍まで連続的に配されるとともに、ソース／ドレイン層９ａ、９ｂと同電位型であり、不純物の濃度がソース／ドレイン層９ａ、９ｂよりも低濃度である低濃度層７ａ、７ｂと、を備える。 （もっと読む）