集積回路（１０００）が、中央配置のドレイン拡散領域（１００８）及び分散型ＳＣＲ端子（１０１０）を備える１つのドレイン構造（１００６）と、分散型ドレイン拡散領域（１０１６）及びＳＣＲ端子（１０１８）を備える別のドレイン構造（１０１２）とを含むＳＣＲＭＯＳトランジスタを有する。中央配置のドレイン拡散領域とソース拡散領域との間のＭＯＳゲート（１０２２）がソース拡散領域へ短絡される。ＳＣＲＭＯＳトランジスタを有する集積回路を形成するためのプロセスも開示される。
（もっと読む）

【課題】ゲート絶縁膜の絶縁破壊を抑制または防止できる構造を有する窒化物半導体素子を提供する。
【解決手段】電界効果トランジスタ１（窒化物半導体素子）は、窒化物半導体の積層構造部３と、ゲート絶縁膜１５と、ゲート電極１６と、ソース電極１８と、ドレイン電極１９と、ガードリング層１１とを含む。積層構造部３は、ｎ型ＧａＮ層４，５、ｐ型ＧａＮ層６およびｎ型ＧａＮ層７を積層して構成されている。ゲート絶縁膜１５は、ｎ型ＧａＮ層５、ｐ型ＧａＮ層６およびｎ型ＧａＮ層７に跨るように、積層構造部３の壁面９に形成されている。ゲート電極１６は、ゲート絶縁膜１５を挟んでｐ型ＧａＮ層６に対向している。ガードリング層１１は、ｐ型ＧａＮ層６における壁面９に間隔を開けて対向するようにｎ型ＧａＮ層５上に形成されたｐ型ＧａＮ層からなる。 （もっと読む）

【課題】窒化物半導体を用いたノーマリオフ型のトランジスタを備えた半導体装置において、駆動時のゲート電流を低減しつつ、トランジスタの過渡応答特性を安定させる。
【解決手段】半導体装置は、基板１０１と、基板１０１の上に積層された複数の窒化物半導体層からなり、且つチャネル領域を含む第１の窒化物半導体層１０４Ｓと、第１の窒化物半導体層１０４Ｓの上に形成され、且つチャネル領域と逆導電型の第２の半導体層１０５と、第２の半導体層１０５に接するように形成され、金属層１０７からなる導電層と、導電層の上に形成された絶縁体層１１０と、絶縁体層１１０の上に形成されたゲート電極１１１と、第２の半導体層１０５の両側方に形成されたソース電極１０８及びドレイン電極１０９とを備えている。 （もっと読む）

【課題】微細なトレンチを採用するトレンチＤＭＯＳＦＥＴにおいて、ドレイン−ソース間の絶縁破壊電圧を高くするため、低濃度のドリフト層の形成領域を如何に確保するかが課題となる。
【解決手段】ＴＮＤＭＯＳ形成のためのトレンチＴ１の底部のＮ型ウエル層２の表面から内部に延在し、Ｐ型ボディ層３と接続するＮ型埋め込みドリフト層５を形成する。次にトレンチＴ１の両側壁にゲート電極７ａ、スペーサー８ａを重畳して形成する。次に、ゲート電極７ａ及びスペーサー８ａをマスクとしてリン等をイオン注入しＮ型埋め込みドリフト層５内にＮ＋型ドレイン層１１を形成する。これによりＮ＋型ドリフト層１１からＰ型ボディ層３底部まで延在する低濃度のＮ型埋め込みドリフト層５を確保する。なお、Ｎ＋型ドレイン層１１を形成しないで、トレンチＴ１の両側壁に、Ｎ型埋め込みドリフト層５を共通のドレイン層とする２つのＴＤＭＯＳを形成しても良い。 （もっと読む）

【課題】 ＤＣＢＬストレスによるオフ耐圧性能を向上させた高耐圧ＬＤＭＯＳを提供する。
【解決手段】 半導体基板に形成され、トレンチにより素子分離され、ソース領域がドレイン領域で挟まれたＭＯＳトランジスタであり、ゲート電極に接続されたメタル層ゲート配線がＰ型ドリフト層上を通過するように前記トレンチ外に引き出されている高耐圧ＬＤＭＯＳ。 （もっと読む）

【課題】ともに高抵抗性の基板上に形成される主横型高電圧電界効果トランジスタ（ＨＶＦＥＴ）と、隣接して配置された横型センスＦＥＴとを備えるパワー集積回路デバイスを提供する。
【解決手段】センス抵抗器は、基板のうちＨＶＦＥＴとセンスＦＥＴとの間の区域に配置されたウェル領域に形成される。寄生基板抵抗器は、ＨＶＦＥＴのソース領域とセンスＦＥＴのソース領域との間においてセンス抵抗器と平行に電気接続されて形成される。これらのトランジスタデバイスはともに、共通のドレイン電極およびゲート電極を共有している。主横型ＨＶＦＥＴおよびセンスＦＥＴがオン状態である場合、横型ＨＶＦＥＴを通って流れる第１の電流に比例する電圧電位が第２のソース金属層において生成される。 （もっと読む）

【目的】耐放射線特性の改善と高耐圧化が図れるＭＯＳ型半導体装置を提供する。
【解決手段】ＬＯＣＯＳ膜１８上に窒化膜１８を形成し、窒化膜１４上にＰＢＳＧ膜１０を形成する。窒化膜１４の屈折率を２．０〜２．１とし、膜厚を０．１μｍ〜０．５μｍとすることで半絶縁性薄膜にする。γ線でＬＯＣＯＳ膜１８内に発生した電子―正孔対のうち移動度が小さい正孔３１を窒化膜１４を通してソース電極１２に逃がし、ＬＯＣＯＳ膜１８にできる正の固定電荷３３の蓄積量を抑制する。このように３層構造とすることで耐放射線特性の改善と高耐圧化が図れる。 （もっと読む）

【課題】ゲート・ドレイン間容量、ゲート・ソース間容量を低減し、微細プロセスに混載しやすい電界効果トランジスタの半導体装置を提供する。
【解決手段】基板１０に設けられたＰウエル１１と、Ｐウエル１１に設けられたＮ＋ソース１３と、Ｎ＋ドレイン１２と、Ｐウエル１１とＮ＋ドレイン１２の間に設けられた低濃度Ｎ型領域４０と、領域４０に設けられた絶縁層１７と、Ｎ＋ソース領域１３と領域４０との間に挟まれたＰウエル１１上にゲート絶縁層を介して設けられた制御電極と、制御電極と離隔して、絶縁層１７上に設けられた補助電極１８と、Ｎ＋ソース１３と接続された第１の主電極３１と、Ｎ＋ドレイン１２と接続された第２の主電極３２と、を備え、主電極３１，３２間で流れる主電流の方向を第１の方向と規定し、第１の方向と垂直な方向を第２の方向と規定した場合、絶縁層１７の第２の方向に沿った幅が、主電極３２に向かって細くなっている。 （もっと読む）

【課題】モールドストレスによる絶縁ゲート型電界効果トランジスタの特性変動を抑制する。
【解決手段】半導体基板上に設けられた絶縁ゲート型電界効果トランジスタと、前記絶縁ゲート型電界効果トランジスタと離間し、前記絶縁ゲート型電界効果トランジスタを取り囲むように前記半導体基板の表面に設けられ、前記絶縁ゲート型電界効果トランジスタのボディと同じ導電型の高不純物濃度層と、前記絶縁ゲート型電界効果トランジスタ及び前記高不純物濃度層上の一面に、前記絶縁ゲート型電界効果トランジスタを覆うように設けられ、ビア及び下層配線を介して前記高不純物濃度層と電気的に接続される最上層配線とを具備することを特徴とする半導体装置が提供される。 （もっと読む）

【課題】
オン抵抗の低減を図った横型ＭＯＳトランジスタを提供する。
【解決手段】
第１導電型の半導体層と、半導体層の第１領域に深さ方向に形成される第１酸化膜と、半導体層の第１領域とは離間した第２領域に深さ方向に形成される第２酸化膜と、半導体層内で第１酸化膜に隣接する領域に深さ方向に形成されるゲート電極と、半導体層内で第２酸化膜に隣接する領域に形成される制御電極と、半導体層の第１酸化膜と第２酸化膜で挟まれる領域の表面部のうちの第１酸化膜の近傍の領域に形成される第２導電型領域と、第２導電型領域の表面部のうちの第１酸化膜の近傍の領域に形成される第１導電型領域と、第１導電型領域及び第２導電型領域の上に形成されるソース電極と、半導体層の第１酸化膜と第２酸化膜で挟まれる領域の表面部のうちの第２酸化膜の近傍の領域に形成される第１導電型領域と、第１導電型領域の上に形成されるドレイン電極とを含む。 （もっと読む）

【課題】 従来の比例縮小側（係数α、α＞１）を適用した平面型ＭＯＳＴのしきい電圧のばらつきの標準偏差σ（Ｖ_Ｔ）が、微細化とともに、すなわちαを大きくするとともに大きくなり、動作電圧が低くできないという問題がある。
【解決手段】 フィンの高さをチャンネル長よりも高くしたＦｉｎＦＥＴ構造によって上記の問題を解決する。 （もっと読む）

【課題】 バイポーラで動作する横型半導体装置において、オン電圧を低くする技術を提供する。
【解決手段】 半導体装置１０は、半導体層５４の表面に設けられている第１主電極２０と第２主電極２を備えている。半導体層５４は、第１主電極２０に接触しているｎ型の第１半導体領域２４と、第２主電極２に接触しているｐ型の第２半導体領域５８と、第１半導体領域２４と第２半導体領域５８の間に設けられているｎ型の第３半導体領域１２を有している。第３半導体領域１２は、第１半導体領域２４と第２半導体領域５８を結ぶ第１方向に沿って伸びている第１層８と第２層４０を有している。第１層８と第２層４０は、第１方向に直交する第２方向に並んでいる。第１層８は、不純物濃度が第１方向に均一である。第２層４０は、第１層８よりも不純物濃度が濃く、不純物濃度が第１半導体領域２４側から第２半導体領域５８側に向けて増加している。 （もっと読む）

【課題】 高いゲート耐圧、高いソース・ドレイン耐圧を有するとともに、低いオン抵抗を有した高耐圧ＭＯＳトランジスタを提供する。
【解決手段】 エピタキシャル・シリコン層２上には、ＬＯＣＯＳ膜４を介してゲート電極５が形成されている。ＬＯＣＯＳ膜４の左側にはＰ型の第１のドリフト層６が形成され、ゲート電極５を間に挟んでＬＯＣＯＳ膜４の右側のエピタキシャル・シリコン層２の表面には、第１のドリフト層６と対向してＰ＋型のソース層７が配置されている。第１のドリフト層６より深くエピタキシャル・シリコン層２の中に拡散され、第１のドリフト層６の下方からＬＯＣＯＳ膜４の左側下方へ延びるＰ型の第２のドリフト層９と、前記第1のドリフト層６及び前記第２のドリフト層９と接触したドレイン層１２が形成されている。 （もっと読む）

【課題】アップドレイン構造のＭＯＳＦＥＴでは、ドレイン電極直下に設けた電流の引き上げ領域に電流が集中するため、電流経路の抵抗値の低減には限界があった。
【解決手段】素子領域としては無効領域となるゲートパッド下方の一部に高濃度のn型不純物領域を配置する。これにより、素子領域を狭めることなくまたチップを拡大することなく、ドレイン抵抗の低減が可能となる。また、ｎ型不純物領域とドレイン電極をチップ外周端に設けることにより、従来のアニュラー領域やシールドメタルを別途も受けなくても、基板の空乏層を終端させることが可能となる。つまり、ｎ型不純物領域とドレイン電極によりアニュラー領域やシールドメタルを兼用できるので、必要な構成を備えたアップドレイン構造のＭＯＳＦＥＴでありながら、素子領域の縮小やチップ面積の増大を回避できる。 （もっと読む）

導電性のフィールドプレートをIII-族窒化物半導体の各セルにおけるドレイン電極とゲートとの間に形成し、このフィールドプレートをソース電極に接続して、ゲートとドレインとの間における電界を低減する。これら電極はＮ+のIII-族窒化物のパッド層に支持し、またゲートはショットキーゲートまたは絶縁ゲートとする。
（もっと読む）

【課題】III族窒化物半導体からなり、ヘテロ接合を有する半導体装置において、ＨＪＦＥＴを作製する際、エンハンスメント型のＨＪＦＥＴが容易に実現でき、そのエンハンスメント動作時におけるチャネル抵抗の低減がなされる構造を提供を提供する。
【解決手段】ゲート部を、障壁層に接するように設ける。ゲート直下となる部分では、ゲートを設けていない状態でも、障壁層とチャネル層とのヘテロ接合界面には、二次元電子ガスは発生しないように、チャネル層上に形成されるＩｎＡｌＧａＮ障壁層を構成する、ＩｎＡｌＧａＮの組成を選択する。ゲート直下を除き、ＩｎＡｌＧａＮ障壁層の上層として、ＩｎＡｌＧａＮキャップ層を設ける。ＩｎＡｌＧａＮキャップ層は、バッファ層と格子整合し、自発分極により、障壁層とチャネル層の界面に二次元電子を発生させる組成のＩｎＡｌＧａＮで形成する。 （もっと読む）

【課題】表面ドレイン電極型の縦型ＭＯＳＦＥＴを有する半導体装置のオン抵抗を小さくすることは容易でなかった。
【解決手段】Ｎ^＋型のシリコン基板１およびＮ型のせり上がり層２９にてドレイン領域が形成され、その上にＮ⁻型のドリフト領域２１が形成されている。ドリフト領域２１の一部にドレインコンタクトトレンチ３０を形成し、その中にドレイン電極１５を埋め込み、ドレインコンタクトトレンチ３０とドレイン領域との間にドリフト領域２１よりも高い不純物濃度を有するドレインコンタクト領域２５、２６を形成することで、オン抵抗を小さくできる。 （もっと読む）

【課題】ＬＤＭＯＳＦＥＴの出力電力および負荷効率を向上させる。
【解決手段】相対的に上層のソース配線である配線２９Ａは、ＲＦパワーモジュールの電流容量を満たすために厚い膜厚で形成し、１層目のソース配線である配線２４Ａは、配線２９Ａの膜厚の半分以下の膜厚で形成し、相対的に膜厚の厚い配線２９Ａではゲート電極７上を覆わずに、相対的に膜厚の薄い配線２４Ａでゲート電極７上を覆ってゲート電極７とドレイン配線との間をシールドする構造としてソース、ドレイン間の寄生容量（Ｃｄｓ）を低減する。 （もっと読む）

【課題】ドレインオフセット領域を有する高周波増幅用ＭＯＳＦＥＴにおいて、微細化およびオン抵抗低減を図る。
【解決手段】ソース領域１０、ドレイン領域９およびリーチスルー層３（４）上に電極引き出し用の導体プラグ１３（ｐ１）が設けられている。その導体プラグ１３（ｐ１）にそれぞれ第１層配線１１ｓ、１１ｄ（Ｍ１）が接続され、さらにそれら第１層配線１１ｓ、１１ｄ（Ｍ１）に対して、導体プラグ１３（ｐ１）上で裏打ち用の第２層配線１２ｓ、１２ｄが接続されている。 （もっと読む）

【課題】コプラス時オン抵抗を低減化し、かつゲート漏れ電流を低減化した半導体装置を提供する。
【解決手段】窒化物系化合物半導体層（３,４）上に窒化物系化合物半導体層（３,４）とショットキー接触するゲート電極７と、ゲート電極７上に形成された第１の絶縁膜１８と、ゲート電極７から離間した窒化物系化合物半導体層（３,４）上に窒化物系化合物半導体層（３,４）と低抵抗接触するソース電極５と、ゲート電極７と第１の絶縁膜１８を介して形成され、ソース電極５と電気的に接続し、平面的に見て、ゲート電極７の上を跨ぐように延伸しているソースＦＰ電極９と、ソースＦＰ電極９上に形成された第２の絶縁膜１０とを有する半導体装置であって、ソースＦＰ電極９の厚みはソース電極５の厚みよりも厚く形成されている。 （もっと読む）