【課題】 双方向スイッチが記載される。
【解決手段】 双方向スイッチは、第１及び第２III・Ｎベース高電子移動度トランジスタを有している。幾つかの実施例においては、該第１トランジスタのソースは該第２トランジスタのソースと電気的に接触している。幾つかの実施例においては、該第１トランジスタのドレインは該第２トランジスタのドレインと電気的に接触している。幾つかの実施例においては、該２個のトランジスタはドリフト領域を共用し、且つ該スイッチは該２個のトランジスタ間にはドレインコンタクトが無い。該双方向スイッチからマトリックスコンバータを形成することが可能である。 （もっと読む）

【課題】 本発明の目的は電源遮断特性の改善を図り得る電界効果型半導体装置を提供する。
【解決手段】 半導体基板に円状領域および該円状領域から導出された導出領域を有するドレイン領域と導出領域と電気的に絶縁され円状領域の外周を間隔を有して環状に取り囲むゲート領域と該ゲート領域および導出領域の外周を間隔を有して覆うソース領域とを備えたリサーフ構造であり、導出領域を介して接合型電界効果半導体装置のドレインに接続され当該電界効果半導体装置の前記ゲート領域によって構成されるゲートに接合型電界効果半導体装置のゲートおよびソースが共に接続される電界効果半導体装置においてソース領域は開口する部位においてドレイン領域およびソース領域の離間間隔が他の部位よりも広く形成されている。 （もっと読む）

【課題】スイッチング損失を大きく増加させることなく、導通損失を低減し、電力損失の低減を図る。
【解決手段】半導体基板２０１の表面に、リサーフ領域２０２とベース領域２０６とが互いに隣接するように形成されている。ベース領域２０６上には、ゲート絶縁膜を介して、ゲート電極が形成されている。ベース領域２０６内には、エミッタ／ソース領域２０８が形成されている。リサーフ領域２０２内には、ベース領域２０６とは隔離してドレイン領域２１４が形成されている。リサーフ領域２０２内には、ベース領域２０６とは隔離してコレクタ領域２０９が、コレクタ領域２０９からエミッタ／ソース領域２０８までの距離がドレイン領域２１４からエミッタ／ソース領域２０８までの距離よりも短くなるように形勢されている。 （もっと読む）

【課題】ソース領域とドレイン領域との間に電圧が印加される際に、抵抗が増加するのを抑制することが可能な半導体装置を提供する。
【解決手段】このパワーＭＯＳＦＥＴ（半導体装置）１００は、ドレイン領域２と、ドレインドリフト領域３と、ドレインドリフト領域３を貫通してドレイン領域２まで達するように形成された溝部９と、溝部９内に設けられたドレイン領域２のドレイン引出部１０と、ドレインドリフト領域３上に形成された拡散領域７と、拡散領域７上に形成されたソース領域８と、ソース領域８および拡散領域７と側面が隣接するように形成された溝部４と、溝部４内に、ゲート絶縁膜５を介して形成されたゲート電極６と、溝部９内に、ゲート電極６とドレイン引出部１０との間を遮断するように設けられた導電層１２とを備える。 （もっと読む）

【課題】格子不整合の小さいエンハンスメント型特性を有する半導体装置を提供すること。
【解決手段】基板と、前記基板上に設けられた半導体層とを備え、前記半導体層は、前記基板上に設けられ、Ｇａ面成長した、組成Ａｌ_ｘＧａ_１−ｘＮ（０＜ｘ≦１）またはＩｎ_ｙＧａ_１−ｙＮ（０＜ｙ≦１）を有するバッファ層と、前記バッファ層上に設けられ、前記バッファ層の組成と異なる組成、Ｉｎ_{１−ｚ−ｔ}Ａｌ_ｚＧａ_ｔＮ（０＜ｚ≦１，０≦ｔ＜１）を有する障壁層と、を備えることを特徴とする半導体装置。 （もっと読む）

【課題】ノーマリオフ動作の半導体素子で、高耐圧と大電流の両立を図ったノーマリオフ型のIII族窒化物半導体を用いた電界効果トランジスタを提供する。
【解決手段】MOSFET２００は、基板２０１上に形成されたp型GaN層の半導体層２０３と、チャネル領域２０３ａ上にゲート酸化膜２０５を介して形成されたゲート電極２０８と、ソース電極２０６及びドレイン電極２０７とを備える。チャネル領域２０３ａの両側にコンタクト領域２１０,２１１が形成され、ゲート電極２０８とドレイン電極２０７の間にリサーフ領域２１２が形成されている。コンタクト領域２１０,２１１は、半導体層２０３にn型不純物をイオン注入法により注入して形成したn+型GaN層である。リサーフ領域２１２のシートキャリア濃度を1×10¹² cm^-2以上5×10¹³ cm^-2以下の範囲内に設定し、かつ、そのシート抵抗を100 Ω/sq.以上10 kΩ/sq.以下の範囲内に設定して高耐圧と大電流の両立を図る。 （もっと読む）

【課題】オフ動作時における耐圧を低下させることなくオン動作時における素子抵抗を低減する。
【解決手段】ｐ型半導体基板１の主表面上にはｎ^-層２が形成される。このｎ^-層２の表面にはｐ^-拡散領域５が形成される。このｐ^-拡散領域５の一方の端部に連なるようにｐ拡散領域６が形成される。ｐ^-拡散領域５内には、このｐ^-拡散領域５よりも高濃度のｐ型の不純物を含むｐ拡散領域２０が複数個形成される。ｐ^-拡散領域５と間隔をあけてｐ拡散領域３が形成される。このｐ拡散領域３とｐ^-拡散領域５の間に位置するｎ^-層２の表面上に酸化膜１０を介在してゲート電極９が形成される。ｐ拡散領域６の表面と接触してドレイン電極１２が形成される。また、ｐ拡散領域３と隣接してｎ拡散領域４が形成され、このｎ拡散領域４とｐ拡散領域３との双方の表面に接触してソース電極１１が形成される。 （もっと読む）

【課題】ドリフト領域に設けられたトレンチ内に抵抗性フィールドプレートを有し、トレンチ底部近傍の電界強度がトレンチ開口部近傍の電界強度に近く、高耐圧で駆動が可能であり、オン電圧の増加を抑制することができる安価な半導体装置を提供すること。
【解決手段】ｎドリフト領域３の表面層のｐボディ領域４およびｎバッファ領域７に挟まれた部分に設けられたトレンチ１１に、酸化膜１２を介して、抵抗性薄膜１３が設けられている。この抵抗性薄膜１３に、コレクタ（ドレイン）電極１７と、ゲート電極１６もしくはエミッタ（ソース）電極１５と、を接続させることで抵抗性フィールドプレートとする。これによって、トレンチ１１の開口部近傍の電界強度と、トレンチ１１の底部近傍の電界強度と、がほぼ同等となるため、ｎドリフト領域３の電流経路が短くなり、デバイスを高耐圧で駆動する場合にも、オン電圧の増加を抑制することができる。 （もっと読む）

【課題】高周波利得特性を向上させることができる電界効果トランジスタを得る。
【解決手段】基板１０上に形成された能動層と、能動層上に離間して形成されたソース電極１及びドレイン電極３と、ソース電極１とドレイン電極３との間に形成されたゲート電極２と、能動層上に形成された第１層間膜２１と、ゲート電極２と接続され、ゲート電極２とドレイン電極３との間の領域の、第１層間膜２１上に配設された第１ＦＰ電極５と、第１層間膜２１上に形成された第２層間膜２２と、ソース電極１と接続され、第１ＦＰ電極６とドレイン電極３との間の領域の、第２層間膜２２上に配設された第２ＦＰ電極６とを備えたものである。 （もっと読む）

【課題】ノーマリーオフ型であってゲートリーク電流が小さく、オン抵抗が低い窒化物半導体素子を提供する。
【解決手段】ＧａＮからなるチャネル層１、ＡｌＧａＮからなるバリア層２、ソース電極３、ドレイン電極４及びゲート電極５が設けられたＧａＮ−ＨＦＥＴにおいて、バリア層２の上面におけるソース電極３とゲート電極５との間の領域及びゲート電極５とドレイン電極４との間の領域を覆うように、Ｓｉを含むフィールド絶縁膜６を形成する。一方、ゲート電極５とバリア層２との間には、Ｓｉを含まないゲート絶縁膜７を形成する。 （もっと読む）

【課題】窒化物系化合物半導体層の上に絶縁膜を介してフィールドプレート電極を有し、それと電気的に接続され且つ窒化物系化合物半導体層とショットキー接触した電極を有する半導体装置において、高電圧動作時の抵抗値および漏れ電流を低減化する。
【解決手段】窒化物系化合物半導体層４上において、徐々に厚くなる傾斜部を有する絶縁膜８と、窒化物系化合物半導体層上から絶縁膜８の傾斜部上を延伸するように設けられ、窒化物系化合物半導体層４にショットキー接触する電極９とを有し、絶縁膜８の底面における電極９が設けられた側の端点Ａと、絶縁膜８の傾斜部上に形成された電極９の底面における端点Ｂとを結ぶ仮想線と窒化物系化合物半導体層４の上面との間の角度α１が１度以上４０度以下である半導体装置。
（もっと読む）

【課題】耐圧を向上させることができる半導体装置を得る。
【解決手段】フィールド酸化膜１９上にゲート電極２０と第１フィールドプレート２２ａ〜２２ｄ，２３が設けられている。ゲート電極２０及び第１フィールドプレート２２ａ〜２２ｄ，２３を絶縁膜２４が覆っている。絶縁膜２４上に高圧配線２８が設けられている。最もソース側に位置する第１フィールドプレート２２ａと高圧配線２８との間にシールド電極２９が設けられている。 （もっと読む）

【課題】ｎ型半導体層上のｐウェル領域に形成された横型ＭＯＳＦＥＴにおいて、低オン抵抗（Ｒｏｎ・Ａ）を実現する。
【解決手段】ｎオフセット領域９とｎ⁺ソース領域４との間にｐウェル領域３を分離してｎウェル領域２の表面露出部を設け、ｎオフセット領域９からｎ⁺ソース領域４迄の表面上にゲート電極７を設ける。この場合、ｎオフセット９とｎウェル領域２の両方を電流経路とすることができる。 （もっと読む）

本発明はトランジスタに関し、このトランジスタでは、フィールドプレートを用いて、重要な区域の活性領域（チャネル）の電界を弱める（制御する）ことにより、電界が素子に渡って均等に分布する。本発明の目的は、トランジスタとその製造方法を提供することであり、これにより活性領域の電界が均される（すなわち電界ピークが低くなる）ことであり、ここで素子はより安価におよびより簡単に製造できる。本発明による半導体素子は、基板（２０）であって、この上に半導体物質からなる少なくとも１つの層（２４、２６）を含む活性層構造が設けられた基板を備え、ここでこの活性層構造（２４、２６）の上にソースコンタクト（３０）とドレインコンタクト（２８）とが配置されており、そしてソースコンタクト（３０）とドレインコンタクト（２８）とは互いに離されており、そしてゲートコンタクト（３２）の少なくとも一部がソースコンタクト（３０）とドレインコンタクト（２８）の間の活性層構造（２４、２６）の上に配置されており、ここでゲートフィールドプレート（３４）はゲートコンタクト（３２）と電気的に接続されており、そしてここで、ここで追加的に少なくとも２つの分離したフィールドプレート（５０、５２、５４、５６、５８、６０）が活性層構造（２４、２６）の上にまたは直接パッシベーション層（３６）の上に配置される。
（もっと読む）

【課題】 トレンチ溝の周囲にオフセットドレイン領域を有する横型高耐圧トレンチＭＯＳＦＥＴを製造するため、トレンチ溝の周囲に最適な濃度の不純物を注入し、また幅の広いトレンチ溝内を酸化膜で埋めること。
【解決手段】 トレンチ溝２の周囲にオフセットドレイン領域３を形成するにあたり、トレンチ内面にドープドポリシリコン膜２４を形成し、ドライブおこないトレンチ溝の側面および底面に拡散する。その後、ドープドポリシリコン膜２４を熱酸化する。その後トレンチ溝内を酸化膜で埋めるにあたり、熱酸化によりトレンチ溝２内を酸化物４で埋めるか、熱酸化によりトレンチ溝内に酸化膜を生成して溝を狭めた後、残った溝を酸化物の堆積により埋める。あるいは、複数のトレンチ溝を形成し、それらの中を酸化物で埋めると共に、トレンチ間の基板部分を熱酸化して酸化膜に変える。 （もっと読む）

【課題】オフ動作時における耐圧を低下させることなくオン動作時における素子抵抗を低減する。
【解決手段】ｐ型半導体基板１の主表面上にはｎ^-層２が形成される。このｎ^-層２の表面にはｐ^-拡散領域５が形成される。このｐ^-拡散領域５の一方の端部に連なるようにｐ拡散領域６が形成される。ｐ^-拡散領域５内には、このｐ^-拡散領域５よりも高濃度のｐ型の不純物を含むｐ拡散領域２０が複数個形成される。ｐ^-拡散領域５と間隔をあけてｐ拡散領域３が形成される。このｐ拡散領域３とｐ^-拡散領域５の間に位置するｎ^-層２の表面上に酸化膜１０を介在してゲート電極９が形成される。ｐ拡散領域６の表面と接触してドレイン電極１２が形成される。また、ｐ拡散領域３と隣接してｎ拡散領域４が形成され、このｎ拡散領域４とｐ拡散領域３との双方の表面に接触してソース電極１１が形成される。 （もっと読む）

【課題】スイッチング電源装置に使われる高耐圧半導体スイッチング素子において、軽負荷時から重負荷までの全域にわたって損失を低減し、且つ、ＩＧＢＴ動作時のスイッチング損失を低減することを目的とする。
【解決手段】半導体スイッチング素子１において、半導体基板３０１内にはＮ型リサーフ領域３０２が設けられており、リサーフ領域３０２内にはＰ型コレクタ領域３０３ａとＮ型ドレイン領域３０６ｂとＮ型バッファ領域３１４とが設けられている。Ｎ型バッファ領域３１４は、Ｐ型コレクタ領域３０３ａの一部分から離隔した状態でその一部分を覆うように設けられている。Ｐ型コレクタ領域３０３ａの一部分は、コレクタ領域３０３ａのうちシリコン基板３０１の上面と面一である部分およびドレイン領域３０６ｂに接している部分以外の部分である。 （もっと読む）

【課題】オフ動作時における耐圧を低下させることなくオン動作時における素子抵抗を低減する。
【解決手段】ｐ型半導体基板１の主表面上にはｎ^-層２が形成される。このｎ^-層２の表面にはｐ^-拡散領域５が形成される。このｐ^-拡散領域５の一方の端部に連なるようにｐ拡散領域６が形成される。ｐ^-拡散領域５内には、このｐ^-拡散領域５よりも高濃度のｐ型の不純物を含むｐ拡散領域２０が複数個形成される。ｐ^-拡散領域５と間隔をあけてｐ拡散領域３が形成される。このｐ拡散領域３とｐ^-拡散領域５の間に位置するｎ^-層２の表面上に酸化膜１０を介在してゲート電極９が形成される。ｐ拡散領域６の表面と接触してドレイン電極１２が形成される。また、ｐ拡散領域３と隣接してｎ拡散領域４が形成され、このｎ拡散領域４とｐ拡散領域３との双方の表面に接触してソース電極１１が形成される。 （もっと読む）

【課題】安定してオン抵抗が低く、耐圧が高い半導体素子を提供する。
【解決手段】ＧａＮ−ＨＦＥＴ２１において、支持基板上にｐ型のＡｌ_ｘＧａ_１−ｘＮ（０≦ｘ＜１）からなるｐ−ＧａＮ層１と、ｎ型のＡｌ_ｙＧａ_１−ｙＮ（０＜ｙ＜１、ｘ＜ｙ）からなるｎ−ＡｌＧａＮ層２とを、結晶成長面を（１−１０１）面又は（１１−２０）面とするエピタキシャル成長により形成し、その上にソース電極３、ドレイン電極４及びゲート電極５を設ける。これにより、ｐ−ＧａＮ層１とｎ−ＡｌＧａＮ層２とのヘテロ界面１９の面方位は、（１−１０１）又は（１１−２０）となる。 （もっと読む）

【課題】軽負荷から重負荷までの全域にわたって損失を低減できる高耐圧半導体装置を提供する。
【解決手段】Ｐ型半導体基板２０１の表面部にＮ型リサーフ領域２０２及びリサーフ領域２０２と隣り合うＰ型ベース領域２０６が形成されている。ベース領域２０６内にリサーフ領域２０２とは離隔してＮ型エミッタ領域２０８が形成されている。エミッタ領域２０８とリサーフ領域２０２との間の部分のベース領域２０６を覆うようにゲート絶縁膜２０３が形成され、ゲート絶縁膜２０３上にはゲート電極２０７が形成されている。リサーフ領域２０２の表面部に、ベース領域２０６と電気的に接続するＰ型頂上半導体層２０５が形成されている。リサーフ領域２０２の表面部には頂上半導体層２０５と離隔してＰ型コレクタ領域２１５が形成されている。コレクタ領域２１５及び頂上半導体層２０５は実質的に同じ濃度を有すると共に実質的に同じ深さに位置する。 （もっと読む）