【課題】縦型トランジスタにおける上部拡散層の深さ方向のばらつきを低減することのできる半導体装置の製造方法を提供する。
【解決手段】本発明は表面が平坦なシリコン層からなる上部拡散層１１を形成しようとするものであり、具体的には、ファセットを有するシリコン層を選択的に過剰成長させた後、層間絶縁膜７表面に形成されたシリコン層をCMPで擦り切ってシリコン層の表面を平坦化する。シリコン層の成長は、シリコン層を単結晶シリコンで選択的にエピタキシャル成長させる。この場合、ファセットが生じるので、最も成長が遅いファセットが層間絶縁膜表面より上方に位置するまで充分過剰に成長させる。 （もっと読む）

【課題】本発明は、ＣＭＯＳ垂直置換ゲート（ＶＲＧ）トランジスタを提供する。
【解決手段】集積回路構造は平面に沿って形成された主表面を有する半導体領域及び表面中に形成された第１及び第２のソース／ドレインドープ領域を含む。絶縁トレンチが第１及び第２のソース／ドレイン領域間に形成される。第１のソース／ドレイン領域とは異なる伝導形のチャネルを形成する第３のドープ領域が、第１のソース／ドレイン領域上に配置される。第４のドープ領域が第２のソース／ドレイン領域上に形成され、第２のソース／ドレイン領域とは相対する伝導形をもち、チャネル領域を形成する。第５及び第６のソース／ドレイン領域が、それぞれ第３及び第４のドープ領域上に形成される。 （もっと読む）

【課題】ＳＯＩ構造のフラッシュメモリーの提供
【解決手段】
半導体基板１上にシリコン窒化膜２及びシリコン酸化膜３が選択的に設けられ、シリコン酸化膜３上には、選択的に横（水平）方向エピタキシャルＳｉ層５が設けられ、Ｓｉ層５の両側面には、それぞれ側面を接して横（水平）方向エピタキシャルＳｉ層６が設けられた構造からなる半導体層が素子分離領域のシリコン窒化膜４により絶縁分離されている。Ｓｉ層６の残りの周囲には第１のゲート酸化膜１０を介して包囲型フローティングゲート電極１１が設けられ、包囲型フローティングゲート電極１１の周囲には第２のゲート酸化膜１２を介して包囲型コントロールゲート電極１３（ワード線）が設けられ、Ｓｉ層５には概略ソースドレイン領域９が設けられている２重包囲型ゲート電極を有するＭＩＳ電界効果トランジスタより構成したフラッシュメモリー。 （もっと読む）

【課題】シリコンなどの基板上に形成した高品質な結晶を有する半導体装置を提供する。
【解決手段】実施形態によれば、ＧａＮを含む下地層と、窒化物半導体を含む機能部と、前記下地層と前記機能部との間に設けられ、ＡｌＮを含む層を含む中間層と、を備えた半導体装置が提供される。前記下地層のうちの前記中間層とは反対側の第１領域におけるシリコン原子の濃度は、前記下地層のうちの前記中間層の側の第２領域におけるシリコン原子の濃度よりも高く、前記下地層の前記中間層とは反対側の第１面は、複数の凹部を有する。 （もっと読む）

【課題】電子及び正孔の移動度を向上させたＳＯＩ構造のＣＭＯＳの提供
【解決手段】Ｓｉ基板１上にシリコン窒化膜２及びシリコン酸化膜３を介して貼り合わせられ、島状に絶縁分離されたＧｅ層８（第２の半導体層）が設けられ、このＧｅ層８に高濃度のソースドレイン領域（１４、１５）が形成されたＰチャネルのＭＩＳＦＥＴと、Ｓｉ基板１上にシリコン窒化膜２及び一部に空孔５を有するシリコン酸化膜３を介して、空孔５直上の歪みＳｉ層７を挟み、左右にＳｉＧｅ層６を有する構造からなるエピタキシャル半導体層（第１の半導体層）が島状に絶縁分離されて設けられ、歪みＳｉ層７には概略チャネル領域が形成され、ＳｉＧｅ層６には概略高濃度及び低濃度のソースドレイン領域（１０、１１、１２，１３）が形成されたＮチャネルのＭＩＳＦＥＴとから構成したＣＭＯＳ。 （もっと読む）

【課題】複合基板が有する複数の炭化珪素基板の間の隙間への異物の残留を防ぐことができる複合基板を提供する。
【解決手段】第１の炭化珪素基板１１は、支持部３０に接合された第１の裏面Ｂ１と、第１の裏面Ｂ１に対向する第１の表面Ｔ１と、第１の裏面Ｂ１および第１の表面Ｔ１をつなぐ第１の側面Ｓ１とを有する。第２の炭化珪素基板１２は、支持部３０に接合された第２の裏面Ｂ２と、第２の裏面Ｂ２に対向する第２の表面Ｔ２と、第２の裏面Ｂ２および第２の表面Ｔ２をつなぎ、第１の側面Ｓ１との間に隙間ＧＰを形成する第２の側面Ｓ２とを有する。閉塞部２１は隙間ＧＰを閉塞している。 （もっと読む）

【課題】炭化珪素基板を有する複合基板を用いた半導体装置の製造工程において、炭化珪素基板の間の隙間に起因した工程変動を抑制する。
【解決手段】支持部３０と第１および第２の炭化珪素基板１１、１２とを有する接合基板が準備される。第１の炭化珪素基板１１は、支持部３０に接合された第１の裏面と、第１の裏面に対向する第１の表面と、第１の裏面および第１の表面をつなぐ第１の側面とを有する。第２の炭化珪素基板１２は、支持部３０に接合された第２の裏面と、第２の裏面に対向する第２の表面と、第２の裏面および第２の表面をつなぎ、第１の側面との間に隙間を形成する第２の側面とを有する。隙間を充填する充填部４０が形成される。次に第１および第２の表面が研磨される。次に充填部４０が除去される。次に隙間を閉塞する閉塞部が形成される。 （もっと読む）

【課題】複合基板を用いた半導体装置の製造において単結晶炭化珪素基板の間の隙間に起因した工程変動を抑制する。
【解決手段】第１の単結晶炭化珪素基板１１の第１の辺Ｓ１と、第２の単結晶炭化珪素基板１２の第２の辺Ｓ２とが直線状に並ぶように、第１の単結晶炭化珪素基板１１の第１の頂点Ｐ１と、第２の単結晶炭化珪素基板１２の第２の頂点Ｐ２とが互いに突き合わされている。また第１の辺の少なくとも一部と、第２の辺の少なくとも一部とが、第３の単結晶炭化珪素基板１３の第３の辺Ｓ３に突き合わされている。 （もっと読む）

【課題】シリコン薄膜の製造方法、シリコン薄膜太陽電池の製造方法、シリコン薄膜を提供する。
【解決手段】シリコン基板３２上にシリコン結晶１２の原料ガス２８に対して前記シリコン結晶１２の成長が不活性な不活性層３８を選択的に形成することにより前記シリコン基板３２の露出面３４と前記不活性層３８による不活性面３６を形成し、前記原料ガス２８のうち前記シリコン基板３２における表面分解反応が支配的な性質を有する原料ガス２８を前記シリコン基板３２に供給して前記シリコン結晶１２を前記露出面３４から成長させ前記シリコン結晶１２が前記シリコン基板を覆う態様でシリコン薄膜１０を製造する方法であって、前記露出面３４の幅を０．００１μｍから１μｍの範囲で形成することにより、前記シリコン薄膜１０を前記シリコン基板３２から剥離可能な状態で形成することを特徴とする。 （もっと読む）

【課題】トレンチ型金属酸化膜半導体電界効果トランジスタ(MOSFET)が上方向に作製され得る方法を提供すること。
【解決手段】トレンチボトムドーピング(TBD)プロセスおよび/またはトレンチボトム酸化物(TBO)プロセスが、基板および第1のエピタキシャル(エピ)層の形成後に実行され得る。ポリによる封止が、合併型エピタキシャル横方向過成長(MELO)ステップで形成される第2のエピ層の質および純度を改善するために、TBO層の形成後およびMELOステップの前に実行され得る。終点モードを用いたプラズマドライエッチングが、トレンチの深さの均一性を改善するためにTBO層の位置にしたがって実行され得る。 （もっと読む）

【課題】 歩留まりが大幅に改善された半導体ウェハの製造方法を提供する。
【解決手段】 本発明の半導体ウェハの製造方法は、基板３０１上の一部にストライプ状の保護膜３０２を形成する保護膜形成工程と、前記保護膜形成工程後、前記基板３０１上における前記保護膜３０２形成部位以外の部位に半導体結晶を成長させて半導体層を形成する半導体層形成工程とを含み、前記基板３０１として、前記保護膜３０２の長さ方向と平行な方向のオフ角θｐの絶対値｜θｐ｜が、前記保護膜３０２の長さ方向と直交する方向のオフ角θｏの絶対値｜θｏ｜よりも小さく、且つ、｜θｐ｜≦０．２°を満たすものを用いることを特徴とする。 （もっと読む）

【課題】横方向延伸を減少し、素子サイズを小さくすることができる半導体装置を提供する。
【解決手段】半導体基板上に延伸し、ＳＴＩ領域を間に有する第１および第２のフィンを形成する。ＳＴＩ領域の上面と第１および第２のフィンの上面の間の寸法を第１の高さとし、ＳＴＩ領域の第１と第２のフィンとの間の間隙内に誘電材料を堆積し、ＳＴＩ領域の上面上に上面を有して、誘電材料の上面と第１および第２のフィンの上面との寸法を第２の高さとし、第２の高さは、第１の高さより低くなるように誘電材料を堆積した後、第１および第２のフィン上でそれぞれ誘電体の上方に、第１および第２のフィン延伸をエピタキシャル成長で形成する。 （もっと読む）

【課題】異種基板上に高品質半導体結晶からなる島状のＧａＮ系半導体層を基板の湾曲を抑えて成長させることができ、しかもＧａＮ系半導体層が極めて厚くてもクラックなどの発生を抑えることができ、大面積の半導体素子を容易に実現することができる半導体素子およびその製造方法を提供する。
【解決手段】半導体素子は、ＧａＮ系半導体と異なる物質からなる基板１１と、基板１１上に直接または間接的に設けられ、一つまたは複数のストライプ状の開口１２ａを有する成長マスク１２と、成長マスク１２を用いて基板１１上に（０００１）面方位に成長された一つまたは複数の島状のＧａＮ系半導体層１３とを有する。成長マスク１２のストライプ状の開口１２ａはＧａＮ系半導体層１３の〈１−１００〉方向に平行な方向に延在している。 （もっと読む）

非極性または半極性の（Ｇａ、Ａｌ、Ｉｎ、Ｂ）Ｎ基板上の（Ｇａ、Ａｌ、Ｉｎ、Ｂ）Ｎ薄膜の成長形態を改良する方法であって、（Ｇａ、Ａｌ、Ｉｎ、Ｂ）Ｎ薄膜は、非極性または半極性の（Ｇａ、Ａｌ、Ｉｎ、Ｂ）Ｎ基板あるいはテンプレート上に直接成長させられ、成長の際に使用されるキャリアガスの一部は、不活性ガスから構成される。非極性または半極性の窒化物ＬＥＤおよびダイオードレーザは、本発明によって成長させられる平滑（Ｇａ、Ａｌ、Ｉｎ、Ｂ）Ｎ薄膜上に成長させられてもよい。
（もっと読む）

【課題】部分的に絶縁膜が形成されているシリコン基板上を単結晶で覆うことができる半導体装置の製造方法及び基板処理装置を提供する。
【解決手段】部分的に絶縁膜が形成されたＳｉ基板１０上に、ａ−Ｓｉ膜１４を成膜する（図１（ｂ））。このＳｉ基板１０を熱処理すると、基板のＳｉ結晶を種としてａ−Ｓｉが固相Ｅｐｉ化される（図１（ｃ））。基板の厚さ方向に対して充分にＥｐｉ結晶化された範囲を保護するようにレジスト膜１８を形成し（図１（ｄ））、エッチング処理を行い（図１（ｅ））、その後、アッシング処理によってレジスト膜１８を剥離し、このＳｉ基板１０上に再度ａ−Ｓｉ膜を成膜する（図１（ｆ））。再度、上記熱処理を行うことで、ａ−Ｓｉが固相Ｅｐｉ化される（図１（ｇ））。 （もっと読む）

【課題】横方向固相エピタキシャル成長法において単結晶膜成膜工程に要する時間を短縮し、半導体装置の製造を短時間で行う。
【解決手段】単結晶シリコン部４０３及び絶縁膜４０１が表面において露出したウエハ２００を、構成元素としてＳｉを含むガスの雰囲気中に曝露し、単結晶シリコン部４０３及び絶縁膜４０１の上にアモルファスのシリコン膜４０２を成膜する成膜工程と、成膜工程後に、シリコン膜４０２を加熱して、単結晶シリコン部４０３を基にしてシリコン膜４０２を単結晶化させる加熱工程と、加熱工程後に、ウエハ２００を構成元素としてＳｉを含むガス及び構成元素としてＣｌを含むガスの混合雰囲気中に曝露し、単結晶化した部分を残留させつつ、単結晶化しなかった部分を除去する選択成長工程と、を含む半導体装置の製造方法であって、ウエハ２００に対して、成膜工程、加熱工程及び選択成長工程を繰り返す。 （もっと読む）

【課題】結晶欠陥が少なく結晶性の高い単結晶シリコン層が絶縁膜上に形成されてなる半導体装置の製造方法及び半導体装置を得るという課題があった。
【解決手段】基板１の一面１ａに絶縁膜２を形成する工程と、絶縁膜２を開口して基板１を露出させる穴２ｃを形成する工程と、穴２ｃの内壁面を覆うように結晶成長補助膜３を形成する工程と、穴２ｃを充填するとともに、絶縁膜２の前記基板と反対側の面２ａを覆うように非結晶シリコン層を形成する工程と、前記非結晶シリコン層を、レーザーアニール法により単結晶シリコン層５とする工程と、を有する半導体装置１０１の製造方法を用いることにより、上記課題を解決できる。 （もっと読む）

【課題】半導体部材が単結晶の半導体材料からなり、特性が良好な半導体装置及びその製造方法を提供する。
【解決手段】単結晶のシリコンからなるシリコン基板１１上に絶縁膜１２を形成し、絶縁膜１２に開口部１２ａを形成し、絶縁膜１２上に開口部１２ａを介してシリコン基板１１と接触するようにアモルファスシリコン膜を形成し、このアモルファスシリコン膜をシリコン基板１１を起点として固相エピタキシャル成長させて、その後パターニングする。これにより、開口部１２ａの直上域から外れた領域の一部に、単結晶のシリコンからなるシード層を形成する。次に、このシード層を覆うようにアモルファスシリコン膜を堆積させ、このアモルファスシリコン膜をシード層を起点として固相エピタキシャル成長させて、単結晶シリコン膜を形成する。そして、この単結晶シリコン膜をパターニングすることにより、シリコンピラー３３を形成する。 （もっと読む）

【課題】トレンチ形成工程を有する半導体装置の製造方法において、マスク酸化膜を残したまま、トレンチ内に結晶性の高いエピタキシャル層を埋め込むこと。
【解決手段】ｎ型シリコン基板の表面にｎ型半導体２２を形成し、ｎ型半導体２２の表面にマスク酸化膜２３およびマスク窒化膜２４（マスク積層膜）を形成する。次いで、フォトリソグラフィおよびエッチングによりマスク積層膜を開口し、シリコン基板にトレンチを形成する。次いで、残されたマスク積層膜の幅を狭くして、ｎ型半導体２２の、トレンチ２５の開口端付近の部分を露出する（第２の露出部）。この状態で、トレンチ内をｐ型半導体２７で埋め込むことで、マスク積層膜の表面にｐ型半導体２７が覆い被さるのを防ぐ。また、ｎ型半導体２２の第２の露出部からもｐ型半導体２７が成長するので、ｐ型半導体２７の表面にＶ字状の溝が形成されるのを防ぐ。 （もっと読む）

【課題】基板のＡｌＧａＮが露出した最表面上にＩＩＩ−Ｖ族窒化物半導体結晶を成長させるのに適したＩＩＩ−Ｖ族窒化物半導体結晶の製造方法およびその方法を用いたＩＩＩ−Ｖ族窒化物半導体レーザ素子の製造方法を提供する。
【解決手段】水素と窒素とアンモニアとを含み水素の体積比率が水素の体積と窒素の体積との合計体積の０．２以下であるガス雰囲気または窒素とアンモニアとを含み水素を含まないガス雰囲気においてＡｌＧａＮが最表面に露出した基板を９００℃以上に加熱する加熱工程と、加熱工程後に基板の最表面上にＩＩＩ−Ｖ族窒化物半導体結晶を成長させる結晶成長工程とを含むＩＩＩ−Ｖ族窒化物半導体結晶の製造方法とその方法を用いたＩＩＩ−Ｖ族窒化物半導体レーザ素子の製造方法である。 （もっと読む）