高品質の窒化物半導体結晶層を得ることができる窒化物半導体成長用基板を提供する。本発明の一実施形態に係る、サファイア基板（１）上に窒化物半導体層を成長させるための窒化物半導体成長用基板は、サファイア基板（１）上に別途に設けたＡｌ_２Ｏ_３層（２）と、第１の層であるＡｌＯＮ層（３）と、第２の層であるＡｌＮ層（４）とを備える。第１の層および第２の層については、ＡｌＯＮ層（３）とＡｌＮ層（４）との順序でＡｌ_２Ｏ_３層（２）上に積層させる。
（もっと読む）

【課題】 表面が平坦で欠陥が少ない歪Ｓｉ−ＳＯＩ基板およびその製造方法を提供する。
【解決手段】 Ｓｉ層１３と埋め込み酸化膜１２とを有するＳＯＩ基板１０に、ＳｉＧｅ混晶層１４を成長する工程と、ＳｉＧｅ混晶層１４の表面に保護膜１５，１６を形成する工程と、Ｓｉ層１３と埋め込み酸化膜１２界面近傍に軽元素をイオン注入する工程と、４００〜１０００℃での熱処理を行う第１熱処理工程と、１０５０℃以上で酸化雰囲気の熱処理を行う第２熱処理工程と、１０５０℃以上で不活性雰囲気の熱処理をおこなう第３熱処理工程と、表面のＳｉ酸化膜１８を除去する工程と、歪Ｓｉ層１９を形成する工程と、を有する。 （もっと読む）

【課題】 ＳＯＩ基板を用いることなく、絶縁体上に形成される半導体層の面積を拡大する。
【解決手段】 開口部７を介して空洞部９内の半導体基板１および第２半導体層３の熱酸化を行うことにより、半導体基板１と第２半導体層３との間の空洞部９に埋め込み絶縁膜１０を形成した後、ソース／ドレイン層２５ａ、２５ｂの表面に露出している埋め込み絶縁膜１０、１３および第２半導体層３をパターニングすることにより、開口部７の周囲のソース／ドレイン層２５ａ、２５ｂの側壁を露出させるコンタクトホール２６を形成し、コンタクトホール２６を介してソース／ドレイン層２５ａ、２５ｂにそれぞれ接続された配線層２７ａ、２７ｂを形成する。 （もっと読む）

半導体材料から選ばれた材料を含む有用層を除去した後にドナーウェハ（１０）をリサイクル方法であって、ドナーウェハ（１０）は基板（１）と多層構造（Ｉ）とを順次に備え、除去前の多層構造（Ｉ）は除去すべき有用層を備え、そのプロセスは除去が行われた側での物質除去を含み、物質除去の後に多層構造（Ｉ’）の少なくとも部分が残り、このバッファ構造（Ｉ’）の少なくとも部分は除去することができる別の有用層を１つ以上含み、有用層を再形成する補足的段階をともなわないことを特徴とする。本書はまた：本発明による少なくとも１つのリサイクル可能ドナーウェハ（１０）から薄層を除去する方法、本発明によるリサイクル可能ドナーウェハ（１０）に関する。
（もっと読む）

窒化物系半導体素子を形成するためにｐ型不純物がドープされ且つ十分な導電性を有するｐ型シリコン基板（１）を用意する。シリコン基板（１）の上に、ＡｌＮから成る第１のバッファ層（１１）、ｎ−ＩｎＧａＮから成る第２のバッファ層（１２）、ｎ−ＧａＮから成るｎ型窒化物半導体層（１３）、活性層（１４）、及びｐ−ＧａＮから成るｐ型窒化物半導体層（１５）を順次にエピタキシャル成長させる。エピタキシャル成長時の加熱処理によって第１の層（１１）のＡｌ、第２の層１２のＧａ及びＩｎがｐ型シリコン基板（１）に拡散してｐ型シリコン基板（１）とバッファ層（１１）との間に合金層（２）が形成される。Ａｌ，Ｇａ，Ｉｎは合金層（２）に隣接するｐ型シリコン基板（１）の内部にも拡散するが、Ａｌ，Ｇａ，Ｉｎはシリコンに対してｐ型不純物として機能し且つシリコン基板（１）がｐ型であるので、シリコン基板（１）中にｐｎ接合が形成されない。この結果、窒化物系半導体素子の駆動電圧が低くなる。
（もっと読む）

【課題】一方でドナーウェハ上の極めて厚いシリコン−ゲルマニウム層のコストのかかる析出を必要とせず、他方でハンドルウェハ上に薄い層を移設した後にわずかな表面粗さが生じる、ｓＳＯＩ基板又はＳＧＯＩ基板を製造するための有効な方法を提供する。
【解決手段】単結晶シリコンウェハと、その表面上に存在する、シリコン及びゲルマニウムを含有する緩和された単結晶層（この場合、前記層の表面のゲルマニウム含有量は１０質量％〜１００質量％の範囲内にある）と、及び前記表面の下に周期的に配置された中空室の層とを有する半導体基板 （もっと読む）

【目的】エピタキシャル成長面の凹凸が小さく、良好な特性を有し、生産性に優れた半導体エピタキシャル基板を提供する。
【構成】基板の結晶学的面方位が、１つの｛１００｝面の結晶学的面方位から傾いており、その傾きの大きさが0.05°以上0.6°以下である単結晶砒化ガリウム基板上にエピタキシャル成長により結晶が形成されており、エピタキシャル結晶の少なくとも一部がＩｎ_x Ｇａ_(1-x) Ａｓ結晶（ただし０＜ｘ＜１）であり、かつエピタキシャル成長が熱分解気相成長方法によって行われることを特徴とする半導体エピタキシャル基板。 （もっと読む）

【課題】 炭素ドープシリコンベースの膜の熱的安定性を引っ張り応力と圧縮応力との両方を用いて様々な半導体用途において使用するために改善すること。
【解決手段】 層はＳｉ_{１−ｘ−ｙ}Ｇｅ_ｘＣ_ｙを含み、層内の炭素は安定した状態にあり、半導体デバイス内の層を提供する方法は、シリコン基板（１２）を準備することと、ＳｉＧｅＣ前駆物質を準備することと、前駆物質からシリコン基板上にＳｉ_{１−ｘ−ｙ}Ｇｅ_ｘＣ_ｙ層（１４）を形成することと、Ｓｉ_{１−ｘ−ｙ}Ｇｅ_ｘＣ_ｙ層上に最上位シリコン層（１６）を形成することと、半導体デバイスを完成することとを包含する。 （もっと読む）

【課題】異種基板を剥離する工程を含む窒化物半導体ウエハ又は窒化物半導体素子の製造方法において、異種基板剥離時の窒化物半導体層の破断を抑制する方法を提供する。
【解決手段】窒化物半導体と異なる異種基板１６上に成長された窒化物半導体層１８から、前記異種基板１６−窒化物半導体層１８界面に酸又はアルカリであるエッチング溶液を供給しながら、異種基板１６側から前記窒化物半導体層１８のバンドギャップ波長よりも短波長のレーザ光を照射することによって異種基板１６の剥離を行う。 （もっと読む）

【課題】 シリコンおよびシリコンデバイスをプラスチック基板上に好適に製造する方法を提供する。
【解決手段】 シリコン−オン−プラスチック層を層移転から製造する方法は、シリコン基板（１２）上にＳｉ_ＸＧｅ_{（１−Ｘ）}（０≦ｘ≦１）層（１４）を堆積すること、シリコン層（２２）を堆積すること、シリコン基板に水素イオンを注入すること、ガラス基板（３４）をシリコン層（２２）に結合すること、ウェハを分割すること、シリコン層（２２）とＳｉＧｅ層（１４）の一部分とを除去すること、シリコン−オン−グラス・ウェハのシリコン側に誘電体を堆積すること、接着剤を供給し、該ウェハのシリコン側にプラスチック基板を結合すること、結合した該ウェハのガラス側からガラス（３４）を除去し、シリコン−オン−プラスチック・ウェハを形成することを包含する。本発明の方法の最後の数ステップを繰り返すことによって多層構造が製造され得る。 （もっと読む）

【課題】 緩和ＳｉＧｅ合金層において、積層欠陥およびマイクロツイン等の平面欠陥の形成を抑えるための方法を提供すること。
【解決手段】 平面欠陥密度を低下させた、実質的に緩和したＳｉＧｅ合金層を製造する方法を開示する。本発明の方法は、Ｓｉ含有基板の表面上に歪みＧｅ含有層を形成するステップと、Ｇｅ含有層／Ｓｉ含有基板の界面にまたは界面の下にイオンを注入するステップと、加熱を行って、平面欠陥密度が低下した、実質的に緩和したＳｉＧｅ合金層を形成するステップと、を含む。また、平面欠陥密度が低下したＳｉＧｅ層を有する実質的に緩和したＳｉＧｅ−オン−インシュレータおよびこれを含むヘテロ構造も提供する。 （もっと読む）

【課題】 ＣＭＯＳにおいてホールおよび電子の移動度を向上させる方法を提供する。
【解決手段】 キャリアを伝導させるための構造およびこれを形成するための方法を記載する。これは、 ＜１１０＞において上面を有するＳｉまたはＳｉＧｅの単結晶基板と、この基板とはＧｅ濃度が異なるＳｉＧｅの擬似格子整合またはエピタキシャル層と、を含み、これによって擬似格子整合層に歪みがかかっている。半導体エピタキシャル層を形成するための方法を記述する。これは、急速熱化学的気相堆積（ＲＴＣＶＤ）ツールにおいて擬似格子整合またはエピタキシャル層を形成するステップを含み、ツール内の温度を約６００℃まで上昇させ、Ｓｉ含有ガスおよびＧｅ含有ガスの双方を導入する。エピタキシャル堆積のために基板を化学的に準備するための方法を記述する。これは、基板を、オゾン、希薄ＨＦ、脱イオン化水、ＨＣｌ酸および脱イオン化水を含む一連の槽にそれぞれ浸漬し、その後、基板を不活性雰囲気において乾燥させて、不純物のない、ＲＭＳ粗さが約０．１ｎｍ未満の基板表面を得る。 （もっと読む）

本発明は、サファイヤ基板上にＳｉ_ａＣ_ｂＮ_ｃ
（ｃ，ｂ＞０，ａ≧０）の組成からなる第１層を形成する第１段階と、Ｓｉ_ａＣ_ｂＮ_ｃ
（ｃ，ｂ＞０，ａ≧０）の組成からなる第１層の上にＧａＮ成分を含む窒化膜を形成する第２段階と、を含むことを特徴とするＧａＮ系窒化膜の形成方法に関する。
（もっと読む）

【課題】 ＳｉＧｅ厚さとＧｅ比とひずみ緩和との相互依存を切り離すために格子工学が使用される、ＳｉＧｅオン・インシュレータ（ＳＧＯＩ）基板を製作する方法を提供することにある。
【解決手段】 この方法は、選択された平面内格子定数と、選択された厚さパラメータと、選択されたＧｅ含有量パラメータとを有するＳｉＧｅ合金層を有するＳｉＧｅオン・インシュレータ（ＳＧＯＩ）基板材料を提供するステップであって、選択された平面内格子定数が一定値を有し、他のパラメータ、すなわち、厚さまたはＧｅ含有量の一方または両方が調整可能な値を有するステップと、選択された平面内格子定数を維持しながら、他のパラメータの一方または両方を最終選択値に調整するステップとを含む。この調整は、どのパラメータが固定され、どのパラメータが調整可能であるかに応じて、薄型化プロセスまたは熱希釈プロセスのいずれかを使用して達成される。 （もっと読む）

【課題】 コストが低く歩留まりの高い、引っ張り歪みＳＯＩ層を形成するための方法および引っ張り歪みＳＯＩ層の構造を提供する。
【解決手段】 歪みＳｉベースの層を製造するための方法、この層に製造されるデバイス、ならびに、かかる層およびデバイスを含む電子システムを開示する。この方法は、基板上にＳｉＧｅ層をエピタキシャル成長させるステップと、このＳｉＧｅ層において様々なＧｅ濃度を生成するステップを含む。ＳｉＧｅ層内のＧｅ濃度は、Ｇｅ濃度が突然かつ著しく増大する固有のＧｅオーバーシュート・ゾーンを含む。ＳｉＧｅ層上に、Ｓｉベースの層をエピタキシャル堆積させ、これによって引っ張り歪みが与えられる。また、典型的にＳｉまたはＳｉＧｅである歪みＳｉベースの層を、異なるバルク基板または絶縁体に転写可能であることも開示される。 （もっと読む）