【課題】ARTおよびELOを用いて、格子不整合材料などを含む基板上に、太陽電池などのデバイスを形成する方法および構造を提供する。
【解決手段】構造を形成する方法であって、第１の半導体材料を含む基板上に配置されたマスク層に第１開口を形成するステップ、第１開口内に、第１の半導体材料と格子不整合の第２の半導体材料を含み、マスク層の上面上に延伸する十分な厚さを有する第１の膜層を形成するステップ、および第１の膜層上、かつマスク層の少なくとも一部の上に第２の半導体材料を含む第２の膜層を形成するステップ、第１の膜層の縦方向成長速度は、第１の膜層の横方向成長速度より大きく、第２の膜層の横方向成長速度は、第２の膜層の縦方向成長速度より大きい方法。 （もっと読む）

【課題】 ガラスやプラスチックなどの単結晶でない基体上に単結晶半導体薄膜を形成することで、任意の基体上に十分に動作速度の速いトランジスタを作製することを可能とする。また、それにより任意の基体上に集積回路を形成することを可能にする。
【解決手段】 基体上に基体全面に渡って結晶方位が揃った配向中間層を形成し、その上にアモルファス状態もしくは多結晶状態の半導体薄膜を形成し、その半導体薄膜を適切な条件でアニールすることによって、基体全面に渡って結晶方位が揃った半導体薄膜を形成する。 （もっと読む）

【課題】幅広い用途に対応することができ、製造コストが低く、大面積化が可能な半導体素子、半導体素子の製造方法、発光素子及び電子素子を提供すること。
【解決手段】半導体素子の基板が金属を主成分とするので、大面積の単結晶基板を安価に得ることができる。しかも、金属にはフレキシブル性があるため、例えば基板を曲げて使用することが可能である。これにより、スペースに応じて曲げて使用するなどの幅広い用途に対応することができ、製造コストが低く、大面積化が可能な半導体素子を得ることができる。 （もっと読む）

【課題】ＩＩＩ族窒化物半導体の結晶層の結晶性を向上できる半導体基板の製造方法を提供する。
【解決手段】本発明の第１側面に係る半導体基板の製造方法は、下地基板の上にクロム層を５０℃以上の温度で成膜するクロム層成膜工程と、前記クロム層を窒化してクロム窒化物膜にする窒化工程とを備えたことを特徴とする。 （もっと読む）

【課題】半導体基板の製造コストを低減できる半導体基板の製造方法を提供する。
【解決手段】本発明の第１側面に係る半導体基板の製造方法は、Ｃｒで形成された下地基板を準備する準備工程と、前記下地基板の（１１０）面を窒化してクロム窒化物層の（１１１）面を形成させる窒化工程とを備えたことを特徴とする。 （もっと読む）

【課題】ＩＩＩ族窒化物半導体の結晶層の結晶性を向上できる半導体基板の製造方法及び半導体基板を提供する。
【解決手段】本発明の第１側面に係る半導体基板の製造方法は、下地基板の上にクロム層を７ｎｍ以上４５ｎｍ未満の平均層厚で成膜するクロム層成膜工程と、前記クロム層を１０００℃以上の温度で窒化してクロム窒化物膜にする窒化工程とを備えたことを特徴とする。 （もっと読む）

【課題】単結晶基材の上にＡｌＮ系III族窒化物からなる単結晶層を形成した積層体から単結晶基材を除去して、自立基板を得る方法を提供する。
【解決手段】単結晶サファイア基材１ａの上にＡｌＮ系III族窒化物エピタキシャル膜からなる成長用下地層１ｂを設けた基板１の上に、ＡｌＮ系III族窒化物からなる単結晶層２を形成した積層体３を、基材１ａのみが基材１ａを構成する単結晶サファイアに対する酸化能を有さない非酸化雰囲気に曝される状態で、１４００℃以上の温度に加熱することで、基材１ａの熱分解を生じさせ、掃拭や吸引などによって除去容易な物質を生成させる。単結晶層２側は加熱によって転位が低減するので、ＡｌＮ系III族窒化物単結晶からなる結晶品質の優れた自立基板を得ることができる。 （もっと読む）

【課題】
埋め込み絶縁（BOX）膜の薄い完全空乏型シリコンオンインシュレータ(FDSOI)型トランジスタで、トランジスタの性能向上を図る歪印加手法の効果の増大を図る。
【解決手段】
極薄のSOI構造６を有するFDSOI型トランジスタで、極薄のBOX層４の裏側５に応力発生領域を設けてチャネル形成部分に歪を印加する。応力発生領域は、BOX裏側の所望の領域をイオン注入により非晶質化させ、しかる後に応力印加膜３を形成した状態において熱処理再結晶化を行うことにより、応力印加膜３からの応力をチャネル形成部分に転写させることで形成する。 （もっと読む）

【課題】結晶性が良好なエピタキシャル成長層を得ることを可能にする。
【解決手段】結晶性を有する半導体層２と、半導体層上に設けられた第１絶縁膜４と、第１絶縁膜に設けられた、半導体層に通じる第１開口４ａを介して第１絶縁膜上に形成された第１エピタキシャル成長層２０と、第１エピタキシャル成長層上に設けられた第２絶縁膜２２と、第２絶縁膜に設けられた、第１エピタキシャル成長層に通じる第２開口２２ａを介して第２絶縁膜上に形成された第２エピタキシャル成長層２４と、を備えたことを特徴とする。 （もっと読む）

【課題】移動度の向上を図ることを可能にする。
【解決手段】半導体基板上に、半導体基板と面間隔の異なる結晶質である金属酸化物からなる金属酸化膜を少なくとも含む第１の絶縁膜を形成する工程、その後、第１の絶縁膜に含まれる金属酸化膜の一部の領域の酸素組成比を変調させることにより導電性を変化させる工程とを含む。 （もっと読む）

【課題】高配向性シリコン薄膜の形成方法、３次元半導体素子の製造方法及び３次元半導体素子を提供する。
【解決手段】基板上に一定の方向に配向された高配向性ＡｌＮ薄膜を形成する段階と、高配向性ＡｌＮ薄膜を酸化させ、ＡｌＮ薄膜の表面に、高配向性Ａｌ_２Ｏ_３層を形成する段階と、高配向性Ａｌ_２Ｏ_３層上に、シリコン薄膜を成長させる段階とを含むことを特徴とする高配向性シリコン薄膜を形成する方法である。 （もっと読む）

【課題】ガリウム酸化物基板を用い、このガリウム酸化物基板上に窒化物半導体を成長させるのに好ましいバッファ層として、（０００１）の面方位以外の面方位に形成した窒化物半導体成長基板及びその製造方法を提供する。
【解決手段】ガリウム酸化物基板と、ガリウム酸化物基板上に６００℃以下の成長温度条件で、水素キャリアにより所定の面方位に形成された窒化物半導体のバッファ層とを有する窒化物半導体成長基板とする。これにより、バッファ層の上に成長させた窒化物半導体は分極が小さく、あるいは、分極なしに形成できるので、発光効率の高い発光素子を形成するのに適した窒化物半導体成長基板及びその製造方法が可能となる。 （もっと読む）

【課題】 歪みＳｉ層を得るための下地であるＳＧＯＩ基板の形成において、貫通転位密度を低減する。
【解決手段】 半導体装置の製造方法において、埋め込み酸化膜１２上にＳｉＧｅ層２１が形成された基板を用意し、この基板を第１の温度以下で熱処理し、ＳｉＧｅ層２１の表面に保護用酸化膜２３を形成し、次いで保護用酸化膜２３が形成された基板を、非酸化性雰囲気下で第１の温度よりも高い第２の温度まで昇温し、次いで昇温された基板を酸化性雰囲気下で第２の温度以上で熱処理することにより、ＳｉＧｅ層２１を酸化すると共に該ＳｉＧｅ層２１を薄層化してＧｅ濃度を高め、Ｇｅ濃度が高められたＳｉＧｅ層２４を形成する。 （もっと読む）

【課題】特性を十分に向上することができる半導体装置およびその製造方法を提供する。
【解決手段】ＭＯＳＦＥＴ３０は、ＳｉＣ膜１１を備えている。ＳｉＣ膜１１はその表面にファセット形成層１１ａを有しており、ファセット形成層１１ａのファセットの一周期の長さＰ１は１００ｎｍ以上であり、ファセット形成層１１ａをチャネル１６としている。また、ＭＯＳＦＥＴ３０の製造方法は、ＳｉＣ膜１１を形成する工程と、ＳｉＣ膜１１の表面にＳｉを供給した状態で、ＳｉＣ膜１１を熱処理する熱処理工程と、熱処理工程によってＳｉＣ膜１１の表面に得られたファセットをチャネル１６とする工程とを備えている。 （もっと読む）

【課題】歪みシリコン層における貫通転位密度の一層の低減化を図る歪みシリコンウェーハを提供する。
【解決手段】単結晶シリコン基板上に格子不整合性のあるエピタキシャル層と歪みＳｉ層の構造を有し、前記シリコン基板の結晶表面が面方位（１００）面から結晶方位＜１００＞方向および＜０−１０＞方向に対して０．０１°〜０．０５°傾斜したオフカット面を用いる。 （もっと読む）

【課題】歪みシリコン層における貫通転位密度の一層の低減化を図る歪みシリコンウェーハを提供する。
【解決手段】単結晶シリコン基板上に格子不整合性のあるエピタキシャル層と歪みＳｉ層の構造を有し、前記シリコン基板の結晶表面が面方位（１００）面から結晶方位＜１００＞方向および＜０−１０＞方向に対して０．２°〜１°傾斜したオフカット面を用いる。 （もっと読む）

【課題】逆方向耐圧を向上可能な構造を有するIII族窒化物半導体素子を提供する。
【解決手段】ショットキダイオード１１で窒化ガリウム支持基体１３は、第１の面１３ａと第１の面の反対側の第２の面１３ｂとを有しており、１×１０^１８ｃｍ^−３を超えるキャリア濃度を示す。窒化ガリウムエピタキシャル層１５は、第１の面１３ａ上に設けられている。オーミック電極１７は、第２の面１３ｂ上に設けられている。ショットキ電極１９は、窒化ガリウムエピタキシャル層１５に設けられている。窒化ガリウムエピタキシャル層１５の厚さＤ１は５マイクロメートル以上１０００マイクロメートル以下である。また、窒化ガリウムエピタキシャル層１５のキャリア濃度は、１×１０^１４ｃｍ^−３以上１×１０^１７ｃｍ^−３以下である。 （もっと読む）

【課題】
基体上に歪んだ層を作製する新規の方法及び作製された層構造物の提供。
【解決手段】
この課題は、歪み層（２）を作製する方法において、
− 層（２）を基体（１）の上に配置しそして歪ませ、
− 歪んだ層（２）を構造化し、
− その層（２）を緩和し、
− 歪めるべき層（２）において方向転位を生じさせる
各段階を含むことを特徴とする、上記方法によって解決される。このようにして作製した層構造は三軸的に歪んだ層を有する。
（もっと読む）

【課題】Ｓｉまたはシリコン・オン・インシュレータ（ＳＯＩ）基板上に、薄い（３００ｎｍ未満）歪み緩和Ｓｉ_1-xＧｅ_xバッファ層を形成する方法を提供する。
【解決手段】これらのバッファ層は、歪みを緩和し、著しく平坦な表面を有し、貫通転位（ＴＤ）密度が低い、すなわち１０⁶ｃｍ^-2未満である、一様な分布の不整合転位を有する。この手法は、擬似格子整合またはほぼ擬似格子整合したＳｉ_1-xＧｅ_x層すなわち不整合転位が存在しない層を成長させることから開始し、次いでＨｅまたは他の軽元素を注入し、続いてアニーリングを行って、実質的な歪み緩和を得る。この方法によって機能する極めて有効な歪み緩和機構は、Ｓｉ／Ｓｉ_1-xＧｅ_x界面の下に、Ｓｉ（００１）表面に平行な、Ｈｅが誘導した小板（泡でない）における転位核化である。
（もっと読む）

【課題】ウエハ・ボンディングを回避し、歪み半導体オン・インシュレータ（ＳＳＯＩ）基板を製造する、コスト効率がよく製造実施可能な方法と、この方法によって製造されたＳＳＯＩ基板とを提供する。
【解決手段】本方法は、基板の上にさまざまなエピタキシャル半導体層を成長させる工程であって、半導体層の少なくとも一つはひずみ半導体層の下にあるドープされた緩和半導体層である工程と、ドープされた緩和半導体層を電解陽極酸化プロセスによって多孔質半導体に変換する工程と、酸化して多孔質半導体層を埋め込み酸化物層に変換する工程と、を含む。本方法は、基板の上の緩和半導体層と、緩和半導体層の上の高品質埋め込み酸化物層と、高品質埋め込み酸化物層の上の歪み半導体層と、を備えるＳＳＯＩ基板を提供する。本発明によれば、緩和半導体層と歪み半導体層とは同一の結晶配向を有する。 （もっと読む）