【課題】 成膜基板上に形成された機能性膜を、成膜基板から容易に剥離することができる剥離方法を含む機能性膜の製造方法を提供する。
【解決手段】 基板上に分離層を形成する工程（ａ）と、分離層上に、機能性材料を用いて形成される機能性膜を含む被剥離層を形成する工程（ｂ）と、分離層に外力を与えて分離層の層内又は界面に割れを生じさせることにより、被剥離層を基板から剥離し、又は、被剥離層と基板との接合強度を低下させる工程（ｃ）とを含む。 （もっと読む）

【課題】結晶品質の良好なIII族窒化物結晶の生成に好適なエピタキシャル基板を提供する。
【解決手段】オフ角が与えられてなるサファイア基材の上にIII族窒化物からなる上部層２を形成したうえで、１５００℃以上で、好ましくは１６５０℃以上で加熱処理を施すことにより、上部層２の結晶品質を向上させるとともに該上部層２の表面に数原子層高さよりも大きな繰り返し段差を与えたエピタキシャル基板１０を、III族窒化物結晶層３の成長用下地基板として用いる。III族窒化物結晶は段差部分からステップフロー成長するので、上部層２からの貫通転位はこれに伴い屈曲させられ、その後の結晶成長につれて偏在化する。得られるIII族窒化物結晶層３は良好な表面平坦性を有し、かつ、表面近傍の大部分は転移密度が１×１０⁷／ｃｍ²程度の低転位領域ＲＥ２となる。すなわち、エピタキシャル基板１０は結晶品質のよいIII族窒化物結晶形成に好適であるといえる。 （もっと読む）

【課題】 優れた発光効率、逆耐電圧特性および静電耐圧特性等を有するＩＩＩ族窒化物半導体発光素子の製造に適したＩＩＩ族窒化物半導体素子用エピタキシャル基盤を提供すること。
【解決手段】 表面粗さ（Ｒａ）が１ｎｍ以下の基板と該基板上に直接積層されたＩＩＩ族窒化物半導体層とからなり、該ＩＩＩ族窒化物半導体層は互いに接する複数の層からなり、該複数の層の少なくとも一層は転位密度が１×１０⁷ｃｍ^-2以下の層であるＩＩＩ族窒化物半導体素子用エピタキシャル基盤。 （もっと読む）

【課題】 混合結晶配向のチャネル及びソース／ドレイン領域をもつ電界効果トランジスタを提供すること。
【解決手段】 ハイブリッド配向基板は、ｎ型電界効果トランジスタ（ｎＦＥＴ）が電子移動度に最適な半導体の配向内に配置され、ｐ型電界効果トランジスタ（ｐＦＥＴ）が正孔移動度に最適な半導体の配向内に配置される、相補型金属酸化膜半導体（ＣＭＯＳ）回路の製造を可能にする。本発明は、最適な半導体の配向内に完全に形成されたＦＥＴの性能利点が、デバイスのチャネルを最適な配向をもつ半導体内に配置することを必要とするだけで実現できることを開示する。様々な新しいＦＥＴ構造体が説明され、その全ては、ＦＥＴのチャネルは、ＦＥＴのソース及び／又はドレインとは異なる配向を有するという特徴を備えている。これらの新しいＦＥＴを組み込むことができるハイブリッド基板は、その製造方法と共に説明される。 （もっと読む）

この発明は、基板上に歪層を有する層構造を製造する方法に関し、この方法は、歪を持たせる層に隣接する層内に、欠陥領域を形成する工程と、歪を持たせる層に隣接する少なくとも一つの層を緩和させる工程とを有する。この欠陥領域は、特に基板内に形成される。別のエピタキシャル層を配置することができる。このようにして形成した層構造は、有利には様々な種類の部品に適している。
（もっと読む）

【課題】
ウエーハ接着及び／又はウエーハ研磨なしに基板上に高い品質の歪層を製造する簡単な方法を提供すること。
【解決手段】
この発明は、歪をもたせる層に隣接した層に欠陥領域を形成する工程と、歪をもたせる層に少なくとも隣接した層を緩和させる工程とにより、基板上に歪層を製造する方法に関する。その歪層は別のエピタキシャル層に配置されることができる。そのように形成された層構造は種々の構成要素に好ましく適している。
（もっと読む）

【課題】 単結晶半導体層の結晶品質を向上させつつ、単結晶半導体層を絶縁体上に安価に形成する。
【解決手段】 選択エピタキシャル成長を行うことにより、非晶質半導体層３と接触するように開口部５内に埋め込まれた単結晶半導体層６を形成した後、エッチングガスまたはエッチング液をシリコン酸化膜２、４に接触させることにより、シリコン酸化膜２、４をエッチング除去して、単結晶半導体基板１と非晶質半導体層３との間に空隙７を形成し、単結晶半導体層６を種として非晶質半導体層３の熱処理を行うことにより、非晶質半導体層３が単結晶化された単結晶化半導体層８を形成してから、単結晶半導体基板１と単結晶半導体層８との間の空隙７に埋め込み絶縁層９を形成する。 （もっと読む）

【課題】 工程を簡略化し得る半導体基板および太陽電池の製造方法を提供する。
【解決手段】 基板表面及び／または裏面の一部に不純物を含む成長阻止層２を形成し、成長阻止層２以外の基板表面上に半導体層３をエピタキシャル成長させ、このエピタキシャル成長の際に基板へ加えられた熱によって成長阻止層２より基板内部に不純物４を拡散させる。 （もっと読む）

組成変動を有する半導体層を備えている半導体構造を形成する。この半導体層の最上表面は、実質的にヘイズを有していない。
（もっと読む）

除去構造を含んでなるウェハーの、その薄層を除去した後の、機械的手段による循環使用。半導体材料から選択された材料を含んでなる有用な層を除去した後、ドナーウェハー（１０）を循環使用する方法。ドナーウェハー（１０）は、順に、基材（１）および除去構造（Ｉ）を含んでなり、該除去構造（Ｉ）は、除去前は、除去すべき有用な層を含んでなり、本方法は、除去が行われる側にある物質を除去することを含んでなり、物質の除去が、物質を除去した後、除去構造の少なくとも一部（Ｉ’）が残り、この除去構造の少なくとも一部（Ｉ’）が、少なくとも一個の他の有用な層（該層は、有用な層を再形成する補充工程無しに、循環使用の後に除去できる）を包含するように、機械的手段を使用することを含んでなることを特徴とする。本願は、同様に、本発明により循環使用できるドナーウェハー（１０）から薄層を除去する方法、および本発明により循環使用できるドナーウェハー（１０）にも関する。
（もっと読む）

【課題】 結晶品質の高いＧａＮ系化合物からなる単結晶薄膜を形成することができる半導体装置およびその製造方法を提供する。
【解決手段】 この発光素子１０は、（１００）面または（８０１）面を主面とするβ−Ｇａ_２Ｏ_３単結晶からなるＧａ_２Ｏ_３基板１１と、Ｇａ_２Ｏ_３基板１１上にバッファ層１２を介してｎ−ＧａＮクラッド層１３、ＩｎＧａＮ発光層１４、ｐ−ＡｌＧａＮクラッド層１５、ｐ−ＧａＮコンタクト層１６を積層してなるものである。Ｇａ_２Ｏ_３基板１１のβ−Ｇａ_２Ｏ_３単結晶の結晶方位〈０１０〉であるとき、バッファ層１２、ｎ−ＧａＮクラッド層１３、ＩｎＧａＮ発光層１４、ｐ−ＡｌＧａＮクラッド層１５のＧａＮ系化合物薄膜の結晶方位〈１１−２０〉であり、ほぼ平行している。 （もっと読む）

【課題】
基体上に歪んだ層を作製する新規の方法及び作製された層構造物の提供。
【解決手段】
この課題は、歪み層（２）を作製する方法において、
− 層（２）を基体（１）の上に配置しそして歪ませ、
− 歪んだ層（２）を構造化し、
− その層（２）を緩和し、
− 歪めるべき層（２）において方向転位を生じさせる
各段階を含むことを特徴とする、上記方法によって解決される。このようにして作製した層構造は三軸的に歪んだ層を有する。
（もっと読む）

Ｓｉ／ＳｉＧｅヘテロ構造をベースとしたウェハで不都合な表面材料の多量の消費を回避する酸化方法を、様々な中間ＣＭＯＳ熱酸化ステップに代えて行う。まず、酸化物堆積法を利用して、表面シリコンをほとんどまたは全く消費することなく、任意の厚さの酸化物を形成する。このような酸化物、例えばスクリーン酸化物およびパッド酸化物は、表面層との反応および表面層の消費によってではなく、表面層への堆積によって形成される。別の態様では、酸化物の堆積は、短時間の熱酸化ステップ、例えば急速熱酸化によって行われる。この場合、熱酸化が短時間であるために、表面Ｓｉはほとんど消費されず、Ｓｉ／酸化物境界面は高い品質を有する。次に、堆積によって、この酸化物の厚みを所望の最終厚さにまで増大させる。さらに、この薄い熱酸化物層は、バリヤ層として働くことができ、これにより、後続の酸化物堆積と関連する汚染を防ぐことができる。
（もっと読む）

キャリア材料から成るキャリア（２）と、第一の材料から成る第一の層（１２）と、第二の材料から成りキャリア（２）と第一の層（１２）との間に位置する中間層とを具備し、第一の材料がキャリア材料のそれと概ね同じ膨張挙動を有し、第二の材料に対し膨張の不整合を有し、中間層（６）が膨張不整合から生じる応力を吸収するための第二の材料から成る構造（８）を有する、無応力複合基板を開示する。また、かかる無応力複合基板を製造する方法も開示する。
（もっと読む）

【課題】 低温ウェハ接合技術を用いて、約２５原子％より大きい高Ｇｅ含有量を有するＳｉＧｅ層を含むほぼ欠陥のないＳＧＯＩ基板を達成する方法を提供すること。
【解決手段】 低温ウェハ接合技術を用いて、約２５原子％より大きい高Ｇｅ含有量を有するＳｉＧｅ層を含むほぼ欠陥のないＳＧＯＩ基板を達成する方法が説明される。本出願において説明されるウェハ接合プロセスは、ＳｉＧｅ層と低温酸化物層との間に、Ｓｉ、Ｇｅ及びＯの元素を含む接合界面、すなわち界面ＳｉＧｅＯ層を形成することができる最初の接合前アニール・ステップを含む。本発明はまた、ＳＧＯＩ基板及びこれを含む構造体も提供する。 （もっと読む）

【課題】ヘテロエピタキシャル成長膜の、応力の緩和と、緩和に伴って発生し表面へ貫通する結晶欠陥の密度の抑制を両立させるために要求される、膜厚に対する制限を低減し、プロセス設計の自由度を向上させる。
【解決手段】半導体基板の製造方法は、第１単結晶半導体１０の上に第２単結晶半導体１２を成長させる成長工程と、第２単結晶半導体１２に阻止層１２ａを形成する阻止層形成工程と、阻止層１２ａよりも深い部分に結晶欠陥１５を発生させて第２単結晶半導体１２に作用する応力を緩和する緩和工程とを含む。阻止層１２ａは、例えば多孔質層で構成され、阻止層１２ａよりも深い部分の結晶欠陥が第２単結晶半導体１２の表面に伝播することを防止する。 （もっと読む）

【課題】 低抵抗で、しかも連続性のあるｎ型III族窒化物半導体層を安定して得る方法、及びこの方法によって得られるIII族窒化物半導体積層体を提供する。
【解決手段】 ｎ型不純物のドーピング濃度が高いIII族窒化物半導体の層である高濃度ドープ層（１０４ａ）と、ｎ型不純物のドーピング濃度がこれよりも低いIII族窒化物半導体の層である低濃度ドープ層（１０４ｂ）とを交互に、ドーピングされるｎ型不純物の濃度以外のリアクタ内の成長条件も更に異ならせて、積層することを含む、III族窒化物半導体積層体の製造方法、並びにこの方法を含むIII族窒化物半導体発光素子の製造方法とする。また、これらの方法によって得ることができるIII族窒化物半導体積層体、及びIII族窒化物半導体発光素子とする。 （もっと読む）

【課題】絶縁体層上に歪みＳｉまたはＳｉＧｅ層を有する半導体ウェハを形成する方法を開示する。
【解決手段】方法は、絶縁体層と歪みＳｉ／ＳｉＧｅ層の間にＳｉＧｅバッファ層を有する構造を生成するが、結合後にＳｉエピタキシの必要を解消する。方法は、歪みＳｉとＳｉＧｅバッファ層との間のインタフェースの汚染も解消し、歪みＳｉ層の限界厚さを超える合計厚さを有するＳｉ／ＳｉＧｅ層を形成することができる。 （もっと読む）

【課題】ウエハ・ボンディングを回避し、歪み半導体オン・インシュレータ（ＳＳＯＩ）基板を製造する、コスト効率がよく製造実施可能な方法と、この方法によって製造されたＳＳＯＩ基板とを提供する。
【解決手段】本方法は、基板の上にさまざまなエピタキシャル半導体層を成長させる工程であって、半導体層の少なくとも一つはひずみ半導体層の下にあるドープされた緩和半導体層である工程と、ドープされた緩和半導体層を電解陽極酸化プロセスによって多孔質半導体に変換する工程と、酸化して多孔質半導体層を埋め込み酸化物層に変換する工程と、を含む。本方法は、基板の上の緩和半導体層と、緩和半導体層の上の高品質埋め込み酸化物層と、高品質埋め込み酸化物層の上の歪み半導体層と、を備えるＳＳＯＩ基板を提供する。本発明によれば、緩和半導体層と歪み半導体層とは同一の結晶配向を有する。 （もっと読む）

【課題】絶縁体上歪み半導体（ＳＳＯＩ）基板を作製する方法が提供される。
【解決手段】この方法で、歪み半導体は、あらかじめ形成された絶縁体上半導体基板の絶縁体層の上に直接配置された５０ｎｍ未満の厚さを有する薄い半導体層である。本発明のＳＳＯＩ基板を形成する際に、ウエハボンディングは使用されない。 （もっと読む）