【課題】結晶成長用基板に形成した半導体結晶層を転写先基板に転写する場合の犠牲層のエッチング速度を高める。
【解決手段】半導体結晶層形成基板の上に犠牲層および半導体結晶層を順に形成するステップと、犠牲層の一部が露出するように半導体結晶層をエッチングし、半導体結晶層を複数の分割体に分割するステップと、転写先基板に接することとなる半導体結晶層形成基板側の第１表面と、第１表面に接することとなる転写先基板側の第２表面と、が向かい合うように、半導体結晶層形成基板と転写先基板とを貼り合わせるステップと、半導体結晶層形成基板および転写先基板をエッチング液に浸漬して犠牲層をエッチングし、半導体結晶層を転写先基板側に残した状態で、転写先基板と半導体結晶層形成基板とを分離するステップと、を有し、前記半導体結晶層が、Ｇｅ_ｘＳｉ_１−ｘ（０＜ｘ≦１）からなる、複合基板の製造方法を提供する。 （もっと読む）

【課題】結晶成長用基板に形成した半導体結晶層を転写先基板に転写する場合の犠牲層のエッチング速度を高める。
【解決手段】半導体結晶層形成基板の上に犠牲層および半導体結晶層を順に形成し、転写先基板に接することとなる前記半導体結晶層形成基板の第１表面と、前記第１表面に接することとなる前記転写先基板の第２表面と、が向かい合うように、前記半導体結晶層形成基板と前記転写先基板とを貼り合わせ、前記半導体結晶層形成基板および前記転写先基板の全部または一部をエッチング液に浸漬して前記犠牲層をエッチングし、前記半導体結晶層を前記転写先基板側に残した状態で、前記転写先基板と前記半導体結晶層形成基板とを分離する。ここで、前記転写先基板が、非可撓性基板と有機物層とを有し、前記有機物層の表面が、前記第２表面であるものとする。 （もっと読む）

【課題】単一基板上にソース・ドレインを同一工程で同時形成したＩＩＩ−Ｖ族半導体のｎＭＩＳＦＥＴおよびＩＶ族半導体のｐＭＩＳＦＥＴのソース・ドレイン領域抵抗または接触抵抗を小さくする。
【解決手段】第１半導体結晶層に形成された第１チャネル型の第１ＭＩＳＦＥＴの第１ソースおよび第１ドレインと、第２半導体結晶層に形成された第２チャネル型の第２ＭＩＳＦＥＴの第２ソースおよび第２ドレインが、同一の導電性物質からなり、当該導電性物質の仕事関数Φ_Ｍが、数１および数２の少なくとも一方の関係を満たす。
（数１） φ_１＜Φ_Ｍ＜φ_２＋Ｅ_ｇ２
（数２） ｜Φ_Ｍ−φ_１｜≦０．１ｅＶ、かつ、｜（φ_２＋Ｅ_ｇ２）−Φ_Ｍ｜≦０．１ｅＶ
ただし、φ_１は、Ｎ型半導体結晶層の電子親和力、φ_２およびＥ_ｇ２は、Ｐ型半導体結晶層の電子親和力および禁制帯幅。 （もっと読む）

【課題】高性能なＩＩＩ−Ｖ族ＭＩＳＦＥＴの実現を可能にする、より効果的なＩＩＩ−Ｖ族化合物半導体表面のパッシベーション技術を提供する。
【解決手段】エピタキシャル成長により化合物半導体層をベース基板上に形成するステップと、前記化合物半導体層の表面をセレン化合物を含む洗浄液で洗浄するステップと、前記化合物半導体層の上に絶縁層を形成するステップと、を有する半導体基板の製造方法を提供する。前記セレン化合物として、セレン酸化物が挙げられる。前記セレン酸化物として、Ｈ_２ＳｅＯ_３が挙げられる。前記洗浄液が、水、アンモニアおよびエタノールからなる群から選択された１以上の物質をさらに含んでもよい。前記化合物半導体層の表面がＩｎ_ｘＧａ_１−ｘＡｓ（０≦ｘ≦１）からなる場合、前記絶縁層がＡｌ_２Ｏ_３からなるものであることが好ましく、Ａｌ_２Ｏ_３は、ＡＬＤ法により形成されることが好ましい。 （もっと読む）

【課題】埋込み部を形成する際のエッチングにより埋込みゲートが損傷をきたし、ゲート領域劣化が生じ得る。
【解決手段】ショットキーコンタクトなどのゲートコンタクトを形成する前にゲート埋込み部のアニーリングを行うことにより、ゲートリークが低減され、かつ／またはトランジスタなどの半導体デバイス内に高品質のゲートコンタクトを提供することができる。アニーリング中に封入層を使用することで、トランジスタのゲート埋込み部内の半導体への損傷がさらに低減される。アニーリングを、例えばデバイスのオーミックコンタクトのアニーリングによって提供することができる。 （もっと読む）

【課題】電極領域の抵抗を従来よりも一段と低減させることができる半導体デバイス、その製造方法及び集積回路を提供する。
【解決手段】III−Ｖ族化合物半導体層４上にニッケル層17を形成し、RTA処理により加熱することで、ニッケルIII−Ｖ族合金（Ni-In_xGa_1-xAs_yP_1-y合金）からなるソース領域５及びドレイン領域６が形成される。これにより、MOSFET１では、III−Ｖ族化合物半導体層４に対して単に不純物をインプラテーションで注入して形成された従来のソース領域及びドレイン領域の寄生抵抗に比べて、ソース領域５及びドレイン領域６の寄生抵抗を一段と低減させることができる。 （もっと読む）

【課題】 表面において所望の電気特性を有する化合物半導体基板、エピタキシャル基板、化合物半導体基板の製造方法及びエピタキシャル基板の製造方法を提供する。
【解決手段】 化合物半導体基板１０ａは、ｐ型の化合物半導体からなる基板１２と、基板１２の表面１２ａに結合しておりｐ型の不純物原子を含む物質１４とを備える。 （もっと読む）

【課題】一層の半導体層から膜厚の異なる半導体層を有する半導体薄膜基板を提供することを目的の一とする。または、半導体薄膜基板を適用した半導体装置を提供することを目的の一とする。
【解決手段】基板上に半導体層を形成し、半導体層を加工して第１の島状半導体層および第２の島状半導体層を形成し、第１の島状半導体層にレーザー照射を行うことにより第１の島状半導体層を溶融させ、第１の島状半導体層から第２の島状半導体層より膜厚が厚い第３の島状半導体層を形成する、半導体薄膜基板の作製方法である。 （もっと読む）

【課題】複数の異なる周波数を出力する半導体基板を提供する。
【解決手段】ｐ型半導体またはｎ型半導体を含む第１の不純物半導体と、第１の不純物半導体に接する複数の空乏領域を有する空乏化半導体とを備え、複数の空乏領域のそれぞれは、第１の不純物半導体との第１界面と、第１界面と対向する表面とを有し、複数の空乏領域のそれぞれは、第１界面に垂直な方向における第１界面と表面との平均距離および組成の少なくとも一つが異なる半導体基板を提供する。 （もっと読む）

【課題】 パターン付けされたシリコン・オン・インシュレータ（ＳＯＩ）／シリコン・オン・ナッシング（ＳＯＮ）複合構造体を多孔性Ｓｉ技術によって形成すること。
【解決手段】 パターン付けされたＳＯＩ／ＳＯＮ複合構造体及びその形成方法を提供する。ＳＯＩ／ＳＯＮ複合構造体においては、パターン付けされたＳＯＩ／ＳＯＮ構造体が、Ｓｉオーバーレイヤと半導体基板の間に挟まれる。パターン付けされたＳＯＩ／ＳＯＮ複合構造体を形成する方法は、ＳＯＩ及びＳＯＮ構造が共に形成される共有加工処理ステップを含む。本発明はまた、埋没導電／ＳＯＮ構造体を含む複合構造体の形成方法、及び、埋没ボイド平面だけを有する複合構造体の形成方法を提供する。 （もっと読む）

【課題】所望の特性が得られる状態で、ＩｎＰからなる基板の表面に付着した汚染物としての不純物による問題が解消できるようにする。
【解決手段】まず、Ｆｅが添加された半絶縁性のＩｎＰからなる基板１０１の上に、炭素（Ｃ）を添加したＧａＡｓＳｂからなる半導体層（第１半導体層）１０２を形成する。半導体層１０２は、Ｃの添加によりｐ型とされている。また、添加されるＣは、基板１０１の表面に付着している不純物とは逆の電気的特性を有する不純物となる。なお、半導体層１０２は、ＩｎおよびＧａの少なくとも一方とＡｓ，Ｓｂとを少なくとも備える化合物半導体から構成されていればよく、Ａｌ_zＩｎ_xＧａ_1-x-zＡｓ_1-yＳｂ_y（０≦ｘ≦０．２，０．３≦ｙ≦１，０≦ｚ≦１，０≦ｘ＋ｚ≦１）から構成されていればよい。 （もっと読む）

【課題】歪みの程度がＧａＮの割れの閾値を上回るならば、ＧａＮが割れ、ＧａＮの半導体デバイスへの使用を受容できないものにする可能性がある。
【解決手段】この半導体構造は、第１の面内無歪み格子定数を有する基板と、基板上に設けられ、第１の面内無歪み格子定数とは異なる第２の面内無歪み格子定数を有する、第１の半導体材料を含む第１の層と、基板と第１の層の間に配置され、第２の半導体材料を含む可変不整合層とを含む半導体構造、およびこの半導体構造の製作方法が提供される。可変不整合層は、第１の層を基板上に直接成長させる場合に生じる応力を下回る程度にまで第１の層の応力が低減されるように構成される。可変不整合層は、第１の層の無歪み格子定数と実質的に整合する面内歪み格子定数を有する層であってもよい。 （もっと読む）

【課題】反りが小さいイオン注入ＩＩＩ族窒化物半導体基板、ならびにかかる基板を用いたＩＩＩ族窒化物半導体層接合基板およびＩＩＩ族窒化物半導体デバイスの製造方法を提供する。
【解決手段】本イオン注入ＩＩＩ族窒化物半導体基板２は、両主面２０ａ，２０ｂ側に両主面２０ａ，２０ｂからそれぞれ所定の深さＤａ，Ｄｂで形成されているイオン注入領域２０ｉａ，２０ｉｂを含む。 （もっと読む）

【課題】平坦性を確保しつつ、結晶性の高い半導体膜を有する、ＳＯＩ基板の作製方法を提供することを、目的の一とする。
【解決手段】分離により絶縁膜上に単結晶の半導体膜を形成した後、該半導体膜の表面に存在する自然酸化膜を除去し、半導体膜に対して第１のレーザ光の照射を行う。第１のレーザ光の照射は、希ガス雰囲気下、窒素雰囲気下または減圧雰囲気下にて、半導体膜の任意の一点におけるレーザ光のショット数を７以上、より好ましくは１０以上１００以下とする。そして、第１のレーザ光の照射を行った後、半導体膜に対して第２のレーザ光の照射を行う。第２のレーザ光の照射は、希ガス雰囲気下、窒素雰囲気下または減圧雰囲気下にて、半導体膜の任意の一点におけるレーザ光のショット数を０より大きく２以下とする。 （もっと読む）

【課題】 ｐ型不純物が隣接する半導体結晶層中へ拡散することを抑え、ひいては良好で安定した特性を持つ半導体装置を提供する。
【解決手段】 Ｐ−ＩｎＰ基板４０１と、Ｐ−ＩｎＰ基板４０１に格子整合し、かつ、ｐ型の不純物が注入されたｐ−ＺｎドープＩｎＰバッファ層４０２と、ｐ−ＺｎドープＩｎＰバッファ層４０２よりも上層にあって、Ｐ−ＩｎＰ基板４０１に格子整合し、かつ、ｐ型不純物、ｎ型不純物のいずれか一方を含むｎ−ＳｉドープＩｎＰクラッド層４０４、ｎ−ＳｉドープＩｎＧａＡｓキャップ層４０５と、を備え、ｎ−ＳｉドープＩｎＰクラッド層４０４、ｎ−ＳｉドープＩｎＧａＡｓキャップ層４０５に、Ｓｂを含ませる。 （もっと読む）

【課題】選択エッチング層のエッチング時の自然酸化による影響で化合物半導体層の損傷、結晶の転移が発生せず、信頼性の高い半導体基板の製造方法を提供する。
【解決手段】化合物半導体基板８上に、選択エッチング層３、応力緩和層９および応力緩和層９より大きいヤング率を有するIII−Ｖ族化合物半導体から成る化合物半導体層４をエピタキシャル成長法により順次積層させる積層工程と、選択エッチング層３、応力緩和層９および化合物半導体層４を所定パターンとなるようにエッチング除去するエッチング工程と、Ｓｉ基板５の主面に化合物半導体層４の上面を直接接合法により接合させて、選択エッチング層３、応力緩和層９および化合物半導体層４が積層された化合物半導体基板８を貼りあわせる接合工程と、前記エッチング工程で残った選択エッチング層３をさらにエッチング除去することにより、Ｓｉ基板５と化合物半導体基板８とを分離する分離工程とを含む。 （もっと読む）

【課題】Ｓｉ結晶層上に半導体素子を備えたＳｉ以外の半導体単結晶層を備えた半導体薄膜素子の製造方法並びに半導体ウエハ、及び、半導体薄膜素子を提供する。
【解決手段】Ｓｉ（１１１）基板（第1の基板）１０１の表面にバッファ層１０２と半導体単結晶層１０３とを順次形成する第1の工程と、半導体単結晶層１０１ａとバッファ層１０２ａとＳｉ（１１１）基板の所定の厚さ部分１０２ｂとを含む分離島１５０を形成する第２の工程と、分離島の表面を覆う被覆層２００を形成する第３の工程と、被覆層をマスクに前記Ｓｉ（１１１）基板をＳｉ（１１１）面に沿ってエッチングして剥離する第４の工程と、分離島の剥離面を別の基板（第２の基板）２０１の表面に接合する第５の工程とを備える。 （もっと読む）

【課題】 ベース層のキャリア濃度および厚み寸法を大きく設定することなく、発光強度に対する電流増幅率βの影響を抑制することのできる発光サイリスタ、発光素子アレイ、発光装置および画像形成装置を提供することである。
【解決手段】 発光サイリスタは、基板上に第１半導体層、第１半導体層と反対導電型の第２半導体層、第１半導体層と同じ導電型の第３半導体層、および第１半導体層と反対導電型の第４半導体層がこの順に積層されており、第３半導体層のバンドギャップは、第２半導体層のバンドギャップと略同一、かつ、第１および第４半導体層のバンドギャップより狭幅であり、第３半導体層は、基板側の第１領域と基板と反対側の第２領域とからなり、かつ、第１領域の不純物濃度は１×１０^１６（ｃｍ^−３）未満である。 （もっと読む）

【課題】歪みチャネルを用いた場合のリーク電流を低減することができ、不良の発生を抑制して歩留まりの向上をはかる。
【解決手段】半導体基板１０上に設けられた、基板１０とは格子定数の異なる合金半導体からなる下地層２０と、下地層２０上に設けられた、下地層２０とは格子定数が異なり、チャネル長方向及びチャネル幅方向の一方に引っ張り応力、他方に圧縮応力が付与されたチャネル半導体層３０と、チャネル半導体層３０を挟むように下地層２０上に設けられたソース・ドレイン領域６０，７０と、チャネル半導体層３０上にゲート絶縁膜４０を介して設けられたゲート電極５０とを備えた電界効果トランジスタであって、下地層２０は、ソース・ドレイン領域６０，７０の下部に形成される空乏層６１，７１が下地層２０内に収まる厚さよりも厚く形成され、且つ熱平衡臨界膜厚よりも薄く形成されている。 （もっと読む）

【課題】化合物半導体と絶縁性材料との界面に形成される界面準位が低減した半導体装置を提供する。
【解決手段】閃亜鉛鉱型の結晶構造を有する３−５族化合物半導体と、３−５族化合物半導体の（１１１）面、（１１１）面と等価な面、または、（１１１）面もしくは（１１１）面と等価な面から傾いたオフ角を有する面に接する絶縁性材料と、絶縁性材料に接し、金属伝導性材料を含むＭＩＳ型電極とを備える半導体装置を提供する。 （もっと読む）