半導体薄膜素子の製造方法並びに半導体ウエハ、及び、半導体薄膜素子
【課題】Ｓｉ結晶層上に半導体素子を備えたＳｉ以外の半導体単結晶層を備えた半導体薄膜素子の製造方法並びに半導体ウエハ、及び、半導体薄膜素子を提供する。
【解決手段】Ｓｉ（１１１）基板（第1の基板）１０１の表面にバッファ層１０２と半導体単結晶層１０３とを順次形成する第1の工程と、半導体単結晶層１０１ａとバッファ層１０２ａとＳｉ（１１１）基板の所定の厚さ部分１０２ｂとを含む分離島１５０を形成する第２の工程と、分離島の表面を覆う被覆層２００を形成する第３の工程と、被覆層をマスクに前記Ｓｉ（１１１）基板をＳｉ（１１１）面に沿ってエッチングして剥離する第４の工程と、分離島の剥離面を別の基板（第２の基板）２０１の表面に接合する第５の工程とを備える。
【解決手段】Ｓｉ（１１１）基板（第1の基板）１０１の表面にバッファ層１０２と半導体単結晶層１０３とを順次形成する第1の工程と、半導体単結晶層１０１ａとバッファ層１０２ａとＳｉ（１１１）基板の所定の厚さ部分１０２ｂとを含む分離島１５０を形成する第２の工程と、分離島の表面を覆う被覆層２００を形成する第３の工程と、被覆層をマスクに前記Ｓｉ（１１１）基板をＳｉ（１１１）面に沿ってエッチングして剥離する第４の工程と、分離島の剥離面を別の基板（第２の基板）２０１の表面に接合する第５の工程とを備える。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体薄膜素子の製造方法並びに半導体ウエハ、及び、半導体薄膜素子に関する。
【背景技術】
【０００２】
窒化物半導体デバイスやＳｉＣ半導体デバイスは、放熱性や優れた特性を目的として、Ｓｉ基板上に形成されたものが開示されている。特許文献１には、Ｓｉ基板（Ｓｉ（１００）基板）表面に多孔質Ｓｉ層を形成し、多孔質Ｓｉ層上にＢＰバッファ層を形成し、さらに、ＧａＮ／ＡｌＧａＮ層を形成し、最表面にＡｌ／Ｔｉを形成した後、最表面のＡｌ／Ｔｉ層を別のＳｉ基板に接合した後、多孔質Ｓｉ層を境にＳｉ基板から分離する技術が開示されている。さらに、ＢＰ層、ＧａＮ層を除去して最上層にＴｉ／Ａｌ／Ｐｔ電極を形成する、技術が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００５−１２９８７６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上記形態では、Ｓｉ基板上に形成したＡｌＧａＮ層上にＡｌ／Ｔｉ層を形成し、Ａｌ／Ｔｉ層を別のＳｉ基板に接合し、ＡｌＧａＮ層を形成したＳｉ基板（成長基板〉を除去し、さらに、研磨によってバッファ層を除去し、電極を形成するため、別のＳｉ基板上に接合する半導体層の層構造は、成長基板上の半導体の層構造と上下が反転する。
【０００５】
したがって、この形態では、素子構造によっては素子形成ができない。さらに、この形態では、成長基板上に形成した素子を別の基板へ接合することも困難である。半導体層を別の基板に接合した後に、素子を形成する場合にも、素子形成プロセスで高温に加熱する工程がある場合には、例えば、Ａｌ／Ｔｉ層とＳｉとの間の接合で信頼性が確保できない。一方、窒化物半導体層やＳｉＣでは材料の特性から、不純物を高濃度にドーピングしたとしても高い活性化率を得ることが困難なため金属電極層との低抵抗コンタクト形成が困難である。
【０００６】
本発明は、このような問題を解決するためになされたものであり、Ｓｉ結晶層上に半導体素子を備えたＳｉ以外の半導体単結晶層を備えた半導体薄膜素子の製造方法並びに半導体ウエハ、及び、半導体薄膜素子を提供することを目的とする。
【課題を解決するための手段】
【０００７】
前記目的を達成するために、本発明の半導体薄膜素子の製造方法は、Ｓｉ（１１１）基板（第1の基板）の表面にバッファ層と半導体単結晶層とを順次形成する第1の工程と、前記半導体単結晶層と前記バッファ層と前記Ｓｉ（１１１）基板の所定の厚さ部分とを含む分離島を形成する第２の工程と、前記分離島の表面を覆う被覆層を形成する第３の工程と、前記被覆層をマスクに前記Ｓｉ（１１１）基板をＳｉ（１１１）面に沿ってエッチングして剥離する第４の工程と、前記分離島の剥離面を別の基板（第２の基板）の表面に接合する第５の工程とを備えることを特徴とする。
【０００８】
前記目的を達成するために、本発明の半導体ウエハは、Ｓｉ（１１１）面をその表裏とするＳｉ（１１１）層とバッファ層と半導体単結晶層とが順次形成された積層体と、基板とが、前記Ｓｉ（１１１）層の裏面で接合されていることを特徴とする。
【０００９】
さらに、前記目的を達成するために、本発明の半導体薄膜素子は、Ｓｉ（１１１）面をその表裏とするＳｉ（１１１）層の表面に、半導体素子を備えたＳｉ以外の半導体材料の半導体単結晶層を備え、前記Ｓｉ（１１１）層の裏面を接合面として、基板の表面又は前記基板の表面に設けられた接合層の表面に接合されていることを特徴とする。
【発明の効果】
【００１０】
本発明によれば、Ｓｉ結晶層上に半導体素子を備えたＳｉ以外の半導体単結晶層を備えた半導体薄膜素子を提供することができる。
したがって、成長基板側の半導体層表面を分子間力接合によって別の基板上に接合することができる。また、成長基板側の半導体層表面を分子間力接合によって別の基板上に形成した金属層に直接密着させ接合し固定させ、接合した金属層と低抵抗コンタクトを形成することができる。
【図面の簡単な説明】
【００１１】
【図１】本発明の第１の実施形態における基板及び結晶成長層の構成を説明するための断面図である。
【図２】第１の実施形態の窒化物半導体層の具体的構成例（その１：発光デバイス）を説明するための断面図である。
【図３】第１の実施形態の窒化物半導体層の具体的構成例（その２：受光デバイス）を説明するための断面図である。
【図４】第１の実施形態の窒化物半導体層の具体的構成例（その３：電子デバイス）を説明するための断面図である。
【図５】第１の実施形態の窒化物半導体層の具体的構成例（その４：欠陥低減層）を説明するための断面図である。
【図６】第１の実施形態における分離島の形成工程乃至剥離工程を説明するための工程断面図である。
【図７】第１の実施形態における分離島の接合工程を説明するための工程断面図である。
【図８】第１の実施形態の製造方法を説明するための主な製造工程のフローチャートを示す図である。
【図９】本発明の第２の実施形態における基板及び結晶成長層の構成を説明するための断面図である。
【図１０】第２の実施形態における分離島の形成工程、剥離工程、及び、接合工程を説明するための工程断面図である。
【図１１】第２の実施形態における結晶成長層の構成に変形例（その１）を示す断面図である。
【図１２】第２の実施形態における結晶成長層の構成に変形例（その２）を示す断面図である。
【発明を実施するための形態】
【００１２】
本発明の半導体薄膜素子の製造方法並びに半導体ウエハ、及び、半導体薄膜素子について、図１乃至図１２を参照して、第１の実施形態乃至第２の実施形態を説明する。なお、これらの図は、本発明の実施形態を概略的に示したものであり、各構成部分の形状や寸法の関係等は、本発明の技術的範囲を何ら限定するものではない。また、実施形態を説明するにあたり、同様な構成又は機能を示す部位については、同様の符号を付し、その説明の重複を省略することもある。
【００１３】
（第１の実施形態）
図１乃至図８は、本発明の第１の実施形態を示す図である。以下、これらの図を参照しながら本実施形態を説明する。
【００１４】
図１（ａ）乃至図１（ｂ）に示すように、第１の基板としてＳｉ（１１１）基板１０１を用意する。そして、このＳｉ（１１１）基板１０１の表面にバッファ層１０２、窒化物半導体層１０３を順次形成する。
【００１５】
ここで、Ｓｉ（１１１）基板とは、Ｓｉ基板の主面の結晶面の面方位が（１１１）面であることを意味する。そして、本実施形態では、Ｓｉ（１１１）基板１０１の主面の結晶面方位が厳密な（１１１）面（以下、（１１１）ジャスト面と称す）から傾斜している場合も含むことができる。
【００１６】
まず、図１（ａ）に示すように、Ｓｉ（１１１）基板１０１の表面に、窒化物半導体層１０３を形成するためのバッファ層１０２を形成する。バッファ層１０２は、ＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）、ＩｎｘＧａ１−ｘＮ（０≦ｘ≦１）、及び、ＡｌｘＩｎ１−ｘＮ（０≦ｘ≦１）から選択される半導体材料である。
【００１７】
後記する分離島１５０を、第２の基板２０１上の接合層２１０の表面に接合する際に、分離島１５０の剥離面Ａと接合層２１０の表面とがオーミック接触となるように形成させる場合には、第１の基板であるＳｉ（１１１）基板１０１は、低抵抗基板であることが望ましい。また、バッファ層１０２は、高濃度の不純物がドーピングされるように形成することが望ましく、さらに、これらバッファ層１０２とＳｉ（１１１）基板１０１の導電型は、同一であることが望ましい。
【００１８】
ここで、低抵抗基板とは、基板の体積抵抗率値が０．０１Ω・ｃｍ以下の基板であることを意味する。また、バッファ層１０２の不純物濃度が高濃度であるとは、例えば、不純物濃度が１×１０１８ｃｍ−３以上の不純物濃度あるいはキャリア濃度であることを意味する。
【００１９】
そして、図１（ｂ）に示すように、バッファ層１０２の表面に、半導体単結晶層である窒化物半導体層１０３を形成する。窒化物半導体層１０３は、窒化物発光デバイスや窒化物電子デバイスを形成する半導体単結晶層である。各デバイスを作製するための窒化物半導体層１０３の具体的構成の例を、図２乃至図５を参照して説明する。
【００２０】
図２（ａ）乃至図２（ｃ）は、発光デバイスの具体例であり、図３（ａ）及び図３（ｂ）は、受光デバイスの具体例、図４（ａ）及び図４（ｂ）は、電子デバイスの具体例、そして、図５は、基板と半導体層結晶成長層界面からデバイス動作層に貫通する結晶欠陥を低減させる構造を備える発光デバイスを説明するための構成例である。
【００２１】
図２は、発光デバイスの具体例であって、図２（ａ）では、第１導電型ＧａＮ層５０２、第１導電型ＡｌｓＧａ１−ｓＮ（１≧ｓ≧０）層５０３、多重量子井戸層５０４で、例えば、ＧａｙＩｎ１−ｙＮ／ＧａｚＩｎ１−ｚＮ／・・・／ＧａｘＩｎ１−ｘＮ／ＧａｙＩｎ１−ｙＮ／ＧａｘＩｎ１−ｘＮ（１≧ｙ＞ｘ≧０）、第２導電型ＡｌｔＧａ１−ｔＮ（１≧ｔ≧０）層５０５、第２導電型ＧａＮ層５０６とすることができる。第１導電型は、バッファ層１０２の導電型と同一の導電型とする。例えば、第１導電型をｎ型とし、第２導電型をｐ型とする。また、図２（ｂ）のように、第１導電型ＡｌｓＧａ１−ｓＮ（１≧ｓ≧０）層５０３を省略することもできる。また、図２（ｃ）では、第１導電型ＧａＮ層６０２、ＧａｘＩｎ１−ｘＮ（１≧ｘ≧０）層６０３、第２導電型ＡｌｙＧａ１−ｙＮ（１≧ｙ≧０）層６０４、第２導電型ＧａＮ層６０５である。
【００２２】
図３の受光デバイスの具体例として、図３（ａ）は、いわゆる、ｐｉｎフォトダイオードの具体例で、第１導電型ＡｌｘＧａ１−ｘＮ（１≧ｘ≧０）層７０２、ｉ型ＡｌｙＧａ１−ｙＮ（１≧ｙ≧０）層７０３、第２導電型ＡｌｘＧａ１−ｘＮ（１≧ｘ≧０）層７０４である。そして、図３（ｂ）は、フォトトランジスタの具体例で、ｎ＋型ＡｌｘＧａ１−ｘＮ（１≧ｘ≧０）層８０２、ｎ-型ＡｌｙＧａ１−ｙＮ（１≧ｙ≧０）層８０３、ｐ型ＧａＮ層８０４、ｐ＋型ＧａＮ層８０５である。
【００２３】
図４の電子デバイスでは、図４（ａ）は、ＨＥＭＴ（High Electron Mobility Transistor：高電子移動度トランジスタ）の具体例で、アンドープＧａＮ層９０２、ＡｌｘＧａ１−ｘＮ（１≧ｘ≧０）層９０３、ｎ型ＧａＮ層９０４である。そして、図４（ｂ）は、ＭＥＳＦＥＴ（Meta1 Semiconductor Field Effect Transistor）の具体例で、アンドープＧａＮ層１００２、第１導電型ＧａＮ層１００３である。
【００２４】
さらに、図５に示すように、図２（ａ）乃至図２（ｂ）の発光デバイスにおける窒化物半導体層１０３の構成に、ＳｉＯ２やＳｉＮ等の島状パターン１１１０を設け、ＧａＮ層１１２０を形成した欠陥低減層１１０１を設けることによって、ＳｉＯ２やＳｉＮ等の島状パターン１１１０を設けた領域よりも上層側の半導体層に欠陥を貫通させない構造を形成することができる。この欠陥低減層１１０１は、島状パターン１１１０上にＧａＮ層１１２０をオーバグロースさせる横方向エピタキシにより、貫通転位を成長厚み方向に対して水平方向に向け上層の結晶層への転位の貫通を抑制して欠陥を低減させる効果を利用したものである。
【００２５】
次に、図６（ａ）乃至図６（ｃ）を参照して、Ｓｉ（１１１）基板１０１の表面に形成した、バッファ層１０２ａと窒化物半導体層１０３ａと第１の基板であるＳｉ（１１１）基板１０１の所定の厚さ部分１０１ｂとを含む分離島１５０を被覆層２００で被覆し、露出しているＳｉ（１１１）基板１０１をＳｉ（１１１）面に沿ってエッチングして、分離島１５０をＳｉ（１１１）基板１０１から剥離する工程について説明する。
【００２６】
まず、図６（ａ）に示すように、窒化物半導体層１０３ａ、バッフファ層１０２ａ、及び、所定のＳｉ基板１０１の表面側の所定の厚さの部分（１０１ａ、及び１０１ｂ）とを含みパターン形成し、分離島１５０を形成する。この分離島１５０の形成は、ドライエッチング法を使うことができる。
【００２７】
次に、図６（ｂ）及び図６（ｃ）に示すように、分離島１５０の下面のＳｉ（１１１）基板１０１の表面側の一部１０１ａを、Ｓｉ（１１１）面に沿ってエッチングする。このエッチング工程でのエッチング特性を決定するＳｉ（１１１）基板１０１の面方位が、前記した（１１１）ジャストから傾斜していてもよい。このエッチングの際には、分離島１５０は被覆層２００で被覆されていることが好適である。Ｓｉ（１１１）基板１０１を、（１１１）面に沿ってエッチングするために、異方性エッチング液に浸漬する。Ｓｉ（１１１）基板１０１を異方性エッチング液に浸漬する工程に先立って、分離島１５０の第１の支持体、及び、各分離島１５０を連結する第２の支持体等を設けることもできる（図示せず）。
【００２８】
エッチング液は、Ｓｉ（１１１）基板１０１の異方性エッチング液を用いることが好適である。ここで、Ｓｉのエッチングの異方性とは、Ｓｉの結晶面の方位によってエッチング速度が異なるエッチングを意味する。本実施形態では、図６（ｂ）の白矢印で示したように、Ｓｉ（１１１）基板の面方位である（１１１）面に沿った水平方向のエッチング速度が、（１１１）面に対して垂直方向のエッチング速度がほとんど無視できる程度に、格段に速い速度でエッチングされる。この異方性エッチング液として、ＫＯＨやＴＭＡＨ（Tetra-Methy1-Ammonium-Hydroxide）から選択される薬剤を含むエッチング液が好適である。また、好適ではないが、Ｓｉ（１１１）面の異方性エッチング液として、ＥＤＰ（エチレンジアミンピロテコール）を使うこともできる。
【００２９】
また、分離島１５０を被覆する被覆層２００は、絶縁膜で形成することができる。この被覆層２００は、上記異方性エッチング液に対して、十分な耐性を備えることが望ましい。そして、被覆層２００は、例えば、ＳｉＮ膜、ＳｉＯ２膜、ＳｉＯＮ膜、Ａ１２Ｏ３膜、ＡｌＮ膜、ＰＳＧ膜、ＢＳＧ膜から選択される１種類又は複数種類の材料とすることができる。これらの膜は、Ｐ−ＣＶＤ法、ＣＶＤ法、スパッタ法等の成膜方法を適宜選択することによって成膜することができる。さらに、これらの膜はスピン・オン・ガラス（ＳＯＧ）等の塗布法やその他の印刷方法によって形成するものであってもよい。さらにまた、被覆層２００は、無機材料の他、有機材料からなる膜を含んでいてもよい。被覆層２００が有機材料膜を含む場合には、上記異方性エッチング液に対して耐性を持たせるため、その表面を前記無機絶縁膜材料でさらに被覆することができる。
【００３０】
発明者は、Ｓｉ（１１１）基板１０１をＳｉ（１１１）面の異方性エッチング液を使ってＳｉ（１１１）面に沿ってエッチングして、分離島１５０を剥離することによって、分離島１５０の剥離面Ａ（図６（c）参照）において、平坦性に優れた平坦面が得られていることを、原子間力顕微鏡（ＡＦＭ）を用いた測定結果により確認した。
【００３１】
測定結果は、５μｍ平方の領域で、Ｓｉ（１１１）基板１０１から剥離したＳｉ（１１１）基板１０１の所定の厚さ部分１０１ｂの剥離面Ａの平坦性（頂上−谷の粗さ（peak-to-valley粗さ）：ＲＰＶ）は、短周期の凹凸の高低さで、ＲＰＶ≦０．５ｎｍ、長周期の凹凸の高低差でＲＰＶ≦１．６ｎｍ（凹凸の傾斜で１／２０００以下）と、接合面同士をナノメータオーダで近接させることができるのに十分な平坦性であることを確認した。
【００３２】
次に、図７（ａ）乃至図７（ｃ）を参照して、Ｓｉ（１１１）基板１０１から剥離した分離島１５０を第２の基板２０１の表面に接合する工程を説明する。
【００３３】
図７（ａ）に示したように、表面に接合層２１０を形成した第２の基板２０１を用意する。この接合層２１０は、例えば、良好な接合状態を実現するための層である。ここで良好な接合状態とは、接合面内で接合強度が均一であり、接合界面にヴォイドの発生や、接合した場合に、接合面同士にクラックの発生がないことを意味している。
【００３４】
本実施形態では、前記したように、接合する分離島１５０の剥離面Ａと接合層２１０の表面との間で低抵抗なオーミック接触を形成する具体例を示している。接合する分離島１５０のＳｉ（１１１）基板１０１の所定の厚さ部分１０１ｂと接合層２１０の間で低抵抗なオーミック接触を形成する場合には、接合する分離島１５０の剥離面Ａが高濃度に不純物ドープされており、且つ、ドープされた不純物が電気的に活性化されていることが望ましい。
【００３５】
一方、接合する分離島１５０の剥離面Ａが窒化物半導体、例えば、ＡｌＮ層のような窒化物半導体層の場合には、ｎ型不純物（例えば、Ｓｉ）を高濃度にドーピングしてもドーピングした不純物の活性化率が低いため、実効的なキャリア濃度を高くすることができず、低抵抗のオーミック接触を得る要件を満たさない。具体的には、例えば、ｎ型のＡｌＮ層に不純物として、Ｓｉを１×１０１８ｃｍ−３以上の高濃度ドープをした場合であっても、キャリア濃度が高くならず、例えば、１×１０１７ｃｍ−３ということもあり得る。
【００３６】
本実施形態では、接合する分離島１５０の構造は、前記したように、窒化物半導体層１０３とバッファ層１０２と、Ｓｉ（１１１）基板の所定の厚さ部分１０１ｂとを備えて構成されている。したがって、Ｓｉ（１１１）基板の所定の厚さ部分１０１ｂは、Ｓｉ（１１１）基板から構成されていることから、例えば、Ｓｉ（１１１）基板の所定の厚さ部分１０１ｂの体積抵抗率値を０．０１Ω・ｃｍ以下と小さくすることは、所望の抵抗率を有するＳｉ（１１１）基板を第１の基板として選定することにより容易に行うことができる。そのため、本実施形態では、低抵抗のオーミック接触を実現するために低い体積抵抗率値を有する、Ｓｉ（１１１）基板の所定の厚さ部分１０１ｂを有する分離島１５０を備えることが特徴である。
【００３７】
そして、接合工程として、接合層２１０を金属層とする場合、Ｎｉ、Ｔｉ、Ｃｒ、Ｐｄ、Ａｌ、Ｃｕから選択される金属を含む単層、積層、合金層とすることができる。また、この接合層２１０を金属層としない形態とする場合には、例えば、ＳｉＮ、ＳｉＯＮ、ＳｉＯ２、Ａｌ２Ｏ３、ＡｌＮ等の絶縁膜材料層や、ダイモンドライクカーボン層等のＣを含む材料層、ＩＴＯ、ＺｎＯ等の酸化物材料層や透明導電性材料層、ポリイミド、ＢＣＢ等の有機材料層や有機導電性材料層等とすることができる。
【００３８】
第２の基板２０１は、Ｓｉ基板、ＧａＡｓ基板、ＧａＰ基板、ＩｎＰ基板等の化合物半導体基板、ＧａＮ基板、ＡｌＮ基板、ＡｌｘＧａ１−ｘＮ（１≧ｘ≧０）基板、ＩｎｘＧａ１−ｘＮ（１≧ｘ≧０）基板、ＡｌｘＩｎ１−ｘＮ（１≧ｘ≧０）基板等の窒化物半導体基板、ガラス基板、石英基板、 ＡｌＮやＰＢＮ等のセラミックス基板、サファイア基板、ＬｉＮｂ３、ＭｇＯ、ＧａＯ３等の酸化物基板、ＰＥＴやＰＥＮ等のプラスチック基板、ステンレス、ニッケル、銅、真鍮、アルミニウム等の金属基板、金属基板上にニッケルや銅をメッキしたメッキ金属基板、ダイヤモンド基板、ダイヤモンド・ライク・カーボン基板等である。
【００３９】
また、第２の基板２０１の表面に接合層２１０を設けずに、直接接合する形態も可能である。この場合の接合では、接着剤を使わずに接合面同士を直接密着させ接合し固定する。例えば、接合面同士を少なくともナノメータオーダ、すなわち、１０ｎｍ以内に近接させて、接合面間に働く分子間力を使った接合を行う。分子間力を使った接合の他、接合界面間で共有結合等の結合を形成する接合、静電的相互作用による接合、接合界面での合金形成等の原子再配列を伴う相互作用による接合、あるいは、接着剤を使った接合とすることもできる。接着剤として、例えば、半田ペースト、Ａｇペースト、熱硬化接着剤、ＵＶ硬化接着剤、粘着剤、ポリイミド、ＢＣＢ等の有機塗布材料を利用することもできる。
【００４０】
また、分子間力を使った接合を実現するため、接合層２１０及び分離島１５０の接合表面のクリーニングや活性化表面処理を行った後に、分離島１５０を接合層２１０の表面に、分離島１５０を第２の基板２０１上の接合層２１０の表面に接合（Ｂ）する（図７（ｂ）、図７（ｃ））。接合する材料の特性にしたがって、加圧・密着させる際に加熱工程を備えることもできる。
【００４１】
なお、図８に、本発明の第１の実施形態を説明するための主な製造工程のフローチャートを示す。主な製造工程は、Ｓｉ（１１１）基板の表面にバッファ層と窒化物半導体層とを形成する（ステップＳ１）、窒化物半導体層とバッファ層とＳｉ（１１１）基板の一部とを含む分離島を形成し、その表面を被覆層で被覆する（ステップＳ２）、Ｓｉ（１１１）基板表面の露出領域を（１１１）面に沿ってエッチングして、分離島をＳｉ（１１１）基板から剥離する（ステップＳ３）、そして、剥離した分離島を第２の基板の表面に接合する（ステップＳ４）、である。
【００４２】
接合する分離島１５０の剥離面Ａは、前記したように、ＲＰＶ≦０．５ｎｍと極めて平坦であるので、接合工程においては、接合面同士をナノメータオーダで近接させることができ、接合面間で作用する分子間力を大きくすることができる。本実施形態の接合工程では、接合面同士を直接密着させ強固に接合し固定することができる。例えば、接合面間に働く分子間力によって強固な接合を実現することができる。
【００４３】
分離島１５０を、第２の基板２０１の表面に接合した後、適宜必要に応じて、支持体の除去、被覆層の除去等を行う。分離島１５０は、第１の基板であるＳｉ（１１１）基板１０１から剥離する前に、所定のデバイス構造又は所定のデバイス構造の一部を備えていてもよい。分離島１５０を第２の基板に接合する前に、第２の基板上にデバイス構造や配線層等のデバイス要素を形成してあって、分離島１５０を第２の基板に接合した後に、第２の基板上のデバイスや配線層と電気的あるいは光学的に接続することによって集積素子を形成してもよい。また、複数の分離島１５０を第２の基板に接合して、相互配線によって接続することによって集積素子を構成してもよい。
【００４４】
本発明の第１の実施形態によれば、第１の基板としてのＳｉ（１１１）基板の表面にバッファ層と窒化物半導体層とを形成する工程と、そのバッファ層の下面のＳｉ（１１１）基板の所定の厚さ部分とを含む分離島を形成する工程と、この分離島の表面を覆う被覆層を形成する工程と、この被覆層をマスクに分離島の下面をＳｉ（１１１）面に沿ってエッチングして剥離する工程と、分離島の剥離面を第２の基板の表面に分子間力接合する工程を備えるので以下の効果を奏する。
（１）剥離するための犠牲層を設ける必要がないので、製造工程が簡略化できる。
（２）平坦性のよい剥離面が得られるので、分子間力接合が可能となる。
（３）接合する分離島の剥離面のキャリア濃度を高濃度にすることができるので、金属層上に接合することで、低抵抗のオーミック接触を容易に形成する行うことができる。
（４）Ｓｉ（１１１）基板を再利用することができる。
【００４５】
（第２の実施形態）
図９乃至図１２は、本発明の第２の実施形態を説明する図である。第２の実施形態が第１の実施形態と異なる点は、Ｓｉ（１１１）基板１０１上に形成する半導体層の材料が異なる点にある。したがって、Ｓｉ（１１１）基板１０１からの分離島３５０の剥離工程及び第２の基板への接合工程は、第１の実施形態と同様であるので、本実施形態が第１の実施形態と異なる点を中心に説明する。
【００４６】
図９（ａ）及び図９（ｂ）を参照して、本実施形態の基板構成を説明する。第１の基板であるＳｉ（１１１）基板１０１の表面に、炭化層３０２及びＳｉＣ層である３Ｃ−ＳｉＣ層３０３を順次形成する。まず、図９（ａ）に示すように、Ｓｉ（１１１）基板１０１の表面に、炭化層３０２を形成する。この炭化層３０２は、例えば、炭素Ｃイオンのイオン注入によりＳｉ（１１１）基板１０１の表面に形成してもよい。このイオン注入によって、炭化層３０２表面にイオン注入ダメージ層が形成された場合には、適宜このダメージ層をエッチング除去する。
【００４７】
次に、図９（ｂ）に示すように、炭化層３０２の表面にＳｉＣ層である３Ｃ−ＳｉＣ層３０３を、例えば、プラズマＣＶＤ法により形成する。この３Ｃ−ＳｉＣ層３０３は、好ましくは１０００℃以下の温度、より好ましくは９００℃以下の温度で形成する。９００℃以下の温度で３Ｃ−ＳｉＣ層３０３を形成することにより、Ｓｉ（１１１）基板１０１と３Ｃ−ＳｉＣ層３０３との熱膨張係数の差異による応力を低減し、欠陥の発生を低減することができる。
【００４８】
次に、図１０（ａ）乃至図１０（ｃ）を参照して、剥離工程及び接合工程について説明する。図１０（ａ）及び図１０（ｂ）は、Ｓｉ（１１１）基板の表面に、被覆層２００で被覆された、３Ｃ−ＳｉＣ層３０３ａと炭化層３０２ａとこの炭化層３０２ａの下面のＳｉ（１１１）基板の所定の厚さ部分１０１ｂとから構成される分離島３５０を、被覆層２００をマスクにＳｉ（１１１）基板１０１の表面の露出領域をＳｉ（１１１）面に沿ってエッチングして分離島３５０が剥離される工程を示す断面図である。工程の詳細は、第１の実施形態と同様なのでここではその説明を省略する。なお、この実施形態でも第１の実施形態と同様に、剥離面Ａは、Ｓｉ（１１１）基板の所定の厚さ部分１０１ｂの表面である。
【００４９】
そして、図１０（ｃ）は、剥離した分離島３５０の剥離面Ａを第２の基板２１０の表面に形成された接合層２１０の表面に接合した工程を示す断面図である。剥離工程と同様に、この接合工程は第１に実施形態と同様なのでその説明を省略する。
【００５０】
ＳｉＣ層３０３ａには、剥離工程以前に、所定のデバイス構造あるいは所定のデバイス構造の一部を備えていることが望ましい。これは、ＳｉＣデバイス形成プロセスにおける最高処理温度が高いため、すべての工程を、分離島３５０を第２の基板に分子間力接合した後には、できるだけ高温、例えば、１０００℃に及ぶような高温を避けるためである。ＳｉＣ層３０３ａが備える素子は、例えば、ＭＯＳＦＥＴ、ＳＢＤ(Schottky Barrier Diode)、ＳＩＴ(Static Induction Transistor)等である。
【００５１】
本発明の第２の実施形態では、３Ｃ−ＳｉＣ層と共にＳｉ（１１１）層をＳｉ（１１ １）基板から剥離し、低抵抗のコンタクトをＳｉ（１１１）層で形成するので、第１の実施形態で得られる効果に加えて、以下の効果を奏する。
（１）Ｓｉの熱伝導率よりも高い熱伝導率を持つ基板を備えた３Ｃ−ＳｉＣデバイスを形成できる。
（２）３Ｃ−ＳｉＣデバイスを薄膜配線で接続することによって第２の基板上に高密度に集積できる。
【００５２】
（変形例）
図１１及び図１２に第２の実施形態の変形例を示す。
図１１（ａ）及び図１１（ｂ）に示すように、本実施形態の構成要素のＳｉＣ層３０３の表面に窒化物半導体層４０３を形成して（図１１（ａ））、前記手段によってＳｉ（１１１）基板の所定の厚さ部分１０１ｂを含む分離島４５０をＳｉ（１１１）基板１０１から剥離した後、分離島４５０を第２の基板２０１の表面に形成された接合層２１０の表面に接合した工程を備えるようにすることもできる（図１１（ａ））。
【００５３】
また、図１２（ａ）及び図１２（ｂ）に示すように、図１１に示す変形例に於いて、ＳｉＣ層３０３を形成する工程を省略して、窒化物半導体層４０３を炭化層３０２の表面に形成し（、図１２（ａ））、分離島４５１をすることもできる第２の基板２０１の表面に形成された接合層２１０の表面に接合した工程を備えるようにすることもできる（図１２（ｂ））。
【００５４】
以上、本発明の実施形態につき説明したが、本発明は、前記説明した実施形態の範囲に限らず、特許請求の範囲に記載した各請求項の技術的範囲に及ぶものである。
【符号の説明】
【００５５】
１０１ Ｓｉ（１１１）基板（第１の基板）
１０１ａ エッチングされるＳｉ（１１１）基板の表面側の一部
１０１ｂ 分離島のＳｉ（１１１）基板の所定の厚さ部分
１０２ バッファ層
１０２ａ 分離島のバッファ層
１０３ 窒化物半導体層（半導体単結晶層）
１０３ａ 分離島の窒化物半導体層
１５０ 分離島
２００ 被覆層
２０１ 第２の基板（別の基板）
２０２ 接合層
３０２ 炭化層
３０２ａ 分離島の炭化層
３０３ ３Ｃ−ＳｉＣ層（ＳｉＣ層）
３０３ａ 分離島の３Ｃ−ＳｉＣ層
３５０ 分離島
４０３ 窒化物半導体層
４５０、４５１ 分離島
【技術分野】
【０００１】
本発明は、半導体薄膜素子の製造方法並びに半導体ウエハ、及び、半導体薄膜素子に関する。
【背景技術】
【０００２】
窒化物半導体デバイスやＳｉＣ半導体デバイスは、放熱性や優れた特性を目的として、Ｓｉ基板上に形成されたものが開示されている。特許文献１には、Ｓｉ基板（Ｓｉ（１００）基板）表面に多孔質Ｓｉ層を形成し、多孔質Ｓｉ層上にＢＰバッファ層を形成し、さらに、ＧａＮ／ＡｌＧａＮ層を形成し、最表面にＡｌ／Ｔｉを形成した後、最表面のＡｌ／Ｔｉ層を別のＳｉ基板に接合した後、多孔質Ｓｉ層を境にＳｉ基板から分離する技術が開示されている。さらに、ＢＰ層、ＧａＮ層を除去して最上層にＴｉ／Ａｌ／Ｐｔ電極を形成する、技術が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００５−１２９８７６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上記形態では、Ｓｉ基板上に形成したＡｌＧａＮ層上にＡｌ／Ｔｉ層を形成し、Ａｌ／Ｔｉ層を別のＳｉ基板に接合し、ＡｌＧａＮ層を形成したＳｉ基板（成長基板〉を除去し、さらに、研磨によってバッファ層を除去し、電極を形成するため、別のＳｉ基板上に接合する半導体層の層構造は、成長基板上の半導体の層構造と上下が反転する。
【０００５】
したがって、この形態では、素子構造によっては素子形成ができない。さらに、この形態では、成長基板上に形成した素子を別の基板へ接合することも困難である。半導体層を別の基板に接合した後に、素子を形成する場合にも、素子形成プロセスで高温に加熱する工程がある場合には、例えば、Ａｌ／Ｔｉ層とＳｉとの間の接合で信頼性が確保できない。一方、窒化物半導体層やＳｉＣでは材料の特性から、不純物を高濃度にドーピングしたとしても高い活性化率を得ることが困難なため金属電極層との低抵抗コンタクト形成が困難である。
【０００６】
本発明は、このような問題を解決するためになされたものであり、Ｓｉ結晶層上に半導体素子を備えたＳｉ以外の半導体単結晶層を備えた半導体薄膜素子の製造方法並びに半導体ウエハ、及び、半導体薄膜素子を提供することを目的とする。
【課題を解決するための手段】
【０００７】
前記目的を達成するために、本発明の半導体薄膜素子の製造方法は、Ｓｉ（１１１）基板（第1の基板）の表面にバッファ層と半導体単結晶層とを順次形成する第1の工程と、前記半導体単結晶層と前記バッファ層と前記Ｓｉ（１１１）基板の所定の厚さ部分とを含む分離島を形成する第２の工程と、前記分離島の表面を覆う被覆層を形成する第３の工程と、前記被覆層をマスクに前記Ｓｉ（１１１）基板をＳｉ（１１１）面に沿ってエッチングして剥離する第４の工程と、前記分離島の剥離面を別の基板（第２の基板）の表面に接合する第５の工程とを備えることを特徴とする。
【０００８】
前記目的を達成するために、本発明の半導体ウエハは、Ｓｉ（１１１）面をその表裏とするＳｉ（１１１）層とバッファ層と半導体単結晶層とが順次形成された積層体と、基板とが、前記Ｓｉ（１１１）層の裏面で接合されていることを特徴とする。
【０００９】
さらに、前記目的を達成するために、本発明の半導体薄膜素子は、Ｓｉ（１１１）面をその表裏とするＳｉ（１１１）層の表面に、半導体素子を備えたＳｉ以外の半導体材料の半導体単結晶層を備え、前記Ｓｉ（１１１）層の裏面を接合面として、基板の表面又は前記基板の表面に設けられた接合層の表面に接合されていることを特徴とする。
【発明の効果】
【００１０】
本発明によれば、Ｓｉ結晶層上に半導体素子を備えたＳｉ以外の半導体単結晶層を備えた半導体薄膜素子を提供することができる。
したがって、成長基板側の半導体層表面を分子間力接合によって別の基板上に接合することができる。また、成長基板側の半導体層表面を分子間力接合によって別の基板上に形成した金属層に直接密着させ接合し固定させ、接合した金属層と低抵抗コンタクトを形成することができる。
【図面の簡単な説明】
【００１１】
【図１】本発明の第１の実施形態における基板及び結晶成長層の構成を説明するための断面図である。
【図２】第１の実施形態の窒化物半導体層の具体的構成例（その１：発光デバイス）を説明するための断面図である。
【図３】第１の実施形態の窒化物半導体層の具体的構成例（その２：受光デバイス）を説明するための断面図である。
【図４】第１の実施形態の窒化物半導体層の具体的構成例（その３：電子デバイス）を説明するための断面図である。
【図５】第１の実施形態の窒化物半導体層の具体的構成例（その４：欠陥低減層）を説明するための断面図である。
【図６】第１の実施形態における分離島の形成工程乃至剥離工程を説明するための工程断面図である。
【図７】第１の実施形態における分離島の接合工程を説明するための工程断面図である。
【図８】第１の実施形態の製造方法を説明するための主な製造工程のフローチャートを示す図である。
【図９】本発明の第２の実施形態における基板及び結晶成長層の構成を説明するための断面図である。
【図１０】第２の実施形態における分離島の形成工程、剥離工程、及び、接合工程を説明するための工程断面図である。
【図１１】第２の実施形態における結晶成長層の構成に変形例（その１）を示す断面図である。
【図１２】第２の実施形態における結晶成長層の構成に変形例（その２）を示す断面図である。
【発明を実施するための形態】
【００１２】
本発明の半導体薄膜素子の製造方法並びに半導体ウエハ、及び、半導体薄膜素子について、図１乃至図１２を参照して、第１の実施形態乃至第２の実施形態を説明する。なお、これらの図は、本発明の実施形態を概略的に示したものであり、各構成部分の形状や寸法の関係等は、本発明の技術的範囲を何ら限定するものではない。また、実施形態を説明するにあたり、同様な構成又は機能を示す部位については、同様の符号を付し、その説明の重複を省略することもある。
【００１３】
（第１の実施形態）
図１乃至図８は、本発明の第１の実施形態を示す図である。以下、これらの図を参照しながら本実施形態を説明する。
【００１４】
図１（ａ）乃至図１（ｂ）に示すように、第１の基板としてＳｉ（１１１）基板１０１を用意する。そして、このＳｉ（１１１）基板１０１の表面にバッファ層１０２、窒化物半導体層１０３を順次形成する。
【００１５】
ここで、Ｓｉ（１１１）基板とは、Ｓｉ基板の主面の結晶面の面方位が（１１１）面であることを意味する。そして、本実施形態では、Ｓｉ（１１１）基板１０１の主面の結晶面方位が厳密な（１１１）面（以下、（１１１）ジャスト面と称す）から傾斜している場合も含むことができる。
【００１６】
まず、図１（ａ）に示すように、Ｓｉ（１１１）基板１０１の表面に、窒化物半導体層１０３を形成するためのバッファ層１０２を形成する。バッファ層１０２は、ＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）、ＩｎｘＧａ１−ｘＮ（０≦ｘ≦１）、及び、ＡｌｘＩｎ１−ｘＮ（０≦ｘ≦１）から選択される半導体材料である。
【００１７】
後記する分離島１５０を、第２の基板２０１上の接合層２１０の表面に接合する際に、分離島１５０の剥離面Ａと接合層２１０の表面とがオーミック接触となるように形成させる場合には、第１の基板であるＳｉ（１１１）基板１０１は、低抵抗基板であることが望ましい。また、バッファ層１０２は、高濃度の不純物がドーピングされるように形成することが望ましく、さらに、これらバッファ層１０２とＳｉ（１１１）基板１０１の導電型は、同一であることが望ましい。
【００１８】
ここで、低抵抗基板とは、基板の体積抵抗率値が０．０１Ω・ｃｍ以下の基板であることを意味する。また、バッファ層１０２の不純物濃度が高濃度であるとは、例えば、不純物濃度が１×１０１８ｃｍ−３以上の不純物濃度あるいはキャリア濃度であることを意味する。
【００１９】
そして、図１（ｂ）に示すように、バッファ層１０２の表面に、半導体単結晶層である窒化物半導体層１０３を形成する。窒化物半導体層１０３は、窒化物発光デバイスや窒化物電子デバイスを形成する半導体単結晶層である。各デバイスを作製するための窒化物半導体層１０３の具体的構成の例を、図２乃至図５を参照して説明する。
【００２０】
図２（ａ）乃至図２（ｃ）は、発光デバイスの具体例であり、図３（ａ）及び図３（ｂ）は、受光デバイスの具体例、図４（ａ）及び図４（ｂ）は、電子デバイスの具体例、そして、図５は、基板と半導体層結晶成長層界面からデバイス動作層に貫通する結晶欠陥を低減させる構造を備える発光デバイスを説明するための構成例である。
【００２１】
図２は、発光デバイスの具体例であって、図２（ａ）では、第１導電型ＧａＮ層５０２、第１導電型ＡｌｓＧａ１−ｓＮ（１≧ｓ≧０）層５０３、多重量子井戸層５０４で、例えば、ＧａｙＩｎ１−ｙＮ／ＧａｚＩｎ１−ｚＮ／・・・／ＧａｘＩｎ１−ｘＮ／ＧａｙＩｎ１−ｙＮ／ＧａｘＩｎ１−ｘＮ（１≧ｙ＞ｘ≧０）、第２導電型ＡｌｔＧａ１−ｔＮ（１≧ｔ≧０）層５０５、第２導電型ＧａＮ層５０６とすることができる。第１導電型は、バッファ層１０２の導電型と同一の導電型とする。例えば、第１導電型をｎ型とし、第２導電型をｐ型とする。また、図２（ｂ）のように、第１導電型ＡｌｓＧａ１−ｓＮ（１≧ｓ≧０）層５０３を省略することもできる。また、図２（ｃ）では、第１導電型ＧａＮ層６０２、ＧａｘＩｎ１−ｘＮ（１≧ｘ≧０）層６０３、第２導電型ＡｌｙＧａ１−ｙＮ（１≧ｙ≧０）層６０４、第２導電型ＧａＮ層６０５である。
【００２２】
図３の受光デバイスの具体例として、図３（ａ）は、いわゆる、ｐｉｎフォトダイオードの具体例で、第１導電型ＡｌｘＧａ１−ｘＮ（１≧ｘ≧０）層７０２、ｉ型ＡｌｙＧａ１−ｙＮ（１≧ｙ≧０）層７０３、第２導電型ＡｌｘＧａ１−ｘＮ（１≧ｘ≧０）層７０４である。そして、図３（ｂ）は、フォトトランジスタの具体例で、ｎ＋型ＡｌｘＧａ１−ｘＮ（１≧ｘ≧０）層８０２、ｎ-型ＡｌｙＧａ１−ｙＮ（１≧ｙ≧０）層８０３、ｐ型ＧａＮ層８０４、ｐ＋型ＧａＮ層８０５である。
【００２３】
図４の電子デバイスでは、図４（ａ）は、ＨＥＭＴ（High Electron Mobility Transistor：高電子移動度トランジスタ）の具体例で、アンドープＧａＮ層９０２、ＡｌｘＧａ１−ｘＮ（１≧ｘ≧０）層９０３、ｎ型ＧａＮ層９０４である。そして、図４（ｂ）は、ＭＥＳＦＥＴ（Meta1 Semiconductor Field Effect Transistor）の具体例で、アンドープＧａＮ層１００２、第１導電型ＧａＮ層１００３である。
【００２４】
さらに、図５に示すように、図２（ａ）乃至図２（ｂ）の発光デバイスにおける窒化物半導体層１０３の構成に、ＳｉＯ２やＳｉＮ等の島状パターン１１１０を設け、ＧａＮ層１１２０を形成した欠陥低減層１１０１を設けることによって、ＳｉＯ２やＳｉＮ等の島状パターン１１１０を設けた領域よりも上層側の半導体層に欠陥を貫通させない構造を形成することができる。この欠陥低減層１１０１は、島状パターン１１１０上にＧａＮ層１１２０をオーバグロースさせる横方向エピタキシにより、貫通転位を成長厚み方向に対して水平方向に向け上層の結晶層への転位の貫通を抑制して欠陥を低減させる効果を利用したものである。
【００２５】
次に、図６（ａ）乃至図６（ｃ）を参照して、Ｓｉ（１１１）基板１０１の表面に形成した、バッファ層１０２ａと窒化物半導体層１０３ａと第１の基板であるＳｉ（１１１）基板１０１の所定の厚さ部分１０１ｂとを含む分離島１５０を被覆層２００で被覆し、露出しているＳｉ（１１１）基板１０１をＳｉ（１１１）面に沿ってエッチングして、分離島１５０をＳｉ（１１１）基板１０１から剥離する工程について説明する。
【００２６】
まず、図６（ａ）に示すように、窒化物半導体層１０３ａ、バッフファ層１０２ａ、及び、所定のＳｉ基板１０１の表面側の所定の厚さの部分（１０１ａ、及び１０１ｂ）とを含みパターン形成し、分離島１５０を形成する。この分離島１５０の形成は、ドライエッチング法を使うことができる。
【００２７】
次に、図６（ｂ）及び図６（ｃ）に示すように、分離島１５０の下面のＳｉ（１１１）基板１０１の表面側の一部１０１ａを、Ｓｉ（１１１）面に沿ってエッチングする。このエッチング工程でのエッチング特性を決定するＳｉ（１１１）基板１０１の面方位が、前記した（１１１）ジャストから傾斜していてもよい。このエッチングの際には、分離島１５０は被覆層２００で被覆されていることが好適である。Ｓｉ（１１１）基板１０１を、（１１１）面に沿ってエッチングするために、異方性エッチング液に浸漬する。Ｓｉ（１１１）基板１０１を異方性エッチング液に浸漬する工程に先立って、分離島１５０の第１の支持体、及び、各分離島１５０を連結する第２の支持体等を設けることもできる（図示せず）。
【００２８】
エッチング液は、Ｓｉ（１１１）基板１０１の異方性エッチング液を用いることが好適である。ここで、Ｓｉのエッチングの異方性とは、Ｓｉの結晶面の方位によってエッチング速度が異なるエッチングを意味する。本実施形態では、図６（ｂ）の白矢印で示したように、Ｓｉ（１１１）基板の面方位である（１１１）面に沿った水平方向のエッチング速度が、（１１１）面に対して垂直方向のエッチング速度がほとんど無視できる程度に、格段に速い速度でエッチングされる。この異方性エッチング液として、ＫＯＨやＴＭＡＨ（Tetra-Methy1-Ammonium-Hydroxide）から選択される薬剤を含むエッチング液が好適である。また、好適ではないが、Ｓｉ（１１１）面の異方性エッチング液として、ＥＤＰ（エチレンジアミンピロテコール）を使うこともできる。
【００２９】
また、分離島１５０を被覆する被覆層２００は、絶縁膜で形成することができる。この被覆層２００は、上記異方性エッチング液に対して、十分な耐性を備えることが望ましい。そして、被覆層２００は、例えば、ＳｉＮ膜、ＳｉＯ２膜、ＳｉＯＮ膜、Ａ１２Ｏ３膜、ＡｌＮ膜、ＰＳＧ膜、ＢＳＧ膜から選択される１種類又は複数種類の材料とすることができる。これらの膜は、Ｐ−ＣＶＤ法、ＣＶＤ法、スパッタ法等の成膜方法を適宜選択することによって成膜することができる。さらに、これらの膜はスピン・オン・ガラス（ＳＯＧ）等の塗布法やその他の印刷方法によって形成するものであってもよい。さらにまた、被覆層２００は、無機材料の他、有機材料からなる膜を含んでいてもよい。被覆層２００が有機材料膜を含む場合には、上記異方性エッチング液に対して耐性を持たせるため、その表面を前記無機絶縁膜材料でさらに被覆することができる。
【００３０】
発明者は、Ｓｉ（１１１）基板１０１をＳｉ（１１１）面の異方性エッチング液を使ってＳｉ（１１１）面に沿ってエッチングして、分離島１５０を剥離することによって、分離島１５０の剥離面Ａ（図６（c）参照）において、平坦性に優れた平坦面が得られていることを、原子間力顕微鏡（ＡＦＭ）を用いた測定結果により確認した。
【００３１】
測定結果は、５μｍ平方の領域で、Ｓｉ（１１１）基板１０１から剥離したＳｉ（１１１）基板１０１の所定の厚さ部分１０１ｂの剥離面Ａの平坦性（頂上−谷の粗さ（peak-to-valley粗さ）：ＲＰＶ）は、短周期の凹凸の高低さで、ＲＰＶ≦０．５ｎｍ、長周期の凹凸の高低差でＲＰＶ≦１．６ｎｍ（凹凸の傾斜で１／２０００以下）と、接合面同士をナノメータオーダで近接させることができるのに十分な平坦性であることを確認した。
【００３２】
次に、図７（ａ）乃至図７（ｃ）を参照して、Ｓｉ（１１１）基板１０１から剥離した分離島１５０を第２の基板２０１の表面に接合する工程を説明する。
【００３３】
図７（ａ）に示したように、表面に接合層２１０を形成した第２の基板２０１を用意する。この接合層２１０は、例えば、良好な接合状態を実現するための層である。ここで良好な接合状態とは、接合面内で接合強度が均一であり、接合界面にヴォイドの発生や、接合した場合に、接合面同士にクラックの発生がないことを意味している。
【００３４】
本実施形態では、前記したように、接合する分離島１５０の剥離面Ａと接合層２１０の表面との間で低抵抗なオーミック接触を形成する具体例を示している。接合する分離島１５０のＳｉ（１１１）基板１０１の所定の厚さ部分１０１ｂと接合層２１０の間で低抵抗なオーミック接触を形成する場合には、接合する分離島１５０の剥離面Ａが高濃度に不純物ドープされており、且つ、ドープされた不純物が電気的に活性化されていることが望ましい。
【００３５】
一方、接合する分離島１５０の剥離面Ａが窒化物半導体、例えば、ＡｌＮ層のような窒化物半導体層の場合には、ｎ型不純物（例えば、Ｓｉ）を高濃度にドーピングしてもドーピングした不純物の活性化率が低いため、実効的なキャリア濃度を高くすることができず、低抵抗のオーミック接触を得る要件を満たさない。具体的には、例えば、ｎ型のＡｌＮ層に不純物として、Ｓｉを１×１０１８ｃｍ−３以上の高濃度ドープをした場合であっても、キャリア濃度が高くならず、例えば、１×１０１７ｃｍ−３ということもあり得る。
【００３６】
本実施形態では、接合する分離島１５０の構造は、前記したように、窒化物半導体層１０３とバッファ層１０２と、Ｓｉ（１１１）基板の所定の厚さ部分１０１ｂとを備えて構成されている。したがって、Ｓｉ（１１１）基板の所定の厚さ部分１０１ｂは、Ｓｉ（１１１）基板から構成されていることから、例えば、Ｓｉ（１１１）基板の所定の厚さ部分１０１ｂの体積抵抗率値を０．０１Ω・ｃｍ以下と小さくすることは、所望の抵抗率を有するＳｉ（１１１）基板を第１の基板として選定することにより容易に行うことができる。そのため、本実施形態では、低抵抗のオーミック接触を実現するために低い体積抵抗率値を有する、Ｓｉ（１１１）基板の所定の厚さ部分１０１ｂを有する分離島１５０を備えることが特徴である。
【００３７】
そして、接合工程として、接合層２１０を金属層とする場合、Ｎｉ、Ｔｉ、Ｃｒ、Ｐｄ、Ａｌ、Ｃｕから選択される金属を含む単層、積層、合金層とすることができる。また、この接合層２１０を金属層としない形態とする場合には、例えば、ＳｉＮ、ＳｉＯＮ、ＳｉＯ２、Ａｌ２Ｏ３、ＡｌＮ等の絶縁膜材料層や、ダイモンドライクカーボン層等のＣを含む材料層、ＩＴＯ、ＺｎＯ等の酸化物材料層や透明導電性材料層、ポリイミド、ＢＣＢ等の有機材料層や有機導電性材料層等とすることができる。
【００３８】
第２の基板２０１は、Ｓｉ基板、ＧａＡｓ基板、ＧａＰ基板、ＩｎＰ基板等の化合物半導体基板、ＧａＮ基板、ＡｌＮ基板、ＡｌｘＧａ１−ｘＮ（１≧ｘ≧０）基板、ＩｎｘＧａ１−ｘＮ（１≧ｘ≧０）基板、ＡｌｘＩｎ１−ｘＮ（１≧ｘ≧０）基板等の窒化物半導体基板、ガラス基板、石英基板、 ＡｌＮやＰＢＮ等のセラミックス基板、サファイア基板、ＬｉＮｂ３、ＭｇＯ、ＧａＯ３等の酸化物基板、ＰＥＴやＰＥＮ等のプラスチック基板、ステンレス、ニッケル、銅、真鍮、アルミニウム等の金属基板、金属基板上にニッケルや銅をメッキしたメッキ金属基板、ダイヤモンド基板、ダイヤモンド・ライク・カーボン基板等である。
【００３９】
また、第２の基板２０１の表面に接合層２１０を設けずに、直接接合する形態も可能である。この場合の接合では、接着剤を使わずに接合面同士を直接密着させ接合し固定する。例えば、接合面同士を少なくともナノメータオーダ、すなわち、１０ｎｍ以内に近接させて、接合面間に働く分子間力を使った接合を行う。分子間力を使った接合の他、接合界面間で共有結合等の結合を形成する接合、静電的相互作用による接合、接合界面での合金形成等の原子再配列を伴う相互作用による接合、あるいは、接着剤を使った接合とすることもできる。接着剤として、例えば、半田ペースト、Ａｇペースト、熱硬化接着剤、ＵＶ硬化接着剤、粘着剤、ポリイミド、ＢＣＢ等の有機塗布材料を利用することもできる。
【００４０】
また、分子間力を使った接合を実現するため、接合層２１０及び分離島１５０の接合表面のクリーニングや活性化表面処理を行った後に、分離島１５０を接合層２１０の表面に、分離島１５０を第２の基板２０１上の接合層２１０の表面に接合（Ｂ）する（図７（ｂ）、図７（ｃ））。接合する材料の特性にしたがって、加圧・密着させる際に加熱工程を備えることもできる。
【００４１】
なお、図８に、本発明の第１の実施形態を説明するための主な製造工程のフローチャートを示す。主な製造工程は、Ｓｉ（１１１）基板の表面にバッファ層と窒化物半導体層とを形成する（ステップＳ１）、窒化物半導体層とバッファ層とＳｉ（１１１）基板の一部とを含む分離島を形成し、その表面を被覆層で被覆する（ステップＳ２）、Ｓｉ（１１１）基板表面の露出領域を（１１１）面に沿ってエッチングして、分離島をＳｉ（１１１）基板から剥離する（ステップＳ３）、そして、剥離した分離島を第２の基板の表面に接合する（ステップＳ４）、である。
【００４２】
接合する分離島１５０の剥離面Ａは、前記したように、ＲＰＶ≦０．５ｎｍと極めて平坦であるので、接合工程においては、接合面同士をナノメータオーダで近接させることができ、接合面間で作用する分子間力を大きくすることができる。本実施形態の接合工程では、接合面同士を直接密着させ強固に接合し固定することができる。例えば、接合面間に働く分子間力によって強固な接合を実現することができる。
【００４３】
分離島１５０を、第２の基板２０１の表面に接合した後、適宜必要に応じて、支持体の除去、被覆層の除去等を行う。分離島１５０は、第１の基板であるＳｉ（１１１）基板１０１から剥離する前に、所定のデバイス構造又は所定のデバイス構造の一部を備えていてもよい。分離島１５０を第２の基板に接合する前に、第２の基板上にデバイス構造や配線層等のデバイス要素を形成してあって、分離島１５０を第２の基板に接合した後に、第２の基板上のデバイスや配線層と電気的あるいは光学的に接続することによって集積素子を形成してもよい。また、複数の分離島１５０を第２の基板に接合して、相互配線によって接続することによって集積素子を構成してもよい。
【００４４】
本発明の第１の実施形態によれば、第１の基板としてのＳｉ（１１１）基板の表面にバッファ層と窒化物半導体層とを形成する工程と、そのバッファ層の下面のＳｉ（１１１）基板の所定の厚さ部分とを含む分離島を形成する工程と、この分離島の表面を覆う被覆層を形成する工程と、この被覆層をマスクに分離島の下面をＳｉ（１１１）面に沿ってエッチングして剥離する工程と、分離島の剥離面を第２の基板の表面に分子間力接合する工程を備えるので以下の効果を奏する。
（１）剥離するための犠牲層を設ける必要がないので、製造工程が簡略化できる。
（２）平坦性のよい剥離面が得られるので、分子間力接合が可能となる。
（３）接合する分離島の剥離面のキャリア濃度を高濃度にすることができるので、金属層上に接合することで、低抵抗のオーミック接触を容易に形成する行うことができる。
（４）Ｓｉ（１１１）基板を再利用することができる。
【００４５】
（第２の実施形態）
図９乃至図１２は、本発明の第２の実施形態を説明する図である。第２の実施形態が第１の実施形態と異なる点は、Ｓｉ（１１１）基板１０１上に形成する半導体層の材料が異なる点にある。したがって、Ｓｉ（１１１）基板１０１からの分離島３５０の剥離工程及び第２の基板への接合工程は、第１の実施形態と同様であるので、本実施形態が第１の実施形態と異なる点を中心に説明する。
【００４６】
図９（ａ）及び図９（ｂ）を参照して、本実施形態の基板構成を説明する。第１の基板であるＳｉ（１１１）基板１０１の表面に、炭化層３０２及びＳｉＣ層である３Ｃ−ＳｉＣ層３０３を順次形成する。まず、図９（ａ）に示すように、Ｓｉ（１１１）基板１０１の表面に、炭化層３０２を形成する。この炭化層３０２は、例えば、炭素Ｃイオンのイオン注入によりＳｉ（１１１）基板１０１の表面に形成してもよい。このイオン注入によって、炭化層３０２表面にイオン注入ダメージ層が形成された場合には、適宜このダメージ層をエッチング除去する。
【００４７】
次に、図９（ｂ）に示すように、炭化層３０２の表面にＳｉＣ層である３Ｃ−ＳｉＣ層３０３を、例えば、プラズマＣＶＤ法により形成する。この３Ｃ−ＳｉＣ層３０３は、好ましくは１０００℃以下の温度、より好ましくは９００℃以下の温度で形成する。９００℃以下の温度で３Ｃ−ＳｉＣ層３０３を形成することにより、Ｓｉ（１１１）基板１０１と３Ｃ−ＳｉＣ層３０３との熱膨張係数の差異による応力を低減し、欠陥の発生を低減することができる。
【００４８】
次に、図１０（ａ）乃至図１０（ｃ）を参照して、剥離工程及び接合工程について説明する。図１０（ａ）及び図１０（ｂ）は、Ｓｉ（１１１）基板の表面に、被覆層２００で被覆された、３Ｃ−ＳｉＣ層３０３ａと炭化層３０２ａとこの炭化層３０２ａの下面のＳｉ（１１１）基板の所定の厚さ部分１０１ｂとから構成される分離島３５０を、被覆層２００をマスクにＳｉ（１１１）基板１０１の表面の露出領域をＳｉ（１１１）面に沿ってエッチングして分離島３５０が剥離される工程を示す断面図である。工程の詳細は、第１の実施形態と同様なのでここではその説明を省略する。なお、この実施形態でも第１の実施形態と同様に、剥離面Ａは、Ｓｉ（１１１）基板の所定の厚さ部分１０１ｂの表面である。
【００４９】
そして、図１０（ｃ）は、剥離した分離島３５０の剥離面Ａを第２の基板２１０の表面に形成された接合層２１０の表面に接合した工程を示す断面図である。剥離工程と同様に、この接合工程は第１に実施形態と同様なのでその説明を省略する。
【００５０】
ＳｉＣ層３０３ａには、剥離工程以前に、所定のデバイス構造あるいは所定のデバイス構造の一部を備えていることが望ましい。これは、ＳｉＣデバイス形成プロセスにおける最高処理温度が高いため、すべての工程を、分離島３５０を第２の基板に分子間力接合した後には、できるだけ高温、例えば、１０００℃に及ぶような高温を避けるためである。ＳｉＣ層３０３ａが備える素子は、例えば、ＭＯＳＦＥＴ、ＳＢＤ(Schottky Barrier Diode)、ＳＩＴ(Static Induction Transistor)等である。
【００５１】
本発明の第２の実施形態では、３Ｃ−ＳｉＣ層と共にＳｉ（１１１）層をＳｉ（１１ １）基板から剥離し、低抵抗のコンタクトをＳｉ（１１１）層で形成するので、第１の実施形態で得られる効果に加えて、以下の効果を奏する。
（１）Ｓｉの熱伝導率よりも高い熱伝導率を持つ基板を備えた３Ｃ−ＳｉＣデバイスを形成できる。
（２）３Ｃ−ＳｉＣデバイスを薄膜配線で接続することによって第２の基板上に高密度に集積できる。
【００５２】
（変形例）
図１１及び図１２に第２の実施形態の変形例を示す。
図１１（ａ）及び図１１（ｂ）に示すように、本実施形態の構成要素のＳｉＣ層３０３の表面に窒化物半導体層４０３を形成して（図１１（ａ））、前記手段によってＳｉ（１１１）基板の所定の厚さ部分１０１ｂを含む分離島４５０をＳｉ（１１１）基板１０１から剥離した後、分離島４５０を第２の基板２０１の表面に形成された接合層２１０の表面に接合した工程を備えるようにすることもできる（図１１（ａ））。
【００５３】
また、図１２（ａ）及び図１２（ｂ）に示すように、図１１に示す変形例に於いて、ＳｉＣ層３０３を形成する工程を省略して、窒化物半導体層４０３を炭化層３０２の表面に形成し（、図１２（ａ））、分離島４５１をすることもできる第２の基板２０１の表面に形成された接合層２１０の表面に接合した工程を備えるようにすることもできる（図１２（ｂ））。
【００５４】
以上、本発明の実施形態につき説明したが、本発明は、前記説明した実施形態の範囲に限らず、特許請求の範囲に記載した各請求項の技術的範囲に及ぶものである。
【符号の説明】
【００５５】
１０１ Ｓｉ（１１１）基板（第１の基板）
１０１ａ エッチングされるＳｉ（１１１）基板の表面側の一部
１０１ｂ 分離島のＳｉ（１１１）基板の所定の厚さ部分
１０２ バッファ層
１０２ａ 分離島のバッファ層
１０３ 窒化物半導体層（半導体単結晶層）
１０３ａ 分離島の窒化物半導体層
１５０ 分離島
２００ 被覆層
２０１ 第２の基板（別の基板）
２０２ 接合層
３０２ 炭化層
３０２ａ 分離島の炭化層
３０３ ３Ｃ−ＳｉＣ層（ＳｉＣ層）
３０３ａ 分離島の３Ｃ−ＳｉＣ層
３５０ 分離島
４０３ 窒化物半導体層
４５０、４５１ 分離島
【特許請求の範囲】
【請求項１】
Ｓｉ（１１１）基板の表面にバッファ層と半導体単結晶層とを順次形成する第1の工程と、
前記半導体単結晶層と前記バッファ層と前記Ｓｉ（１１１）基板の所定の厚さ部分とを含む分離島を形成する第２の工程と、
前記分離島の表面を覆う被覆層を形成する第３の工程と、
前記被覆層をマスクに前記Ｓｉ（１１１）基板をＳｉ（１１１）面に沿ってエッチングして剥離する第４の工程と、
前記分離島の剥離面を別の基板の表面に接合する第５の工程と
を備えることを特徴とする半導体薄膜素子の製造方法。
【請求項２】
前記Ｓｉ（１１１）基板は、０．０１Ω・ｃｍ以下の体積抵抗率値を有し、
前記別の基板の最表面層は、Ｎｉ、Ｃｒ、Ｔｉ、Ｐｄ、Ａｌ、Ｃｕから選択される一つ又は複数の元素を含む金属層を最表面層に備え、
前記第５の工程では、前記体積抵抗率値を有するＳｉ（１１１）面と前記金属層の最表面とが接合される。
ことを特徴とする請求項１に記載の半導体薄膜素子の製造方法。
【請求項３】
前記接合が少なくとも分子間力接合工程を含む工程によって形成されることを特徴とする請求項１又は請求項２に記載の半導体薄膜素子の製造方法。
【請求項４】
前記バッファ層が、ＡｌｘＧａ１−ｘＮ（１≧ｘ≧０）であり、
前記半導体単結晶層は、ＡｌｘＧａ１−ｘＮ（１≧ｘ≧０）、ＩｎｘＧａ１−ｘＮ（１≧ｘ≧０）、ＡｌｘＩｎ１−ｘＮ（１≧ｘ≧０）から選択される半導体単結晶層の単層又は積層を備える
ことを特徴とする請求項１に記載の半導体薄膜素子の製造方法。
【請求項５】
前記バッファ層は、ＳｉとＣとを含み、
前記半導体単結晶層が立方晶（３Ｃ−）ＳｉＣ層を備える
ことを特徴とする請求項１乃至請求項３の何れか一項に記載の半導体薄膜素子の製造方法。
【請求項６】
前記半導体単結晶層が前記立方晶ＳｉＣ層に加えて、ＡｌｘＧａ１−ｘＮ（１≧ｘ≧０）、ＩｎｘＧａ１−ｘＮ（１≧ｘ≧０）、ＡｌｘＩｎ１−ｘＮ（１≧ｘ≧０）から、選択される半導体単結晶層の単層又は積層を備える
ことを特徴とする請求項１又は請求項３に記載の半導体薄膜素子の製造方法。
【請求項７】
前記バッファ層がＳｉとＣを含み、
前記半導体単結晶層がＡｌｘＧａｌ−ｘＮ（１≧ｘ≧０）、ＩｎｘＧａ１−ｘＮ（１≧ｘ≧０）、ＡｌｘＩｎ１−ｘＮ（１≧ｘ≧０）から選択される半導体単結晶層の単層又は積層を備える
ことを特徴とする請求項１に記載の半導体薄膜素子の製造方法。
【請求項８】
Ｓｉ（１１１）面をその表裏とするＳｉ（１１１）層とバッファ層と半導体単結晶層とが順次形成された積層体と、基板とが、前記Ｓｉ（１１１）層の裏面で接合されている
ことを特徴とする半導体ウエハ。
【請求項９】
前記Ｓｉ（１１１）層の体積抵抗率値は、０．０１Ω・ｃｍ以下であり、
前記基板の最表面層は、Ｎｉ、Ｃｒ、Ｔｉ、Ｐｄ、Ａｌ、Ｃｕから選択される一つ又は複数の元素を含む金属層であり、
前記体積抵抗率値を有するＳｉ（１１１）層の裏面と前記金属層の最表面とが接合されている
ことを特徴とする請求項８に記載の半導体ウエハ。
【請求項１０】
前記接合が分子間力接合であることを特徴とする請求項８に記載の半導体ウエハ。
【請求項１１】
前記バッファ層は、ＡｌｘＧａ１−ｘＮ（１≧ｘ≧０）であり、
前記半導体単結晶層は、ＡｌｘＧａ１−ｘＮ（１≧ｘ≧０）、ＩｎｘＧａ１−ｘＮ（１≧ｘ≧０）、ＡｌｘＩｎ１−ｘＮ（１≧ｘ≧０）から選択される半導体単結晶層の単層又は積層を備える
ことを特徴とする請求項８に記載の半導体ウエハ。
【請求項１２】
前記バッファ層は、ＳｉとＣとを含み、
前記半導体単結晶層が立方晶（３Ｃ−）ＳｉＣ層を備える
ことを特徴とする請求項８に記載の半導体ウエハ。
【請求項１３】
前記半導体単結晶層が前記立方晶ＳｉＣ層に加えて、ＡｌｘＧａ１−ｘＮ（１≧ｘ≧０）、ＩｎｘＧａ１−ｘＮ（１≧ｘ≧０）、ＡｌｘＩｎ１−ｘＮ（１≧ｘ≧０）から、選択される半導体単結晶層の単層又は積層を備える
ことを特徴とする請求項８又は請求項１２に記載の半導体ウエハ。
【請求項１４】
前記バッファ層は、ＳｉとＣを含み、
前記半導体単結晶層は、ＡｌｘＧａｌ−ｘＮ（１≧ｘ≧０）、ＩｎｘＧａ１−ｘＮ（１≧ｘ≧０）、ＡｌｘＩｎ１−ｘＮ（１≧ｘ≧０）から選択される半導体単結晶層の単層又は積層を備える
ことを特徴とする請求項８に記載の半導体ウエハ。
【請求項１５】
Ｓｉ（１１１）面をその表裏とするＳｉ（１１１）層の表面に、半導体素子を備えたＳｉ以外の半導体材料の半導体単結晶層を備え、
前記Ｓｉ（１１１）層の裏面を接合面として、基板の表面又は前記基板の表面に設けられた接合層の表面に接合されている
ことを特徴とする半導体薄膜素子。
【請求項１６】
前記接合は、直接密着され接合し固定されている
ことを特徴とする請求項１５に記載の半導体薄膜素子。
【請求項１７】
前記接合は、分子間力によって接合されている
ことを特徴とする請求項１５に記載の半導体薄膜素子。
【請求項１８】
前記接合面のＳｉ（１１１）層の体積抵抗率値は、０．０１Ω・ｃｍ以下であり、
前記基板又は接合層の最表面層は、Ｎｉ、Ｃｒ、Ｔｉ、Ｐｄ、Ａｌ、Ｃｕから選択される一つ又は複数の元素を含む金属層である
ことを特徴とする請求項１５に記載の半導体薄膜素子。
【請求項１９】
前記半導体単結晶層の最上層に第１の電極を備え、
前記金属層を第２の電極として備える
ことを特徴とする請求項１５又は請求項１８の何れか一項に記載の半導体薄膜素子。
【請求項２０】
前記半導体単結晶層は、ＡｌｘＧａｌ−ｘＮ（１≧ｘ≧０）、ＩｎｘＧａ１−ｘＮ（１≧ｘ≧０）、ＡｌｘＩｎ１−ｘＮ（１≧ｘ≧０）、及び、ＳｉＣから選択される半導体材料を一つ又は複数の半導体材料層を備える
ことを特徴とする請求項１５に記載の半導体薄膜素子。
【請求項１】
Ｓｉ（１１１）基板の表面にバッファ層と半導体単結晶層とを順次形成する第1の工程と、
前記半導体単結晶層と前記バッファ層と前記Ｓｉ（１１１）基板の所定の厚さ部分とを含む分離島を形成する第２の工程と、
前記分離島の表面を覆う被覆層を形成する第３の工程と、
前記被覆層をマスクに前記Ｓｉ（１１１）基板をＳｉ（１１１）面に沿ってエッチングして剥離する第４の工程と、
前記分離島の剥離面を別の基板の表面に接合する第５の工程と
を備えることを特徴とする半導体薄膜素子の製造方法。
【請求項２】
前記Ｓｉ（１１１）基板は、０．０１Ω・ｃｍ以下の体積抵抗率値を有し、
前記別の基板の最表面層は、Ｎｉ、Ｃｒ、Ｔｉ、Ｐｄ、Ａｌ、Ｃｕから選択される一つ又は複数の元素を含む金属層を最表面層に備え、
前記第５の工程では、前記体積抵抗率値を有するＳｉ（１１１）面と前記金属層の最表面とが接合される。
ことを特徴とする請求項１に記載の半導体薄膜素子の製造方法。
【請求項３】
前記接合が少なくとも分子間力接合工程を含む工程によって形成されることを特徴とする請求項１又は請求項２に記載の半導体薄膜素子の製造方法。
【請求項４】
前記バッファ層が、ＡｌｘＧａ１−ｘＮ（１≧ｘ≧０）であり、
前記半導体単結晶層は、ＡｌｘＧａ１−ｘＮ（１≧ｘ≧０）、ＩｎｘＧａ１−ｘＮ（１≧ｘ≧０）、ＡｌｘＩｎ１−ｘＮ（１≧ｘ≧０）から選択される半導体単結晶層の単層又は積層を備える
ことを特徴とする請求項１に記載の半導体薄膜素子の製造方法。
【請求項５】
前記バッファ層は、ＳｉとＣとを含み、
前記半導体単結晶層が立方晶（３Ｃ−）ＳｉＣ層を備える
ことを特徴とする請求項１乃至請求項３の何れか一項に記載の半導体薄膜素子の製造方法。
【請求項６】
前記半導体単結晶層が前記立方晶ＳｉＣ層に加えて、ＡｌｘＧａ１−ｘＮ（１≧ｘ≧０）、ＩｎｘＧａ１−ｘＮ（１≧ｘ≧０）、ＡｌｘＩｎ１−ｘＮ（１≧ｘ≧０）から、選択される半導体単結晶層の単層又は積層を備える
ことを特徴とする請求項１又は請求項３に記載の半導体薄膜素子の製造方法。
【請求項７】
前記バッファ層がＳｉとＣを含み、
前記半導体単結晶層がＡｌｘＧａｌ−ｘＮ（１≧ｘ≧０）、ＩｎｘＧａ１−ｘＮ（１≧ｘ≧０）、ＡｌｘＩｎ１−ｘＮ（１≧ｘ≧０）から選択される半導体単結晶層の単層又は積層を備える
ことを特徴とする請求項１に記載の半導体薄膜素子の製造方法。
【請求項８】
Ｓｉ（１１１）面をその表裏とするＳｉ（１１１）層とバッファ層と半導体単結晶層とが順次形成された積層体と、基板とが、前記Ｓｉ（１１１）層の裏面で接合されている
ことを特徴とする半導体ウエハ。
【請求項９】
前記Ｓｉ（１１１）層の体積抵抗率値は、０．０１Ω・ｃｍ以下であり、
前記基板の最表面層は、Ｎｉ、Ｃｒ、Ｔｉ、Ｐｄ、Ａｌ、Ｃｕから選択される一つ又は複数の元素を含む金属層であり、
前記体積抵抗率値を有するＳｉ（１１１）層の裏面と前記金属層の最表面とが接合されている
ことを特徴とする請求項８に記載の半導体ウエハ。
【請求項１０】
前記接合が分子間力接合であることを特徴とする請求項８に記載の半導体ウエハ。
【請求項１１】
前記バッファ層は、ＡｌｘＧａ１−ｘＮ（１≧ｘ≧０）であり、
前記半導体単結晶層は、ＡｌｘＧａ１−ｘＮ（１≧ｘ≧０）、ＩｎｘＧａ１−ｘＮ（１≧ｘ≧０）、ＡｌｘＩｎ１−ｘＮ（１≧ｘ≧０）から選択される半導体単結晶層の単層又は積層を備える
ことを特徴とする請求項８に記載の半導体ウエハ。
【請求項１２】
前記バッファ層は、ＳｉとＣとを含み、
前記半導体単結晶層が立方晶（３Ｃ−）ＳｉＣ層を備える
ことを特徴とする請求項８に記載の半導体ウエハ。
【請求項１３】
前記半導体単結晶層が前記立方晶ＳｉＣ層に加えて、ＡｌｘＧａ１−ｘＮ（１≧ｘ≧０）、ＩｎｘＧａ１−ｘＮ（１≧ｘ≧０）、ＡｌｘＩｎ１−ｘＮ（１≧ｘ≧０）から、選択される半導体単結晶層の単層又は積層を備える
ことを特徴とする請求項８又は請求項１２に記載の半導体ウエハ。
【請求項１４】
前記バッファ層は、ＳｉとＣを含み、
前記半導体単結晶層は、ＡｌｘＧａｌ−ｘＮ（１≧ｘ≧０）、ＩｎｘＧａ１−ｘＮ（１≧ｘ≧０）、ＡｌｘＩｎ１−ｘＮ（１≧ｘ≧０）から選択される半導体単結晶層の単層又は積層を備える
ことを特徴とする請求項８に記載の半導体ウエハ。
【請求項１５】
Ｓｉ（１１１）面をその表裏とするＳｉ（１１１）層の表面に、半導体素子を備えたＳｉ以外の半導体材料の半導体単結晶層を備え、
前記Ｓｉ（１１１）層の裏面を接合面として、基板の表面又は前記基板の表面に設けられた接合層の表面に接合されている
ことを特徴とする半導体薄膜素子。
【請求項１６】
前記接合は、直接密着され接合し固定されている
ことを特徴とする請求項１５に記載の半導体薄膜素子。
【請求項１７】
前記接合は、分子間力によって接合されている
ことを特徴とする請求項１５に記載の半導体薄膜素子。
【請求項１８】
前記接合面のＳｉ（１１１）層の体積抵抗率値は、０．０１Ω・ｃｍ以下であり、
前記基板又は接合層の最表面層は、Ｎｉ、Ｃｒ、Ｔｉ、Ｐｄ、Ａｌ、Ｃｕから選択される一つ又は複数の元素を含む金属層である
ことを特徴とする請求項１５に記載の半導体薄膜素子。
【請求項１９】
前記半導体単結晶層の最上層に第１の電極を備え、
前記金属層を第２の電極として備える
ことを特徴とする請求項１５又は請求項１８の何れか一項に記載の半導体薄膜素子。
【請求項２０】
前記半導体単結晶層は、ＡｌｘＧａｌ−ｘＮ（１≧ｘ≧０）、ＩｎｘＧａ１−ｘＮ（１≧ｘ≧０）、ＡｌｘＩｎ１−ｘＮ（１≧ｘ≧０）、及び、ＳｉＣから選択される半導体材料を一つ又は複数の半導体材料層を備える
ことを特徴とする請求項１５に記載の半導体薄膜素子。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【公開番号】特開２０１０−２５８３５２（Ｐ２０１０−２５８３５２Ａ）
【公開日】平成２２年１１月１１日（２０１０．１１．１１）
【国際特許分類】
【出願番号】特願２００９−１０９２８２（Ｐ２００９−１０９２８２）
【出願日】平成２１年４月２８日（２００９．４．２８）
【出願人】（５９１０４４１６４）株式会社沖データ (2,444)
【出願人】（５００００２５７１）株式会社沖デジタルイメージング (186)
【Ｆターム（参考）】
【公開日】平成２２年１１月１１日（２０１０．１１．１１）
【国際特許分類】
【出願日】平成２１年４月２８日（２００９．４．２８）
【出願人】（５９１０４４１６４）株式会社沖データ (2,444)
【出願人】（５００００２５７１）株式会社沖デジタルイメージング (186)
【Ｆターム（参考）】
[ Back to top ]